microprocessadores e microcontroladoresbezerra/disciplinas/microprocessadores/aulas... ·...

Universidade Federal de Goiás

Escola de Engenharia Elétrica e de Computação

MICROPROCESSADORES E MICROPROCESSADORES E MICROPROCESSADORES E MICROPROCESSADORES E

MICROCONTROLADORESMICROCONTROLADORESMICROCONTROLADORESMICROCONTROLADORES

MicroprocessadorMicroprocessador 80858085

1 Núcleo de Estudo e Pesquisa em Processamento de Energia e Qualidade

Prof. José Wilson Lima Nerys

1 Microprocessador 8085

José Wilson Lima Nerys

[email protected]

Goiânia, 2009

MicroprocessadorMicroprocessador 80858085



Evolução de Conhecimentos

até Microprocessadores




até Microprocessadores



Materiais Elétricos – Estudo de materiais isolantes, condutores e semicondutores – características.

P N Junção PN � Diodo




N

P

P N Junção PN � Diodo

P N P

N P N

Transistores de Junção PNP e NPN



Eletrônica – Aplicações de Diodos e Transistores – retificadores, amplificadores, ceifadores, filtros, multivibradores biestáveis.






Sistemas Digitais – Sistemas de numeração e códigos binários. Portas Lógicas. Álgebra Booleana. Circuitos lógicos combinacionais. Codificadores, decodificadores, multiplexadores e demultiplexadores. Aritmética binária. Circuitos lógicos seqüenciais (contadores e registradores).




Flip-flop Porta NAND



Microprocessador

Registradores

Contadores

Flip-flops




Microprocessador

Somadores

Decodificadores

Codificadores



Estrutura Básica de Um

Computador




Computador



CPU






Microprocessador

É a CPU de um computador construído num único Circuito Integrado. Contém essencialmente a unidade de controle, a unidade lógica e aritmética e registradores. Precisa de periféricos tais como memória e unidade de entrada e saída, para a formação de um sistema mínimo.

CPU




Unidade de Entrada e Saída

Memória

CPU

Registradores

Unidade Controle

ULA



Microcontrolador

Computador completo construído num único Circuito Integrado. Os microcontroladores são normalmente utilizados para aplicações específicas. Eles contêm normalmente portas seriais, portas de entrada e saída paralelas, timers, contadores, controles de interrupção, memórias RAM e ROM.

10Núcleo de Estudo e Pesquisa em Processamento de Energia e Qualidade



CPU

Registradores

Unidade Controle

ULAUnidade de

Entrada e Saída

Memória



Funções Básicas do Computador:

Processamento de dados (ex.: execução de uma adição ou de uma função lógica);

Armazenamento de dados (ex.: armazenamento temporário na




Armazenamento de dados (ex.: armazenamento temporário na memória RAM, Disco, DAT, etc.);

Movimentação de dados (comunicação com mundo exterior: teclado, monitor, impressora);

Controle (controle das funções anteriores).



CPU - Central Processing Unit - Unidade Central de Processamento (UCP).

É responsável por buscar e executar instruções na memória e também pelo controle do computador.




Memória - Local para armazenamento de dados e programas.

I/O - Unidade Entrada (Input) e Saída (Output):

Promove a movimentação de dados entre o computador e o ambiente externo.



Unidade Central de Processamento (CPU)

Control Unit - Unidade de Controle (UC) - tem por função básica o controle das demais unidades da CPU.

ALU (Aritmetic and Logic Unit ) - Unidade Lógica e Aritmética (ULA) -




ALU (Aritmetic and Logic Unit ) - Unidade Lógica e Aritmética (ULA) -realiza funções básicas de processamento de dados (adição, subtração, funções lógicas, etc.).

Registers - Registradores - São usados para o armazenamento interno da CPU. Existem diversos registradores na CPU e o principal deles é chamado de Acumulador.



Memória

De um modo geral a memória do computador contém:

N palavras de tamanho fixo: cada palavra está vinculada a




N palavras de tamanho fixo: cada palavra está vinculada a

um endereço único)

Linhas de controles, sendo as principais:

read �� leitura

write ��escrita



Memória RAM – Permite a leitura e a gravação de dados.

Memória Dinâmica (DRAM) – Baixa densidade, mas lenta. Capacitores com circuitos com “atualização de dados - refresh”.

Memória estática (SRAM) – Alta densidade. Rápida. Baseada em Flip-flops.




Memória CACHE - Pequena quantidade de memória RAM estática (SRAM) usada para acelerar o acesso à memória principal (RAM dinâmica).

Quando há necessidade de transferir dados da (para) memória dinâmica, estes são antes transferidos para a memória cache



Memória ROM (Read-Only Memory)

Memória que permite apenas a leitura, ou seja, as suas informações são gravadas pelo fabricante uma única vez (no caso do tipo PROM) e após isso não podem ser alteradas ou apagadas, somente acessadas.

Alguns tipos de memória ROM:

PROM (Programmable Read-Only Memory) – Podem ser escritas com




dispositivos especiais mas não podem mais ser apagadas.

EPROM (Erasable Programmable Read-Only Memory) – Podem ser apagadas pelo uso de radiação ultravioleta permitindo sua reutilização.

EEPROM (Electrically Erasable Programmable Read-Only Memory) –O seu contéudo pode ser modificado eletricamente.

Memória FLASH – São semelhantes às EEPROMs, porém mais rápidas e de menor custo.



Unidade de Entrada e Saída (I/O)

Há divisão de meio interno (barramento do computador) e meio externo (linhas de acesso a periféricos);

Constituído de M Portas (cada uma das interfaces aos periféricos:




impressoras, mouse, scanner, vídeo, etc.).

Cada uma das portas está vinculada a um endereço ou a uma faixa única de endereços;

Envia sinais de interrupção para a CPU.



Barramento

Meio físico usado para o transporte de um conjunto de sinais digitais usados para comunicação entre o processador, a memória e o meio externo.




Barramento de sistema - barramento específico para a comunicação entre o processador e a memória

Para a comunicação com os periféricos os três tipos mais comuns de barramento são: barramento ISA, barramento PCI e barramento AGP



Barramento ISA (Industry Standard Architecture)

originado no IBM PC na versão de 8 bits

aperfeiçoado no IBM PC AT / slots de 8 e 16 bits

transferência de dados – grupos de 8 ou 16 bits / clock de 8 MHz




fax/modem , placas de som e placas de rede



Barramento PCI (Peripheral Component Interconnect)

Opera com 32 ou 64 bits

Suporte para o padrão PnP (Plug and

Desenvolvido pela Intel em 1992 – Processador PentiumTaxa de transferência de até 132 MB/s com 32 bits




Suporte para o padrão PnP (Plug andPlay)

Clock é geralmente de 33 MHz

Placa de vídeo, placa de som, placa de rede, modem, adaptadores USB



Barramento PCI - X (PCI Express )

O barramento PCI-X é uma extensão do barramento PCI voltado para o mercado de servidores de rede.




Opera com 64 bits

Clock de até 133 MHz

Taxa de Transferência de 533 MB/s a 4.266 MB/s



Barramento AGP (Accelerated Graphics Port)

Desenvolvido pela Intel - aumentar a taxa de transferência entre a CPU

e a placa de vídeo melhorando o desempenho de operação com gráficos

Incorporado à CPU de processadores Pentium II mais modernos.

Principal vantagem: Uso de maior quantidade de memória para

armazenamento de texturas para objetos tridimensionais




armazenamento de texturas para objetos tridimensionais

Alta velocidade no acesso a essas texturas para aplicação na tela



Placa Mãe






Definições Básicas de

Microprocessadores




Microprocessadores



Índice de Desempenho de Processadores

O aumento de desempenho (velocidade de processamento) de processadores gira em torno:

• Aumento de clock




• Aumento do número interno de bits

• Aumento do número externo de bits

• Redução do número de ciclos para executar cada instrução

• Aumento da capacidade e velocidade da memória cache

• Execução de instruções em paralelo



MIPS - Millions of Instructions Per Seconds (Milhões de Instruções Por Segundo): É uma unidade de desempenho do microprocessador.

FLOPS - FLOating point instructions Per Seconds (Instruções com Ponto Flutuante Por Segundo). É também uma unidade de desempenho do microprocessador. Indica a capacidade de trabalhar com números decimais.




Representação em Ponto Fixo - Sistema numérico no qual o ponto está implicitamente fixo (à direita do digito mais a direita).

Representação em Ponto Flutuante - Sistema numérico no qual um número real é representado por um par distinto de numerais: uma mantissa (ou significante) e um expoente. Possibilita representação de números fracionários.



BitAbreviatura para “Binary Digit”, ou, Dígito Binário. Pode assumirvalor 0, que corresponde a tensão O V, ou 1, que representanormalmente uma tensão de 5 V ou 3,3 V.

ByteConjunto de 8 bits. É a unidade básica de dados nos




Conjunto de 8 bits. É a unidade básica de dados noscomputadores , que também utilizam alguns múltiplos de 8, taiscomo 16 bits (Word) e 32 bits (Dword).



Set de Instruções

Conjunto de Instruções - Conjunto de Mnemônicos (siglas quefazem lembrar uma ação) que representam todas as instruções doprocessador. Cada processador possui o seu set de instruçõesparticular. O microprocessador 8085 possui 74 instruções.




BIOS

Basic Input/Output System – É o conjunto mínimo de instruçõesnecessárias para a inicialização do computador. Também gerenciao fluxo de dados entre o sistema operacional do computador e osdispositivos periféricos conectados.



Alguns Exemplos de Aplicação de Microprocessadores e Microcontroladores

Microcomputadores, Calculadoras, Relógios Digitais,

Controle de Fornos Micro-ondas, Lavadora de Roupas,




Video Games e outros brinquedos, Controle de Motores,

Controle de Tráfego, Alarmes e Sistemas de Segurança,

Telefone Celular.



Alguns Exemplos de Projetos Finais Implementados Usando Microcontroladores na EEEC

Controle Escalar de Motor de Indução, Controle de Motor de Corrente Contínua, Sistema de Controle de Portão Eletrônico, Sistema de Controle de Acesso ao Laboratório, Sistema de Controle de Presença em Sala de Aula (Diário Eletrônico), Sistema




Controle de Presença em Sala de Aula (Diário Eletrônico), Sistema de Controle de Umidade e Temperatura de uma Sala, Sistema de Monitoramento de Batimentos Cardíacos, Sistema de Monitoramento de Temperatura e Umidade de Estufas, Sistema de Controle de Acesso a Estacionamentos, Sistema de Monitoramento de Tarifação de Telefone, Sistema de Controle para Centrífugas de Apiários, Sistema de Suporte para Deficientes Visuais.



Sistemas de Numeração






Sistema Posicional × Sistema não Posicional






Sistema Binário - O sistema binário é o sistema de numeração que o computador entende.

Utiliza 2 dígitos: 0 e 1 ou (OFF e ON) ou (0V e 5V) ou (0V e 3,3V).

Exemplo: 1 1 0 0 1 0 1 1 2

1o dígito: Armazena o equivalente a 20 (1). No ex.: 1 × 20







…8o dígito: Armazena o equivalente a 27 (128): No ex.: 1 × 27

A soma destas parcelas resulta no seguinte equivalente decimal:1 + 2 + 0 + 8 + 0 + 0 + 64 + 128 = 20310



No sistema binário a ponderação é dada pelo número 2 elevado à potência representada pela coluna, sendo que a 1a coluna é 0, a segunda coluna é 1 e assim sucessivamente.




1 kbyte = 210 = 1.024 bytes

1 Mbyte = 210 x 210 = 1.048.576 bytes = 1.024 kbytes;

1 Gbyte = 210 x 210 x 210 = 1.073.741.824 bytes = 1.024 Mbytes



Sistema BCD (Binary-Coded Decimal) – O Sistema BCD é o sistema em que se combina o sistema binário e o sistema decimal.

É utilizado como formato de saída de instrumentos.

Utiliza 2 dígitos: 0 e 1 que são dispostos em grupos de 4 dígitos, utilizados para representar um dígito decimal (número 0 até 9).




A representação de um número maior que 9 deve ser feita por outro grupo de 4 bits, com a ponderação dada pelo sistema decimal.

Exemplo: 973 10 = 1001 0111 0011.

Note a diferença entre este valor e o valor do número binário

1001 0111 00112 = 241910



Sistema Octal - O Sistema Octal é baseado nos mesmos princípios do decimal e do binário, apenas utilizando base 8.

Utiliza 8 dígitos: 0 a 7.

Exemplo: 3207 8




8





O equivalente decimal é: 7 + 0 + 128 + 1536 = 167110



Sistema Hexadecimal - O Sistema Hexadecimal é baseado nos mesmos princípios do decimal e do binário, apenas utilizando base 16.

Utiliza 16 dígitos: 0 a 9, A, B, C, D, E, F.

Exemplo: 20DH ou 20Dh ou 20D 16




1o dígito: Armazena o equivalente a 160 (1). No ex.:13 × 160



O equivalente decimal é: 13 + 0 + 512 = 52510



Conversão de Base

O sistema hexadecimal é mais fácil de trabalhar que o sistema binário e é geralmente utilizado para escrever endereços.

Na conversão de hexadecimal para binário, cada dígito hexadecimal é convertido em 4 dígitos binários equivalentes.




convertido em 4 dígitos binários equivalentes.

Exemplo: 7 D 3 F 16 = 0111 1101 0011 11112

Na conversão de binário para hexadecimal, cada grupo de 4 dígitos binários é convertido em 1 dígito hexadecimal equivalente.

Ex.: 10100001101110002 = 1010 0001 1011 10002 = A 1 B 816



Conversão de Base




Representação: r2 r1 r0

Valor hexadecimal correspondente a 1234: 4D2h



Conversão de Base (algoritmo genérico)

Se q0 = 0 � Valor = q0 B+ r0 = 0.B + r0 = r0

A divisão termina quandoo quociente é zero




Se q1 = 0 � Valor = q0 B+ r0

q0= q1 .B + r1 = 0.B + r1 = r1

ou, Valor = r1 .B+ r0 � Representação: r1 r0

Se q2 = 0 � Valor = q0 B+ r0 , q0= q1 .B + r1

q1= q2 .B + r2 = 0.B + r2 = r2

Valor = r2 B2 + r1 B + r0 � Representação: r2 r1 r0



Representação de números positivos e negativos






Valor Simétrico de um Número

Número binário:

– a = (complemento de 1 de a) + 1 =

= complemento de 2 de a = 2n – a





Número decimal:

– a = (complemento de 9 de a) + 1 =




Subtração Usando Adição

Número binário:

a – b = a + (complemento de 2 de b) �

a – b = a + (2n – b)

Exemplo para um número binário de 4 dígitos:




a – 1 = a + (24– 1) = a + (10000 – 0001) = a + 1111a – 3 = a + (24– 3) = a + (10000 – 0011) = a + 1101

Se a = 1001 (910) � a – 1 = 1001 – 0001 = 1000 � a – 3 = 1001 – 0011 = 0110

oua – 1 = 1001 + 1111 = 1 1000 (despreza-se o quinto dígito)a – 3 = 1001 + 1010 = 1 0110 (número é de 4 dígitos)



Subtração Usando Adição

Número decimal:

a – b= a + (complemento de 10 de a)

a – b = a + (10n – b)

Exemplo para um número decimal de 2 dígitos:




a – 1 = a + (102– 1) = a + (100 – 1) = a + 99a – 3 = a + (102– 3) = a + (100 – 3) = a + 97

Se a = 94 � a – 1 = 94 – 1 = 93 � a – 3 = 94 – 3 = 91

oua – 1 = 94 + 99 = 1 93 (despreza-se o terceiro dígito)a – 3 = 94 + 97 = 1 91 (o número é de 2 dígitos)



Operações Aritméticas no Microprocessador

Adição �� Adição direta

Subtração �� Adição com o complemento de 2




Multiplicação �� Várias adições

Divisão �� Várias adições com complemento de 2



ArquiteturaArquitetura, , CaracterísticasCaracterísticas e e

PrincípioPrincípio de de FuncionamentoFuncionamento




PrincípioPrincípio de de FuncionamentoFuncionamento



CaracterísticasCaracterísticas

Barramento de endereços: 16 bits

Barramento de dados: 8 bits

Capacidade de endereçamento de memória: 64 kB (65.536)

Registradores internos: 8 bits e 16 bits




Registradores internos: 8 bits e 16 bits

Número de transistores: 6500

Velocidade de clock: 5 MHz

Capacidade de processamento: 0,37 MIPS



Microprocessador 8085

Entrada do gerador de clock interno

Saída e Entrada serial

Entradas para




Entradas para pedidos de interrupção

Sinal de reconhecimentode pedido de interrupçãoenviado por INTR

Linhas utilizadas para dados e para endereços




Alimentação (5V) e Terra

(Address Latch Enable) – Permiteao hardware externo distinguir osdados dos endereços e é concebido para ser usado comosinal de clock para um latch quecaptura os endereços.




Linhas exclusivas para endereços. Parte mais significativa do endereço

Indicam o estado em que se encontra o 8085: Retenção (0 0) Escrita (0 1) Leitura (1 0)Interrupção (1 1)




Entrada para geração de estados de espera (wait states)

Permite reinicializar o 8085. O contador de programa vaipara 0000h

Saída que indica aos periféricos




Saída que indica aos periféricos a reinicialização do 8085

Entrada de pedido de utilização de barramento para acesso direto à memória

Saída que indica ao periférico queo barramento está disponível

Sinais do Barramento de Controle




IO/M, RD\ e WR\ – Sinais do Barramento de Controle

IO-M\ WR\ RD\ Significado Exemplo




IO-M\ WR\ RD\ Significado Exemplo

0 0 - Escrita em memória STA 2100H

0 - 0 Leitura de memória LDA 2100H

1 0 - Escrita em E/S OUT 80H

1 - 0 Leitura de E/S IN 80H

- - - Operação interna INR A



Arquitetura do 8085






Princípio de Funcionamento

B

A

LOAD

LOAD

ENABLE

CLOCK

CLOCK




C

D

LOAD

LOADENABLE

ENABLE

ENABLE

CLOCK

CLOCK



CARREGA (LOAD)

HABILITA SAÍDA(OE)

Entrada X

Saída Y

D

CLK

Q

Flip-flop

Chave 3 estados





Linha do barramento

CARREGA (LOAD)

HABILITA SAÍDA(OUTPUT

ENABLE) (OE)COMENTÁRIO

0 0Registradores isolados do barramento. Barramentoflutuando

0 1 Transfere dados do registrador para o barramento

1 0 Carrega o registrador com os dados do barramento



A = 10H


B

LOAD

LOAD

ENABLE

CLOCK

CLOCK

MOV D,A




B

C

D

LOAD

LOADENABLE

ENABLE

ENABLE

CLOCK

CLOCK

CLOCKD = 10 H



Sistema Mínimo

CPU

8085




8085



Frequência de Clock

CLK

Ciclo de Clock

8085A: fcristal = 500 kHz a 3,125 MHz




2cristal

clockf

f =

8085A: fcristal = 500 kHz a 3,125 MHz

8085A-2: fcristal = 500 kHz a 5 MHz

Exemplo: Se fcristal = 2 MHz � fclock = 1 MHz

Tclock = 1 µµµµs



Ciclos de Clock, de Máquina e de Instrução

Ciclo de Máquina 1: M1 Ciclo de Máquina 2 : M2

Ciclo de Instrução

Ciclo de Instrução




CLK

Estados T1 T2 T3 T4 T1 T2 T3

Ciclo de Busca

Ciclo de Execução

Ciclo de Execução



Diagrama de Temporização

M1 M2

CLK




Estados T1 T2 T3 T4 T1 T2 T3PC FORA PC+1→→→→PC INST →→→→IR PC FORA PC+1→→→→PC INST →→→→IR

ALE

A15-A8 PC H PC H

AD7-AD0 PC L INST PC L INST



Diagrama de Temporização

T1 T2 T3 T4 T1 T2 T3PC FORA PC+1→→→→PC INST →→→→IR SBE

PC FORA PC+1→→→→PC INST →→→→IR

A15-A8 PC H PC H


M1 M2





ALE

RD\

WR\

IO-M\



Diagrama de Temporização ADD B e MOV B,A

T1 T2 T3 T4 T1 T2 T3ADD B PC FORA PC+1→→→→PC INST →→→→IR B →→→→ TMP SBE A+TMP →→→→ A

MOV B,A PC FORA PC+1→→→→PC INST →→→→IR A →→→→ TMP

A15-A8 PC H PC H


M1 M2





ALE

RD\

WR\

IO-M\



Princípio de FuncionamentoCiclo de Busca de ADD B:

T1: Contador de Programa (PC) é ativado. Endereço atual é colocado no barramento de 16 bits. O sinal ALE é o trigger para a transferência dos endereços de PC para o barramento.

PC Barramento ROMEndereço Endereço




CLK

RD\

T1

ALEM\




Ciclo de Busca de ADD B:

T2: Na descida do sinal de clock o PC é incrementado em 1. Barramentodisponível para outras operações.




PC = PC + 1

CLK

T2T1



Princípio de FuncionamentoCiclo de Busca de ADD B:

T3: Leitura do código da instrução (ROM). O código é transferido para o barramento. Bloco IR (Registrador de Instrução) carrega a instrução vinda daROM. Instrução é decodificada no Decodificador

ROM Barramento IRCódigo Código




CLK

T3

M\

RD\

T1 T2

LOAD

ENABLE



Princípio de FuncionamentoCiclo de Execução de ADD B:T4: Conteúdo de B é transferido para o barramento

Conteúdo do barramento é transferido para um registrador temporário e, depois para a unidade lógica e aritmética

B Barramento TEMPDados Dados




CLK

T4

ENABLE LOAD

T1 T2 T3




Ciclo de Busca de MOV B,A e Execução de ADD B:T1: Contador de Programa (PC) é ativado. Endereço atual é colocado no barramento de 16 bits. O sinal ALE é o trigger para a transferência dos endereços de PC para o barramento.

PC Barramento ROMEndereço Endereço




ALE

CLK

RD\

T1 – M2

ALEM\

T1 T2 T3 T4




Ciclo de Busca de MOV B,A e Execução de ADD B:

T2: Na descida do sinal de clock o PC é incrementado em 1. Barramentodisponível finalizar a instrução ADD B.

PC = PC + 1

TEMP

ULAENABLE TEMP+A Barramento




A

CLK

T2 – M2

PC = PC + 1 ULA

ENABLE

TEMP+A Barramento

TEMP+A

T1 T2 T3 T4 T1–M2

LOAD



Princípio de FuncionamentoCiclo de Busca de MOV B,A:

T3: Leitura do código da instrução (ROM). O código é transferido para o barramento. Bloco IR (Registrador de Instrução) carrega a instrução vinda daROM. Instrução é decodificada no Decodificador

ROM Barramento IRCódigo Código




CLK

T3-M2

M\

RD\

T1 T2 T3 T4 T1–M2 T2–M2

ENABLE LOAD



Princípio de FuncionamentoCiclo de Execução de MOV B,A:

T4: Conteúdo de A é transferido para o barramento

Conteúdo do barramento é transferido para um registrador temporário e, depois para o registrador B, no estado T2 da próxima instrução.

A Barramento TEMPDados Dados




CLK

T4

ENABLE LOAD

T1 T2 T3 T4T1 T2 T3



Formato das InstruçõesFormato das Instruções




Formato das InstruçõesFormato das Instruções



Diagramas de Temporização e Formato das Instruções

T1 T2 T3 T4 T1 T2 T3ADD B PC FORA PC+1→→→→PC INST →→→→IR B →→→→ TMP SBE A+TMP →→→→ A

M1 M2

ADD B � Adiciona o conteúdo de B ao conteúdo do Acumulador A




ADD B � Adiciona o conteúdo de B ao conteúdo do Acumulador A

ADD B

End Instrução/Dado

Código

xxxx H 1o byte OPCODE


Código

xxxx H ADD B 80 H

Instrução de 1 byte



T1 T2 T3 T4 T1 T2 T3MOV B,A PC FORA PC+1→→→→PC INST →→→→IR A →→→→ TMP SBE TMP →→→→ B

M1 M2





MOV B,A


Código



Código

xxxx H MOV B,A 47 H

Instrução de 1 byte

MOV B,A � Copia o conteúdo do Acumulador A no registrador B



T1 T2 T3 T4 T1 T2 T3MVI reg, byte PC FOR A PC+1→→→→PC INST →→→→IR X PC FOR A PC+1→→→→PC byte→→→→reg

M1 M2

MVI reg,byte � Carrega o registrador reg com valor byte






MVI reg, byte

End Instrução/Dado Código


xxxx + 1 2o byte Dado


xxxx H MVI A, 5DH 3E H

xxxx + 1 5D H

Instrução de 2 bytes



T1 T2 T3 T4 T1 T2 T3ADI byte PC FORA PC+1→→→→PC INST →→→→IR X PC FORA PC+1→→→→PC byte→→→→TMP

M1 M2

T1 T2 T3

M3

ADI byte � Adiciona o byte ao conteúdodo Acumulador A





T1 T2 T3SBE A+TMP→→→→

A

do Acumulador A

ADI byte



xxxx + 1 2o byte Dado


xxxx H ADI 5DH C6 H

xxxx + 1 5D H




T1 T2 T3 T4 T1 T2 T3LOAD adr PC FORA PC+1→→→→PC INST →→→→IR X PC FORA PC+1→→→→PC Byte L→→→→Z

M1 M2

T1 T2 T3WZ FORA MWZ A

M4


T1 T2 T3PC FORA PC+1→→→→PC Byte H→→→→W

M3




WZ FORA MWZ A

LOAD adr � Carrega no Acumulador o conteúdo do endereço “adr”

LOAD adr



xxxx + 1 2o byte Dados L

xxxx + 2 3o byte Dados H


xxxx H LOAD 2030H 3A H

xxxx + 1 30 H

xxxx + 2 20 H


PC FORA PC+1→→→→PC Byte H→→→→W



T1 T2 T3 T4 T1 T2 T3STA adr PC FORA PC+1→→→→PC INST →→→→IR X PC FORA PC+1→→→→PC Byte L→→→→Z

M1 M2

T1 T2 T3

M4


T1 T2 T3

M3




WZ FORA A MWZ

STA adr � Transfere conteúdo do Acumulador para o endereço “adr”

STA adr



xxxx + 1 2o byte Dados L

xxxx + 2 3o byte Dados H


xxxx H STA 2030H 32 H

xxxx + 1 30 H

xxxx + 2 20 H


PC FORA PC+1→→→→PC Byte H→→→→W



Outras Instruções

T1 T2 T3 T4 T1 T2 T3INR reg PC FOR A PC+1→→→→PC INST →→→→IR Reg→→→→TMP SBE ULA →→→→ reg

M1 M2

INR reg � Incrementa em 1 o conteúdo do registrador ‘reg’




INR C � Opcode: 0C H

T1 T2 T3 T4 T1 T2 T3DCR reg PC FOR A PC+1→→→→PC INST →→→→IR Reg→→→→TMP

TMP +1→→→→ULA

SBE ULA →→→→ reg

M1 M2

DCR reg � Decrementa em 1 o conteúdo do registrador ‘reg’

DCR B � Opcode: 05 H



T1 T2 T3 T4 T1 T2 T3INR M PC FORA PC+1→→→→PC INST →→→→IR × HL FORA MHL

TMP + 1TMPULA

M1 M2

Outras Instruções




T1 T2 T3HL FORA ULA M HL

M3

INR M � Incrementa em 1 o conteúdo da posição de memória apontada pelo par HL



Modos de Endereçamento e Grupos de Instruções




Grupos de Instruções



Modos de Endereçamento

Imediato � MVI A,03H

ADI 15 H

Direto � LDA 2010 H




Direto � LDA 2010 H

JMP 2005 H

Por Registrador � MOV A,B

ADD B

Indireto por Registrador � MOV M,A



Grupos de Instruções

Grupo de Transferência de Dados � MOV A,B MVI A,03H

Grupo Aritmético � ADI 15 H, SUB C, INR A




Grupo Lógico � ANA B (A and B)ORA C (A or C)

Grupo de Desvio � JMP 2005 H, JNZ 2000H

Grupo de Controle, Pilha, Entrada/Saída � PUSH PSWIN Porta



Exemplos

Imediato + Transferência de Dados � MVI A,03H

M1 M2




T1 T2 T3 T4 T1 T2 T3MVI reg, byte PC FOR A PC+1→→→→PC INST →→→→IR X PC FOR A PC+1→→→→PC byte→→→→reg




Exemplos

Registrador + Grupo Aritmético � INR reg

M1 M2




T1 T2 T3 T4 T1 T2 T3INR reg PC FOR A PC+1→→→→PC INST →→→→IR Reg→→→→TMP SBE ULA →→→→ reg

M1 M2

INR reg � Incrementa em 1 o conteúdo do registrador ‘reg’



Exemplos

Indireto por Registrador + Grupo de Controle, Pilha, Entrada/Saída � INR M

T1 T2 T3 T4 T1 T2 T3INR M PC FORA PC+1→→→→PC INST →→→→IR × HL FORA M TMP

M1 M2




INR M PC FORA PC+1→→→→PC INST →→→→IR × HL FORA MHL

TMP + 1TMPULA

T1 T2 T3HL FORA ULA M HL

M3

INR M � Incrementa em 1 o conteúdo daposição de memória apontada pelo par HL



Registrador de Flags




Registrador de Flags



Registrador F : Registra o estado da última operação realizada na ULA




Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0

S Z × AC × P × CY





Flag de Sinal: Assume valor 0 para número positivo (bit 7 = 0) e 1 para negativo (bit 7 = 1)




e 1 para negativo (bit 7 = 1)

Flag de Zero: Assume valor 0 para número diferente de zero e 1 para número igual a zero.

Flag Auxiliar de Carry: Assume valor 1 quando há transporte

do Bit 3 para o Bit 4





Flag de Paridade : Assume valor 1 quando há uma quantidade par de




Flag de Paridade : Assume valor 1 quando há uma quantidade par de dígitos 1no acumulador. Assume valor 0 quando há uma quantidade ímpar.

Flag de Carry: Assume valor 1 quando há transporte do Bit 7 para o bit 8 (O Bit 8 é fora do acumulador)



Exemplo de Operação e os Flags resultantes

1 1 1 1 1 1 1

0 0 0 0 1 1 0 1

1 1 1 1 1 1 0 1

1 0 0 0 0 1 0 1 0


+




1 0 0 0 0 1 0 1 0

CY = 1 � Houve transporte do bit 7 para o bit 8

P = 1 � Há quantidade par (2) de dígitos 1 no acumulador (O 1 do bit 8 está fora do acumulador

AC = 1 � Houve transporte do bit 3 para o bit 4

Z = 0 � O resultado da adição é diferente de zero

S = 0 � O bit 7 do acumulador é zero (número positivo)

S Z AC P CY

0 0 × 1 × 1 × 1

F = 15 H ou

F = 3F H ou

F = 1F H ou…



Exemplo de Operação e os Flags resultantes

1 1 1 1

0 0 0 1 0 0 0 0

1 1 1 1 0 0 0 0

1 0 0 0 0 0 0 0 0


+




1 0 0 0 0 0 0 0 0

CY = 1 � Houve transporte do bit 7 para o bit 8


AC = 0 � Não houve transporte do bit 3 para o bit 4

Z = 1 � O resultado da adição é igual a zero



0 1 × 0 × 1 × 1

F = 45 H ou

F = 6F H ou

F = 4F H ou …



Exemplo de Subtração Direta

0 0 0 0 1 1 1 1

0 0 0 0 0 0 0 1

0 0 0 0 1 1 1 0


-




CY = 0 � Não houve empréstimo do bit 8 para o bit 7


AC = 0 � Não houve empréstimo do bit 4 para o bit 3




0 0 × 0 × 0 × 0

F = 00 H ou

F = 2A H ou

F = 02F H ou …



Exemplo de Subtração com Complemento de 2

1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1

1 1 1 1 1 1 1 1


+




1 0 0 0 0 1 1 1 0

Carry = 1 �� CY = 0 � Houve transporte do bit 7 para o bit 8, mas com

complemento de 2

P = 0 � Há quantidade ímpar (3) de dígitos 1 no acumulador

Auxiliar = 1 �� AC = 0 � Houve transporte do bit 3 para o bit 4, mas no

complemento de 2





Exemplos de Operações Condicionadas às Flags

JC endereço � Jump if Carry � Pula para o endereço indicado se CY = 1

JNC endereço � Jump if Not Carry � Pula para o endereço indicado

se CY = 0




se CY = 0

JZ endereço � Jump if Zero � Pula para o endereço indicado se Z = 1

(resultado da última operação é igual a zero)

JNZ endereço � Jump if Not Zero � Pula para o endereço indicado

se Z = 0 (resultado da última operação é diferente de zero)




Endereço Mnemônico Código

2000 H MVI A,F0H 3E F0

2002 H ADI 01H C6 01

2004 H JC 200F H DA 0F 20



2002 H ADI 01H C6 01

2004 H JC 2000 H DA 00 20




2007 H JMP 2002 H C3 02 20

200F H HLT 76

2007 H JMP 2002 H C3 02 20










2002 H ADI 01H C6 01

2004 H JNC 2002 H D2 02 20

2007 H JMP 2000 H C3 00 20










2002 H ADI 01H C6 01

2004 H JZ 2000 H CA 00 20

2007 H JMP 2002 H C3 02 20










2002 H ADI 01H C6 01

2004 H JNZ 2002 H C2 02 20

2007 H JMP 2000 H C3 00 20



Pilha




Pilha



Região de memória usada para guardar endereço de retornoe valores temporários


2000 H LXI SP,20FFH 31 FF 20

2003 H

2004 H

Instruções que usam a pilha:

CALL




SP �

xxxxx xxxxx

xxxxx xxxxx

20FF H

CALL

RET

PUSH

POP

Interrupções



Transferência de dados envolve sempre um par de bytes � 16 bits

O byte mais significativo é sempre guardado primeiro na pilha

O byte menos significativo é retirado primeiro da pilha

O Ponteiro de Pilha SP aponta sempre para o topo da pilha (último




O Ponteiro de Pilha SP aponta sempre para o topo da pilha (último valor armazenado)

Registradores utilizados � PSW � A + FlagsB � B + CD � D + EH � H + L



PUSH reg16 � guarda conteúdo do registrador de 16 bits na pilha

1. O valor de SP é decrementado em 1

2. O byte mais significativo é armazenado na posição SP – 1

3. O valor de SP é decrementado em 1

4. O byte menos significativo é armazenado na posição SP – 2

POP reg16 � carrega registrador de 16 bits com conteúdo da pilha




POP reg16 � carrega registrador de 16 bits com conteúdo da pilha

1. O conteúdo apontado por SP é copiado para o byte menossignificativo

2. O valor de SP é incrementado em 1

3. O conteúdo apontado por SP + 1 é copiado para o byte maissignificativo

4. O valor de SP é incrementado em 1



Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H

Flags

Endereço da RAM

Conteúdo

2089

208A

208B

Endereço da RAM

Conteúdo

2089

208A

208B

PUSH PSW PUSH B

SP inicial:

2090h




A �

F � A F

B C

208B

208C

208D

208E 23

208F 01

2090

SP após a instrução:208Eh

208B

208C 67

208D 45

208E 23

208F 01

2090

SP após a instrução:208Ch



Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H

Endereço da RAM

Conteúdo

2089

208A

208B

Endereço da RAM

Conteúdo

2089

208A

208B

POP B POP PSW




A �

F � A F

B C

208B

208C 67

208D 45

208E 23

208F 01

2090

SP após a instrução:208Eh

208B

208C 67

208D 45

208E 23

208F 01

2090

SP após a instrução:2090h



Pilha


2000 H LXI SP,203FH 31 22 20

2003 H MVI A,20H 3E 20

2005 H PUSH PSW F5

2006 H CALL MOSTRAA CD 6E 03

2009 H POP PSW F1




Exemplo de aplicação2009 H POP PSW F1

200A H ADI 01H C6 01

200C H JNZ 2005 H DA 05 20

200F H JMP 2003 C3 03 20

2022 H



ConjuntoConjunto de de InstruçõesInstruções




ConjuntoConjunto de de InstruçõesInstruções



TRANSFERÊNCIA DE DADOS

MnemônicoGenérico

SimbologiaNO deCiclos

No deEstados

Modo deEndereçamento

MVI r, dado8 (r) ← (byte 2) 2 7 Imediato

MOV r1, r2 (r1) ← (r2) 1 4 Registrador




MOV r, M (r) ← ((H)(L)) 2 7 Indireto por registrador

MOV M, r ((H)(L)) ← (r) 2 7 Indireto por registrador

MVI M, dado8 ((H)(L)) ← (byte 2) 3 10Indireto por registrador e imediato

LXI rp, dado16(rh) ← (byte 3)(rl) ← (byte 2)

3 10 Imediato



TRANSFERÊNCIA DE DADOS

MnemônicoGenérico


No deEstados


LDA addr (A)← ((byte 3)(byte 2)) 4 13 direto

STA addr ((byte 3)(byte 2)) ← (A) 4 13 direto

LHLD addr (L)←((byte 3)(byte 2))5 16 direto




LHLD addr (L)←((byte 3)(byte 2))(H)←((byte 3)(byte 2) + 1) 5 16 direto

SHLD addr ((byte 3)(byte 2)) ← (L)((byte 3)(byte 2)+1)← (H) 5 16 direto

LDAX rp (A) ← ((rp)) 2 7 Indireto por registrador

STAX rp ((rp)) ← (A) 2 7 Indireto por registrador

XCHG (H) ↔ (D) (L) ↔ (E) 1 4 registrador



ARITMÉTICAS

MnemônicoGenérico


No deEstados


FlagsAfetadas

ADD r (A) ←←←← (A) + ( r ) 1 4 registrador todas

ADD M (A) ←←←← (A) + ( (H) + (L)) 2 7 registrador todas




ADD M (A) ←←←← (A) + ( (H) + (L)) 2 7 registrador todas

ADI dado8 (A) ←←←← (A) + (byte 2) 2 7 imediato todas

ADC r (A) ←←←← (A) + ( r ) + (CY) 1 4 registrador todas

ADC M (A) ←←←← (A) + ( (H)(L)) + (CY) 2 7imediato por registrador

todas

ACI dado8 (A) ←←←← (A) + (byte 2) + (CY) 2 7 imediato todas



ARITMÉTICAS

MnemônicoGenérico


No deEstados


FlagsAfetadas

SUB r (A) ←←←← (A) – ( r ) 1 4 registrador todas

SUB M (A) ←←←← (A) – ( (H)(L)) 2 7indireto por registrador

todas




registrador

SUI dado8 (A) ←←←← (A) – (byte 2) 2 7 imediato todas

SBB r (A) ←←←← (A) – ( r ) – (CY) 1 4 registrador todas

SBB M (A)←←←←(A) – ((H)(L)) –(CY) 2 7indireto por registrador

todas

SBI dado8 (A) ←←←← (A) – (byte 2) – (CY) 2 7 imediato todas



ARITMÉTICAS

MnemônicoGenérico


No deEstados


FlagsAfetadas

INR r (r) ←←←← (r) + 1 1 4 registradorZ, S, P e

AC

INR M ((H)(L)) ←←←← ((H)(L)) + 1 3 10indireto por registrador

Z, S, P e AC

DCR r (r) ←←←← (r) – 1 1 4 registradorZ, S, P e

AC




AC

DCR M ((H)(L)) ←←←← ((H)(L)) – 1 3 10indireto por registrador

Z, S, P e AC

INX rp (rh)(rl) ←←←← (rh)(rl) + 1 1 6 registrador nenhuma

DCX rp (rh)(rl) ←←←← (rh)(rl) – 1 1 6 registrador nenhuma

DAD rp ((H)(L)) ←←←←((H)(L)) + (rh)(rl) 3 10 registrador CY

DAA 1 4 registrador todas



Exemplo de Programa: Adição de Números de 16 bits

452 decimal (01 C4 H) + 926 decimal (03 9E H)


2000 H LXI SP,203F 31 3F 20

2003 H MVI A,C4h 3E C4

2005 H MVI B,01h 06 01

2007 H MVI C,9Eh 0E 9E

2009 H MVI D,03h 16 03

Decimal Hexa

1 1 1

4 5 2 0 1 C 4




200B H ADD C 81

200C H MOV L,A 6F

200D H MOV A,B 78

200E H ADC D 8A

200F H MOV H,A 67

2010 H XCHG EB

2011 H CALL MOSTRAD CD 63 03

2014 H HLT 76

9 2 6 0 3 9 E

1 3 7 8 0 5 6 2

Abacus: Add 16 bits reg simples.hex

Adição usando registradores simples



Exemplo de Programa: Adição de Números de 16 bits

452 decimal (01 C4 H) + 926 decimal (03 9E H) Endereço Mnemônico Código

2000 H LXI SP,203F 31 3F 20

2003 H LXI B, 01C4 H 01 C4 01Decimal Hexa

1 1 1

Adição usando registradores duplos




2006 H LXI H, 039E H 21 9E 03

2009 H DAD B 09

200A H XCHG EB

200B H CALL MOSTRAD CD 63 03

200E H HLT 76

1 1 1

4 5 2 0 1 C 4

9 2 6 0 3 9 E

1 3 7 8 0 5 6 2

Abacus: Add 16 bits reg duplo.hex



INSTRUÇÕES LÓGICAS

MnemônicoGenérico


No deEstados


FlagsAfetadas

ANA r (A) ← (A) ∧ (r) 1 4 registrador todas

ANA M (A) ← (A) ∧ ((H)(L)) 2 7indireto por registrador

todas

ANI dado8 (A) ← (A) ∧ (byte 2) 2 7 imediato todas

XRA r (A) ← (A) ∀ (r) 1 4 registrador todas




XRA r (A) ← (A) ∀ (r) 1 4 registrador todas

XRA M (A) ← (A) ∀ ((H)(L)) 2 7indireto por registrador

todas

XRI dado8 (A) ← (A) ∀ (byte 2) 2 7 imediato todas

ORA r (A) ← (A) ∨ (r) 1 4 registrador todas

ORA M (A) ← (A) ∨ ((H)(L)) 2 7indireto por registrador

todas

ORI dado8 (A) ← (A) ∨ (byte 2) 2 7 imediato todas




MnemônicoGenérico


No deEstados

FlagsAfetadas

RLC(An+1) ← (An) (A0) ← (A7) (CY) ← (A7)

1 4 CY




RRC(An) ← (An+1) (A7) ← (A0) (CY) ← (A0)

1 4 CY

RAL(An+1) ← (An) (CY) ← (A7) (A0) ← (CY)

1 4 CY

RAR(An) ← (An+1) (CY) ← (A0) (A7) ← (CY)

1 4 CY




MnemônicoGenérico


No deEstados


FlagsAfetada

s

CMP r (A) – (r) 1 4 registrador todas

CMP M (A) – ((H)(L)) 2 7indireto por

todas




CMP M (A) – ((H)(L)) 2 7indireto por registrador

todas

CPI dado8 (A) – (byte 2) 2 7 imediato todas

CMA (A) ← (A\) 1 4 nenhuma

CMC (CY) ← (CY\) 1 4 CY

STC (CY) ← 1 1 4 CY



INSTRUÇÕES AND E OR

A 0 0 0 0 1 1 1 1

B 1 0 0 1 1 0 1 0

ANA B 0 0 0 0 1 0 1 0

AND




ANA B 0 0 0 0 1 0 1 0

A 0 0 0 0 1 1 1 1

B 1 0 0 1 1 1 0 1

ORA B 1 0 0 1 1 1 1 1

OR



INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO

Condição Z CY

CMP rCPI dado8




Condição Z CY

(A) = (r) 1 0

(A) > (r) 0 0

(A) < (r) 0 1



Exemplo : Programa que identifica o 1O bit de um número hexadecimal de 1 dígito

Endereço Mnemônico Código Hexa

2000 H LXI SP,203FH 31 3F 20

2003 H CALL LETECLA CD E7 02





2006 H ANI 01H E6 01


200B H JMP 2003 C3 03 20

Abacus: Identifica bit 0.hex



Exemplo : Programa para entrar com número de 2 dígitos pelo teclado


2000 H LXI SP,203FH 31 3F 20


2006 H RLC 07

2007 H RLC 07

2008 H RLC 07




2008 H RLC 07

2009 H RLC 07

200A H MOV B,A 47

200B H CALL LETECLA CD E7 02

200E H ORA B B0

200F H CALL MOSTRAA CD 6E 03

2012 H JMP 2003 C3 03 20

Abacus: Le 2 digitos.hex



INSTRUÇÕES DE DESVIO

MnemônicoGenérico


No deEstados


FlagsAfetadas

JMP addr (PC) ← (byte 3)(byte 2) 3 10 imediato nenhuma

Jcondição addrSe (CCC), então, (PC) ← (byte 3)(byte 2)

2/3 7/10 imediato nenhuma

JNZ addrSe (CCC), então,





JNZ addrSe (CCC), então, (PC) ← (byte 3)(byte 2)


JZ addrSe (CCC), então, (PC) ← (byte 3)(byte 2)


JNC addrSe (CCC), então, (PC) ← (byte 3)(byte 2)


JC addrSe (CCC), então, (PC) ← (byte 3)(byte 2)




INSTRUÇÕES DE DESVIO

MnemônicoGenérico


No deEstados


FlagsAfetadas

JPO addrSe (CCC), então, (PC) ← (byte 3)(byte 2)





JPE addrSe (CCC), então, (PC) ← (byte 3)(byte 2)


JP addrSe (CCC), então, (PC) ← (byte 3)(byte 2)


JM addrSe (CCC), então, (PC) ← (byte 3)(byte 2)




INSTRUÇÕES DESVIO

MnemônicoGenérico


No deEstados


FlagsAfetadas

CALL addr

((SP) - 1) ← (PCH)((SP) - 2) ← (PCL)(SP) ← (SP) - 2(PC) ← (byte 3)(byte 2)

5 18imediato e indireto

por registradornenhuma

((SP) - 1) ← (PCH)




Ccondition addr

((SP) - 1) ← (PCH)((SP) - 2) ← (PCL)(SP) ← (SP) - 2(PC) ← (byte 3)(byte 2)

2/5 9/18imediato e direto por registrador

nenhuma

RET(PCL) ← (SP)(PCH) ← (SP + 1)(SP) ← (SP) + 2

3 10indireto por registrador

nenhuma

Rcondição

(PCL) ← (SP)(PCH) ← (SP + 1)(SP) ← (SP) + 2

1/3 6/12indireto por registrador

nenhuma



DESVIO

MnemônicoGenérico


No deEstados


FlagsAfetadas

RST n

((SP) - 1) ← (PCH)((SP) - 2) ← (PCL)

3 12indireto por

nenhuma




RST n((SP) - 2) ← (PCL)

(SP) ← (SP) - 2(PC) ← 8 * (NNN)

3 12indireto por registrador

nenhuma

PCHL(PCH) ← (H)(PCL) ← (L)

1 6 registrador nenhuma



Exemplo: Contagem com parada programada via teclado


2000 H LXI SP,203FH 31 3F 20


2006 H RLC / RLC / RLC / RLC 07 07 07 07

200A H MOV B,A 47

200B H CALL LETECLA CD E7 02

200E H ORA B B0

200F H MOV B,A 47

2010 H MVI A,00H 3E 00




2012 H PUSH PSW F5

2013 H PUSH B C5


2017 H POP B C1

2018 H POP PSW F1

2019 H CMP B B8

201A H JZ 2003 CA 03 20

201D H INR A 3C

201E H JMP 2012 H C3 12 20

Abacus: Parada programada.hex



CONTROLE, PILHA E I/O

MnemônicoGenérico

Simbologia NO deCiclos

No deEstados


FlagsAfetadas

PUSH rp ((SP) - 1 ← (rh)((SP) - 2 ← (rl)(SP) ← (SP) - 2

3 12 indireto por registrador

nenhuma

PUSH PSW ((SP) - 1 ← (A)←

3 12 indireto por nenhuma




PUSH PSW ((SP) - 1 ← (A)((SP) - 2 ← (F)(SP) ← (SP) - 2


nenhuma

POP rp (rl) ← ((SP))(rh) ← ((SP) + 1)(SP) ← (SP) + 2


nenhuma

POP PSW (F) ← ((SP))(A) ← ((SP) + 1)(SP) ← (SP) + 2


todas




MnemônicoGenérico


No deEstados


FlagsAfetadas

XTHL (L) ← ((SP)) 5 16 indireto por nenhuma




XTHL (L) ← ((SP))(H) ← ((SP) + 1)


nenhuma

SPHL (SP) ← (H) (L) 1 6 registrador nenhuma

IN porta (A) ← (dado 8 bits) 3 10 direto nenhuma

OUT porta (dado 8 bits) ← (A) 3 10 direto nenhuma




MnemônicoGenérico


No deEstados

FlagsAfetadas

EI 1 4 nenhuma

DI 1 4 nenhuma




DI 1 4 nenhuma

HLT 1+ 5 nenhuma

NOP 1 4 nenhuma

RIM 1 4 nenhuma

SIM 1 4 nenhuma



SimuladorSimulador Digital e Digital e

ProgramaçãoProgramação AssemblyAssembly




ProgramaçãoProgramação AssemblyAssembly



CONTAGEM CRESCENTE ININTERRUPTA

Endereço Mnemônico

2000 H LXI SP,203FH

2003 H MVI A,20H

2005 H PUSH PSW

2006 H CALL MOSTRAA

INICIO

SP 203F H

A 20 H




2006 H CALL MOSTRAA

2009 H POP PSW

200A H ADI 01H

200C H JNZ 2005 H

200F H JMP 2003

S

PUSH PSWCALL MOSTRAAPOP PSW

A A + 1

A = 0?

N

Abacus: Contagem.hex



MULTIPLICAÇÃO DE 2 NÚMEROS (3 x 4)

INICIO

A 00 HC 03 H

A A + 04 H

Label Mnemônico

LXI SP,203FH

MVI A,00H

MVI C,03H




S

NC = 0?

FIM

A A + 04 HC C – 1 Volta: ADI 04 H

DCR C

JNZ Volta

CALL MOSTRAA

HLT

Abacus: 3 x 4 direto.hex

DISPLAY A



MULTIPLICAÇÃO DE 2 NÚMEROS (3 x 4) – Uso de Registrador

Label Mnemônico

LXI SP,203FH

MVI A,00H

MVI B,04H

MVI C,03H

INICIO

A 00 HB 04 HC 03 H

A A + B




MVI C,03H

Volta: ADD B

DCR C

JNZ Volta

CALL MOSTRAA

HLT

Abacus: 3 x 4 registrador.hex

S

NC = 0?

FIM

A A + BC C – 1

DISPLAY A



MULTIPLICAÇÃO DE 2 NÚMEROS (3 x 4) – SubrotinaLabel Mnemônico

LXI SP,203FH

MVI A,00H

MVI B,04H

MVI C,03H

CALL multiA A + BC C – 1

multi

INICIO

A 00 HB 04 HC 03 H




CALL multi

CALL MOSTRAA

HLT

multi: ADD B

DCR C

JNZ multi

RET

Abacus: 3 x 4 subrotina.hex

S

NC = 0?

RET

C C – 1

HLT

CALL multi

DISPLAY A



MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 1 DÍGITO

Label Mnemônico

LXI SP,203FH

repete: CALL LETECLA

MOV B,A

CALL LETECLA

MOV C,A

MVI A,00HA A + BC C – 1

multi

INICIO

CALL LETECLAB A

CALL LETECLAC A




CALL multi

CALL MOSTRAA

JMP repete

multi: ADD B

DCR C

JNZ multi

RETAbacus: Multi 1 dígito.hex

S

NC = 0?

RET

C C – 1C A

A 0CALL multi

DISPLAY A



MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 8 BITS

Label Mnemônico

LXI SP,203FH

CALL LETECLA

RLC

RLC

RLC

INICIO

CALL LETECLA4 x RLCC A

CALL LETECLA4 x RLCE A

CALL LETECLAORA E

1




RLC

RLC

MOV C,A

CALL LETECLA

ORA C

MOV C,A

...

Abacus: Multi 2 dígitos.hex

C A

CALL LETECLAORA CC A

1

ORA EE AD 0

CALL multi

CALL MOSTRAD



MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 2 DÍGITOSSubrotina de Multiplicação

Label Mnemônico

multi: LXI H,0000H

repete: DAD D

multi

HL 0




repete: DAD D

DCR C

JNZ repete

XCHG

RETS

NC = 0?

RET

HL HL + DEC C – 1

DE HL



Label Mnemônico

LXI SP,2080 H

repete: CALL Leitura

Início

SP 203F H

MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 2 DÍGITOSPROGRAMA PRINCIPAL




repete: CALL Leitura

CALL multi

CALL MOSTRAD

JMP repete

CALL Leitura

CALL multi

CALL MOSTRAD

Multi 2 dígitos – sub.hex



Label Mnemônico

Leitura: CALL LETECLA

RLC/RLC/RLC/RLC

MOV C,A

CALL LETECLA

ORA C

MOV C,A

MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 2 DÍGITOS

LEITURA

CALL LETECLA4 x RLC

CALL LETECLA4 x RLCE A

1

SUBROTINA DE LEITURA DOS 2 DÍGITOS




MOV C,A

CALL LETECLA

RLC/RLC/RLC/RLC

MOV E,A

CALL LETECLA

ORA E

MOV E,A

MVI D,00H

RET

4 x RLCC A

CALL LETECLAORA CC A

1

E A

CALL LETECLAORA EE AD 0

RET



Mnemônico Comentário

CASOS PARTICULARES DE MULTIPLICAÇÃO

MULTIPLICAÇÃO POR 16

16 = 24





RLC A = 2×RLC A = 4×RLC A = 8×RLC A = 16×




RLC A = 2×






RLC A = 2×MOV B,A B = 2×RLC A = 4×RLC A = 8×ADD B A = 8× + 2× = 10×




MOV B,A B = ××××




MOV B,A B = ××××

Solução 1 Solução 2 (para 8× < 100H)




MOV B,A B = ××××RLC A = 2××××ADD B A = 3××××RLC A = 6××××ADD B A = 7××××

MOV B,A B = ××××RLC A = 2××××RLC A = 4××××RLC A = 8××××SUB B A = 7××××




Execução de um Bloco de Instruções se X = Y:

Label Mnemônico Comentário

CMP reg Seta flags Z e CY de acordo com resultado de A – reg




JNZ continua Pula para ´continua´, se A ≠ reg

... Bloco de instruções executadas,

caso A = reg

continua: Continuação do programa




Execução de um Bloco de Instruções se X ≠ Y:



JZ continua Pula para continua, se A = reg




JZ continua Pula para continua, se A = reg


caso A ≠ reg

...




INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃOExemplo: Mostrar números de 20 H até 50H


2000 H LXI SP,2080H

2003 H MVI A,20H

2005 H PUSH PSW

2006 H CALL MOSTRAA

INICIO

SP 2080 H

A 20 H




2006 H CALL MOSTRAA

2009 H POP PSW

200A H CPI 50 H

200C H JZ 2003 H

200A H ADI 01H

200F H JMP 2005N

S

CALL MOSTRAA

A A + 1

A = 50H?

Abacus: Aula6 – 6.hex




Execução de um Bloco de Instruções se X ≥ Y:



JC continua Pula para continua, se A <reg






caso A ≥ reg

...





Execução de um Bloco de Instruções se X > Y:








JZ continua Pula para ´continua´, se A = reg


caso A > reg




Exemplo: Mostrar números (da memória) maiores ou iguais a 30 H

Mnem. Mnemônico

LXI SP,2080H

LXI H, 2050H

MVI C,0AH

repete: MOV A,M

INX H

CPI 30

JC pula

N

S

Início

SP 2080 HHL 2050 H

C 0A H

CALL MOSTRAA

A <30H?

1




JC pula

PUSH B

PUSH H

CALL MOSTRAA

POP H

POP B

pula: DCR C

JNZ repete

HLTAbacus: Maiores ou Iguais.hex

A M

H H + 1

C = 0?

C C – 1

1S

Fim

N




Execução de um Bloco de Instruções se X ≤ Y:






JZ igual Pula para ´igual´, se A = reg

JNC maior Pula para ´maior´, se A > reg

igual: ... Bloco de instruções executadas,

caso A ≤ reg

maior: Continuação do programa




Execução de um Bloco de Instruções se X < Y:






JNC maiorig Pula para ´maiorig´, se A ≥ reg


caso A < reg

maiorig: Continuação do programa



Exemplo: Mostrar números (da memória) menores ou iguais a 30 H

Mnem. Mnemônico

LXI SP,2080H

LXI H, 2050 H

MVI C,0A H

repete: MOV A,M

INX H

CPI 30

JZ mostra

N

S

Início

SP 2080 HHL 2050 HC 0A H

MOSTRA A

A > 30H?

1




Abacus: Menores-ou-iguais.hex

JZ mostra

JNC pula

mostra: PUSH B

PUSH H

CALL MOSTRAA

POP H

POP B

pula: DCR C

JNZ repete

HLT

A M MOSTRA A

HL HL + 1

C = 0?

C C – 1

1

S

Fim




Execução de um Bloco de Instruções se X = Y e outro se X ≠ Y:



JNZ diferente Pula para ´diferente´, se A ≠ reg

... Bloco de instruções executadas, caso A = reg




... Bloco de instruções executadas, caso A = reg

JMP continua Pula bloco onde A ≠ reg

diferente: Bloco de instruções executadas, caso A ≠ reg


Abacus: Intervalo.hex Abacus: Menores.hex



Subrotina de atraso de tempoINICIO

B 10 H

C 20 H

C C – 1


2020 H MVI B,10 H

2022 H MVI C,20 H

2024 H DCR C




S

S

NC = 0?

RET

B B – 1

B = 0?N

2024 H DCR C

2025 H JNZ 2024 H

2028 H DCR B

2029 H JNZ 2022 H

202C H RET

Abacus: Atraso.hex



Tempo de atraso (supondo 1µs para cada estado)

Mnemônico

MVI B,10 H

MVI C,20 H

DCR C

Instrução No de Vezes a instrução é executada

No de Estados de cada

Instrução

Tempo de cada Estado

(µs)

Tempo Parcial (µs)

MVI B 1 7 1 7

MVI C 16 7 1 112

DCR C 512 = 16x32 4 1 2048

JNZ 2024 496 = 16x31 10 1 4960




DCR C

JNZ 2024 H

DCR B

JNZ 2022 H

RET

JNZ 2024(verdadeiro)

496 = 16x31 10 1 4960

JNZ 2024 (falso) 16 = 16 x 1 7 1 112

DCR B 16 4 1 64

JNZ repete1(verdadeiro)

15 10 1 150

JNZ repete1(falso)

1 7 1 7

RET 1 10 1 10

Tempo Total 7490 µs ≅ 7,5ms




Execução de um Bloco de Instruções se X = Y ou W = Z:Supondo uso de A = X, B = Y, C = W e D = Z


CMP B Seta flags Z e CY de acordo com resultado de X – Y

JZ OK Pula para OK´, se X =Y




JZ OK Pula para OK´, se X =Y

MOV A, C Carrega em A valor de W. Destrói valor original

CMP D Seta flags Z e CY conforme resultado de W - Z

JNZ continua Pula para ´continua´, se W ≠ Z

OK: ... Bloco de instruções executadas, caso X = Y ou W = Z





Execução de um Bloco de Instruções se X = Y e W = Z:Supondo uso de A = X, B = Y, C = W e D = Z


CMP B Seta flags Z e CY de acordo com resultado de X – Y

JNZ continua Pula para continua, se X ≠ Y




JNZ continua Pula para continua, se X ≠ Y

MOV A, C Carrega em A valor de W. Destrói valor original

CMP D Seta flags Z e CY conforme resultado de W - Z

JNZ continua Pula para ´continua´, se W ≠ Z

... Bloco de instruções executadas, caso X = Y e W = Z





Abacus: Senha.hex




Programa que lê pelo teclado umasenha de 4 dígitos (dois bytes) e mostrano display uma contagem decimalcrescente de 0 a 60, se a senhadigitada for igual à senha previamenteguardada em memória



InterrupçõesInterrupções




InterrupçõesInterrupções



INTERRUPÇÕES

DefiniçãoPedido Internoou Externoem que o microprocessador suspende as tarefas em execução, atende o pedido de interrupção e volta

para encerrar as tarefas anteriores ao pedido.




CPURegistradores

Unidade Controle

ULA

Controle de Interrupção



Programa Principal

Instrução 1

Instrução 2

Subrotina da Interrupção

Instr. 1

Ped

ido

de In

terr

upçã

oINTERRUPÇÕES

Como funciona?Endereço fixo da

ROM

JMP subrotina




Instrução 2

Instrução 3

Instrução 4

.

.

.

HLT

Instr. 1

Instr. 2

.

.

.

RET

Ped

ido

de In

terr

upçã

o



Endereço de desvio pré-definido �� Interrupção vetorada

A instrução em execução é encerrada, antes do desvio para

INTERRUPÇÕES

Características Principais




A instrução em execução é encerrada, antes do desvio para atendimento da interrupção

Após o atendimento da interrupção, ao executar a instrução RET, o processamento volta para a instrução seguinte àquela que estava sendo executada antes do

pedido de interrupção



Instrução Efeito Código Endereço

RST 0 CALL 0000h C7 0000 h

RST 1 CALL 0008h CF 0008 h

Interrupções Internas

Interrupção por Software




RST 2 CALL 0010h D7 0010 h

RST 3 CALL 0018h DF 0018 h

RST 4 CALL 0020h E7 0020 h

RST 5 CALL 0028h EF 0028 h

RST 6 CALL 0030h F7 0030 h

RST 7 CALL 0038h FF 0038 h



Interrupções Externas

Interrupção por Hardware

Interrupção Efeito Código Posição do Vetor

Pino Prioridade




Vetor

TRAP CALL 0024h Não tem 0024 h

RST 5.5 CALL 002Ch Não tem 002C h

RST 6.5 CALL 0034h Não tem 0034 h

RST 7.5 CALL 003Ch Não tem 003C h

INTR CALL ender. Não tem Nenhuma

6

9

8

7

10

1

4

3

2

5



Interrupção Endereço na ROM

Endereço no ABACUS

Endereço no KIT


Endereços no ABACUS e no KIT




TRAP 0024h 20D1 H 4BE0 H

RST 5.5 002Ch 20C8 H 4BDD H

RST 6.5 0034h 20CB H 4BDA H

RST 7.5 003Ch 20CE H 4BD7 H

INTR Escolhida pelo programador

Escolhida pelo programador

Escolhida pelo programador



Ativada por Nível e Borda

Ativada apenas por Borda

TRAP

RST 7.5


Ativando a Interrupção




Ativada apenas por Nível



RST 6.5

RST 7.5

RST 5.5

INTR

8085



EI ��Enable Interrupt �� Instrução usada para Habilitar


Habilitando a Interrupção




EI ��Enable Interrupt �� Instrução usada para Habilitar todas as interrupções (exceto a TRAP)

DI �� Disable Interrupt �� Instrução usada para Desabilitar todas as interrupções (exceto a TRAP)




Contagem crescente acionada pela RST 5.5

Mostra A

RST5.5

A A + 1

Início

SP 2090 HA 00 H




S

NA = 00?

Habilita Interrupções (EI)

Mostra A

RET

Mostra A


Exemplo ABACUS: Contagem com RST 5-5



Interrupções Externas - Programa

Rótulo Mnemônico Comentário

LXI SP, 2090H Topo da pilha na posição 2090 h

MVI A, 00H Acumulador começa com valor 00 h

PUSH PSW Guarda A e Flags na pilha

CALL MOSTRAA Mostra conteúdo de A no display de dados

POP PSW Recupera conteúdo de A e Flags da pilha

EI Habilita interrupções (Enable Interrupt)

espera: JMP espera Laço de espera de pedido de interrupção

cresce: INR A Incrementa acumulador




PUSH PSW Guarda conteúdo de A e F na pilha

CALL MOSTRAA Mostra conteúdo de A no display

MVI D, 01H Faz D = 01 h, para usar na subrotina de tempo

CALL DELAY Chama subrotina de atraso de tempo

POP PSW Recupera conteúdo de A e F da pilha

CPI 00 H Compara A com 00 h.

JNZ cresce Se A≠≠≠≠ 00 h, volta para INR A. Se A = 00 h, sai da subrotina

EI Habilita novamente as interrupções

RET Retorna da subrotina de interrupção

20C8: JMP cresce Vai para o início da subrotina "cresce"




Circuito da TRAP

TRAP1

D Q

Flip-flopPino 6

CALL 0024 h




RESET IN

CLK

CLR

RECONHECIMENTO DE TRAP

TRAP

Pino 6



Circuito de RST7.5, RST 6.5 e RST5.5

RECONHECIMENTO DE RST 7.5

1D Q

Flip-flop

CLR

S Q

Flip-flopR

RST 7.5

Pino 7

R 7.5

RST 6.5

Pino 8

M 7.5'

M 6.5'

M 7.5

M 6.5

I 7.5

I 6.5

CALL 003C h

CALL 0034 h




RESET IN

S Q

Flip-flopR

S Q

Flip-flopR

S Q

Flip-flopR

RST 6.5

RST 5.5

Pino 9

M 6.5'

M 5.5'

MSE

M 6.5

M 5.5

IEEIDI

QUALQUER RECONHECIMENTO DE INTERRUPÇÃO

I 5.5

CALL 0034 h

CALL 002C h



Símbolo Usados - InterrupçãoSÍMBOLO SIGNIFICADO/COMENTÁRIO

I7.5, I6.5, I5.5 Interrupções Pendentes - assumem valor 1 quando há interrupção pendente

IE Flag que indica (com valor 1) quando as interrupções estão habilitadas

M7.5, M6.5 e M5.5

Máscaras de Interrupção (Sinal baixo habilita as portas AND) -podem desabilitar uma interrupção pendente. Sinal alto �

interrupção bloqueada

RST 7.5, RST 6.5




RST 7.5, RST 6.5 e RST 5.5 interrupções mascaráveis � podem ser bloqueadas via software

TRAP não é mascarável nem passível de habilitação/desabilitação por EI/DI

EI Enable Interrupt - Instrução usada para habilitar todas as interrupções, exceto a TRAP. Ativo alto.

DI Disable Interrupt - Instrução que Desabilita as Interrupções, exceto a TRAP (baixo)

MSE Mask Set Enable - Habilita a setagem de máscara. Quando alto as máscaras M7.5', M6.5' e M5.5' podem ser reconhecidas



Símbolo Usados - Interrupção

SÍMBOLO SIGNIFICADO/COMENTÁRIO

RESET IN \ A inicialização do sistema desabilita as interrupções pendentes e zera o flip-flop da TRAP

QUALQUER Quando qualquer das interrupções é atendida, um sinal alto




QUALQUER RECONHECIME

NTO DE INTERRUPÇÃO

Quando qualquer das interrupções é atendida, um sinal alto desabilita as interrupções pendentes, menos a TRAP, evitando que a interrupção em execução seja interrompida.

SIM Set Interrupt Mask - Instrução que seta as máscaras de interrupção, fazendo com que determinada interrupção não seja ativada.

RIM Read Interrupt Mask - Intrução que lê o estado das máscaras das interrupções.



Máscaras de Interrupção

Sinais que bloqueiam as interrupções

M7.5 ��Máscara da Interrupção RST 7.5 �� Quando está emnível lógico alto a interrupção RST 7.5 não opera




nível lógico alto a interrupção RST 7.5 não opera

M6.5 �� Máscara da Interrupção RST 6.5 �� Quando está emnível lógico alto a interrupção RST 6.5 não opera

M5.5 �� Máscara da Interrupção RST 5.5 �� Quando está emnível lógico alto a interrupção RST 5.5 não opera



Como Ativar as Máscaras de Interrupção?

Acumulador

SOD �� SerialOutputData

SOE �� SerialOutputEnable

SOD SOE ×××× R7.5 MSE M7.5' M6.5' M5.5'





SOE �� SerialOutputEnable

R7.5 �� Resseta (zera) Flip-Flop da RST 7.5

MSE �� MaskSet Enable�� Habilita Setagem de Máscara

M7.5´, M6.5´, M5.5´:1 � Seta as máscaras de RST 7.5, RST 6.5 e RST5.50 � Não habilita as máscaras




Acumulador

Após escolher os valores para as máscaras...

SOD SOE ×××× R7.5 MSE M7.5' M6.5' M5.5'





Após escolher os valores para as máscaras...

SIM �� Set Interrupt Mask

Os valores de R7.5, MSE, M7.5 , M6.5 e M5.5São transferidos do acumulador para o circuito de

interrupção




Acumulador

SOD SOE ×××× R7.5 MSE M7.5' M6.5' M5.5'

0 0 0 0 1 1 1 0Exemplo 1:





MVI A,0EhSIM

ABACUS: Mascara RST7-5 e RST6-5.hex

As interrupções RST 7.5 e RST 6.5 são mascaradas, ou seja, são impedidas de operar.

A interrupção RST 5.5 está habilitada para operar



Contagem acionada por RST 5.5 com máscara em RST 7.5 e RST 6.5

Mostra A

RST5.5

A A + 1

Início

SP 2090 HA 0E H

Seta Máscara (SIM)A 00 H




S

NA = 00?


RET

Mostra A


Abacus: Mascara RST7-5 e RST6-5.hex



Contagem crescente com RST 7.5 e decrescente com RST 6.5

Mostra A

RST7.5

A A + 1

Início

SP 2090 HA 09 H

Seta Máscara (SIM)A 00 H Mostra A

RST6.5

A A - 1




S

NA = 00?


RET

Mostra A

Habilita Interrupções (EI) S

NA = 00?


RET

Abacus: Cresce e Decre com RST.hex



Leitura da Máscara de Interrupção

SID I7.5 I6.5 I5.5 IE M7.5 M6.5 M5.5

Após a instrução RIM o conteúdo do acumulador passa a conter o estado das máscaras

RIM �� Read Interrupt Mask




RIM �� Read Interrupt Mask

SID �� Serial Input DataI7.5, I6.5 e I5.5 �� 1 �� máscara pendente

0 �� sem máscara pendenteIE �� Todas as Interrupções HabilitadasM7.5, M6.5, M5.5: 1 �� Máscara setada

0 �� Máscara não setada



Leitura da Máscara de InterrupçãoAcumulador

SID I7.5 I6.5 I5.5 IE M7.5 M6.5 M5.5

0 1 0 0 1 1 0 0

Conteúdo do Acumulador após a instrução RIM:




Há uma interrupção RST 7.5 pendente ( I7.5 = 1)

As interrupções estão habilitadas ( IE = 1)

A máscara da interrupção RST 7.5 está setada, significando que ela não será atendida



InterrupçõesInterrupções e e




SistemaSistema MínimoMínimo



Expandindo a Capacidade de Interrupção

Controlador Microprocessador

INTR




Controlador de

Interrupção

8259

Microprocessador

8085

Dados

INTA8 pedidos de interrupção




8259







O procedimento para uso de interrupções através do 8259 é:

1. O nível lógico de um ou mais dos pinos IR (IR0 a IR7) é levado a 1,

setando o correspondente registrador de pedido de interrupção IRR;

2. O 8259envia um pulso alto para o 8085 através do pino INTR (pino 10)




3. O 8085envia de volta um sinal baixo INTA (Interrupt Acknowledge)

de reconhecimento de pedido de interrupção;

4. Após receber o sinal de OK, o 8259o bit ISR (In Service Register) do

pedido de maior prioridade, limpa o registro de interrupção IRR

correspondente e envia para o 8085o código de chamada de subrotina;




O procedimento para uso de interrupções através do 8259 é:

5. O 8085responde com outro sinal INTA baixo solicitando o byte

inferior do endereço da subrotina;

6. O 8259envia o byte inferior de endereço correspondente ao pedido




de interrupção;

7. Um outro sinal INTA baixo é enviado pelo 8085solicitando o byte

superior do endereço da subrotina;

8. O 8259 envia o byte superior do endereço da subrotina para o 8085

e, em seguida, limpa o bit ISR correspondente;

9. A seguir, o conteúdo do contador de programa (PC) é enviado para

a pilha e o processamento é desviado para o endereço indicado



Sistema Mínimo






Sistema MínimoPino A13 – Pino usado para habilitar/desabilitar a RAM e a ROM.

A13 CE CE1\ Pastilha Habilitada

0 0 0 CI 8355

1 1 1 CI 8156




ROM 8355� tem 2048 bytes (800 h) de memória = 2 Kbytes Posições ocupadas � 0 a 2047 (000 h a 7FF h)Número de linhas de endereço necessárias: 11 (AD0 a A10) ,

porque 211 = 2048

RAM 8156� tem 256 bytes (100 h) de memóriaPosições ocupadas � 0 a 255 (00 h a FF h). Número de linhas de endereço necessárias: 8 (AD0 a AD7),

porque 28 = 256.Endereço inicial escolhido para a memória RAM: 2000 hEndereço final: 20FF h.



Sistema Mínimo

A15 A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0

Endereço Inicial da ROM

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0

Endereço Final da ROM




0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1

0 7 F F

Endereço Inicial da RAM

0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0

2 0 0 0

Endereço Final da RAM

0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1

2 0 F F



Sistema Mínimo – Kit DidáticoMemória RAM do Kit didático: RAM 2114 – 1 K de memória / 4 bits

(São utilizadas duas-a-duas para formar 1 byte por endereço)

São necessárias 10 linhas de endereço: 210 = 1024 (400h) – De AD0 a A9

Posições de memória de cada pastilha: 0 a 1023 (000 h a 3FF h)

Endereço inicial da RAM: 4000 hEndereço Final da RAM: 43FF h




Endereço Final da RAM: 43FF h

A15 A14 A13 A12 A11 A10 A9 A8AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0

Endereço Inicial da primeira RAM 2114 do Kit Didático

0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

4 0 0 0

Endereço Final da primeira RAM 2114 do Kit Didático

0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1

4 3 F F



Sistema Mínimo – Kit Didático

A SegundaRAM 2114 do Kit didático deve ser acessada a partir do primeiro endereço após a primeira RAM, ou seja, endereço 4400 h.

A15 A14 A13 A12 A11 A10 A9 A8AD

7

AD6 AD5 AD

4

AD3 AD2 AD

1

AD0

Endereço Inicial da SEGUNDA RAM 2114 do Kit Didático




Endereço Inicial da SEGUNDA RAM 2114 do Kit Didático

0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0

4 4 0 0

Endereço Final da SEGUNDA RAM 2114 do Kit Didático

0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1

4 7 F F




A TerceiraRAM 2114 do Kit didático deve ser acessada a partir do primeiro endereço após a primeira RAM, ou seja, endereço 4800 h.

A15 A14 A13 A12 A11 A10 A9 A8AD

7

AD6 AD5 AD

4

AD3 AD2 AD

1

AD0

Endereço Inicial da TERCEIRA RAM 2114 do Kit Didático




Endereço Inicial da TERCEIRA RAM 2114 do Kit Didático

0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0

4 8 0 0

Endereço Final da TERCEIRA RAM 2114 do Kit Didático

0 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1

4 B F F




A QuartaRAM 2114 do Kit didático deve ser acessada a partir do primeiro endereço após a primeira RAM, ou seja, endereço 4C00 h.

A15 A14 A13 A12 A11 A10 A9 A8AD

7

AD6 AD5 AD

4

AD3 AD2 AD

1

AD0

Endereço Inicial da QUARTA RAM 2114 do Kit Didático




Endereço Inicial da QUARTA RAM 2114 do Kit Didático

0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0

4 C 0 0

Endereço Final da QUARTA RAM 2114 do Kit Didático

0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1

4 F F F



Sistema Mínimo – Kit Didático – Decodificador 74138

C B A Saída Selecionada

0 0 0 Yo

0 0 1 Y1




0 0 1 Y1

0 1 0 Y2

0 1 1 Y3

1 0 0 Y4

1 0 1 Y5

1 1 0 Y6

1 1 1 Y7



Sistema Mínimo – Kit Didático – Decodificador 74138

2 × RAM 2114

4400h – 47FFhRAM – 2

CS\

2 × RAM 2114

4000h – 43FFhRAM – 1

A14

A12

A11

A10CS\




2 × RAM 2114

4800h – 4BFFhRAM – 3

2 × RAM 2114

4C00h–4FFFhRAM – 4

CS\

CS\



Características do CI 8156:







Endereços de E/S – Número das Portas

As instruções IN e OUT no CI 8156 usam apenas os três bits menos significativos

do endereço: AD2, AD1 e AD0.

No entanto, durante o acesso às portas, o número da porta é duplicado, sendo

colocado tanto no barramento inferior quanto no superior. Assim,




AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0A15 A14 A13 A12 A11 A10 A9 A8 =

0 0 1 0 0 0 0 10 0 1 0 0 0 0 1 =

Endereçamento da porta 21h:

Barramento de Dados/EndereçosCE




Endereços de E/S – Número das Portas

AD2 AD1 AD0 Seleção Número da Porta

0 0 0 Registradores de comando e de status 20 h

0 0 1 Porta A 21 h




0 0 1 Porta A 21 h

0 1 0 Porta B 22 h

0 1 1 Porta C 23 h

1 0 0 8 bits menos significativos do temporizador 24 h

1 0 1 2 bits de modo do temporizador e 6 bits superiores do temporizador

25 h



Características do CI 8156

Porta 20h - Registro de comando

D7 D6 D5 D4 D3 D2 D1 D0

Temp Temp Int. B Int. A Porta C

Porta C

Porta B

Porta A




C C B A

Dígito das Portas A ou B = 0 � Porta setada como entrada= 1 � Porta setada como saída

MVI A, 02 hOUT 20 h

�Porta A (Porta 21 h) setada como entrada�Porta B (Porta 22 h) setada como saída

0 0 0 0 0 0 1 0A



Há basicamente duas formas de comunicação entre o computador e

um periférico:

Comunicação Serial: Um bit por vez

Exemplos: comunicação via linha telefônica (através de um modem),

mouse, câmara fotográfica digital, impressora serial, instrumentos

eletrônicos,agendaseletrônicas.

Métodos de Controle de Entrada e Saída




eletrônicos,agendaseletrônicas.

A taxa de transmissão é medida em bits por segundo (bps ou bits/s).

Comunicação Paralela: Grupo de bits enviados simultaneamente

Exemplo: comunicação entre computador e impressora paralela.

A taxa de transmissão é, em geral, medida em bytes por segundo;

Taxa de transmissão maior que na serial

Distância pequena entre transmissor e receptor



Técnicas de hardware e software utilizadas para controlar o fluxo de dados entre o computador e seus periféricos.

Varredura (ou E/S por consulta ou Pooling}:

Técnica de comunicação na qual o processador interroga





Técnica de comunicação na qual o processador interrogaperiodicamente o periférico para determinar seu estado;

Pode ser síncrona ou assíncrona

Desvantagem: perda de tempo: o processador abandona o programa principal para fazer a varredura mesmo se nenhum

periférico deseja serviço.




Iníciobit 6Porta 10 h

8 bits

Periférico

Varredura




StatusMicroprocessador

8085

Dados

Porta 11 h

Porta 12 h

bit 7

Dados

8 bits



Métodos de Controle de Entrada e SaídaVarredura (ou E/S por consulta ou Pooling):

Outro exemplo: Homogeneizador microprocessado

AA saída conversor AD é lida periodicamente, a cada ciclo de execução

do programa, independentemente se há ou não um novo valor na saída do




do programa, independentemente se há ou não um novo valor na saída do

AD

velocidade

End of Conversion(EOC)

Start of Conversion(START)

ADC

08088085




Técnicas de hardware e software utilizadas para controlar o fluxo de dados entre o computador e seus periféricos.

Interrupção:




Técnica de comunicação na qual o processador somente é ocupado se há pedido de serviço de algum periférico;

Mecanismo assíncrono;

Transferência de dados é feita por software (mais lento que DMA)




RST 5.5 Interrupção

Interrupção:




PeriféricoMicroprocessador

8085

Dados

Reconhecimento




Microprocessador

HOLD

Transferência por DMA:




Controlador de

DMA

Microprocessador

8085Barramentos

HLDA

MEMÓRIA



DECODIFICAÇÃO COMPLETA DAS DECODIFICAÇÃO COMPLETA DAS PASTILHAS 8355 E 8156 E EXTENSÃO DE PASTILHAS 8355 E 8156 E EXTENSÃO DE

MEMÓRIA E PORTASMEMÓRIA E PORTAS




MEMÓRIA E PORTASMEMÓRIA E PORTAS



Sistema Mínimo






Pastilha 8355

2 pinos de habilitação: CE2 e CE1\






Pastilha 8355Uma opção para eliminar todas as sombras de memória e das portas de

Entrada e Saída:




Memória:A15 e A14 = 0 � Habilita CE2A13, A12 e A11 = 0 e IO/M\ = 0A10 é irrelevante

Entrada e Saída:A15 e A14 = 0 � Habilita CE2A13, A12 e A11 = 0 e IO/M\ = 1A10 = 0



Pastilha 8355

Endereçamento de MemóriaA15 A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0

Endereço Inicial da ROM




Endereço Inicial da ROM0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0

Endereço Final da ROM0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1

0 7 F F



Pastilha 8355

Endereçamento das Portas – Duplicação dos bytes inferior e superior


Endereçamento das Portas do 8355 (Portas 00H, 01H, 02H, 03H)

0 0 0 0 0 0 X X X X X X X X X X

Endereçamento da Porta A (Porta 00H)




Endereçamento da Porta A (Porta 00H)

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Endereçamento da Porta B (Porta 01 H)

0 0 0 0 0 0 1 0 0 0 0 0 0 0 1

Endereçamento da Porta DDR A (Porta 02 H)

0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0

Endereçamento da Porta DDR B (Porta 03 H)

0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1



Pastilha 8156

1 pino de habilitação: CE






Pastilha 8156

Uma opção para eliminar todas as sombras de memória e das portas de

Entrada e Saída:




Memória:A15, A14,A12, A11 = 0 e A13 = 1

+A10, A9 e A8 = 0 e IO/M\ =0

� Habilita CE

Entrada e Saída:A15, A14, A12, A11= 0 e A13= 1

+IO/M\ = 1 e A10, A9 e A8irrelevante



Pastilha 8156Endereçamento de Memória


Endereço Inicial da RAM




Endereço Inicial da RAM0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0

2 0 0 0

Endereço Final da RAM0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1

2 0 F F



Pastilha 8156Endereçamento das Portas – Duplicação dos bytes inferior e superior


Endereçamento das Portas do 8156 (Portas 20H, 21H, 22H, 23H, 24H e 25H)

0 0 1 0 0 X X X X X X X X X X X

Endereçamento da Porta de Comando (Porta 20H)




Endereçamento da Porta de Comando (Porta 20H)

0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0

Endereçamento da Porta A (Porta 21 H)

0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1

Endereçamento da Porta B (Porta 22 H)

0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0

Endereçamento da Porta C (Porta 23 H)

0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 1



Ampliando a quantidade de Portas de E/SPorta de Entrada

Periférico

AD7D7

Habilitação

Linhas deEndereço superiores




8085Chaves

de 3 estados

Periférico

(Chaves, AD,

sensores...)

AD0D0

Exemplos: 74LS125 e 74LS126



Ampliando a quantidade de Portas de E/S

74LS125 e 74LS126




Habilitação: nível lógico baixo Habilitação: nível lógico alto



Ampliando a quantidade de Portas de E/SCriando a Porta de Entrada FFH






T1 T2 T3 T4 T1 T2 T3 T1 T2 T3

PC FORA

PC+1→→→→PC

INST →→→→IR

PC FORA

PC+1→→→→PC

Byte →→→→Z, W

WZ FORA

Porta A

A15-A8 PCH PCH Porta

AD7-AD0 PCL INST PCL Byte Porta Dados

Diagrama de Temporização da Instrução IN Porta




AD7-AD0 PCL INST PCL Byte Porta Dados

ALE

RD\

WR\

IO-M\



Ampliando a quantidade de Portas de E/SCriando a Porta de Entrada FEH






Ampliando a quantidade de Portas de E/SPortas de Entrada de FCH a FFH




74LS12574LS125




Criando Portas de Saída

AD7 D7

Habilitação

Linhas deEndereço superiores




8085 Latch

Periférico

(LEDs,

DA, atuadores...)

AD0 D0

Exemplos: 74LS75 e 74LS173





74LS173




IE – Input Enable: ativo baixo

OE – Output Enable: ativo baixo

MR – Master Reset: ativo alto

CP – Pulso de Clock




74LS173







Portas de Saída FC H a FF H






Bibliografia

[1] ZILLER, Roberto M., “Microprocessadores – Conceitos Importantes,” Edição do autor, Florianópolis, 2000. ISBN 85-901037-2-2

[2] MALVINO, Albert Paul, “Microcomputadores e microprocessadores;




[2] MALVINO, Albert Paul, “Microcomputadores e microprocessadores;

tradução Anatólio Laschuk, revisão técnica Rodrigo Araês Farias. São

Paulo: McGraw-Hill do Brasil, 1985.

microprocessadores e microcontroladoresbezerra/disciplinas/microprocessadores/aulas... ·...

Documents