1 MODUL PRAKTIKUM SISTEM DIGITAL Oleh : Miftachul Ulum, ST., MT Riza Alfita, ST., MT PROGRAM STUDI S1 TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS TRUNOJOYO MADURA 2013 - 2014 2 KATA PENGANTAR PujisyukurkamipanjatkankepadaAllahSWT,karenaatasRahmatdan Hidayah-Nya kami dapat menyelesaikan Modul Praktikum Sistem Digital. ModulpraktikumSistemDigitalbertujuanuntukmemadukanantara materi yang didapat pada perkuliahan dengan praktek, sehingga mahasiswa dapat lebih memahaminya dan dapat mengimplementasikan pada dunia kerja.Kamimenyadarisepenuhnyabahwaterselesaikannyamoduliniberkat dukungandanbantuandarisemuapihak,untukitukamimengucapkanbanyak terima kasih atas segala bantuannya. Akhirnyakamiberharapmudah-mudahanmodulinidapatdiambil manfaatnya demi kemajuan bersama. Amin. Bangkalan, Februari 2014 Penyusun 3 DAFTAR ISI Halaman Sampul Kata Pengantar Daftar Isi BAB I. Pengenalan Gerbang Logika Dasar ...................................................... 5 1.1.Tujuan Praktikum ........................................................................ 5 1.2.Dasar Teori .................................................................................. 5 1.3.Alat dan Bahan ............................................................................ 14 1.4.Langkah Percobaan...................................................................... 15 1.5.Tugas ........................................................................................... 15 BAB 2.Penyederhanaan Rangkaian Logika Dengan K-MAP .......................... 16 2.1.Tujuan Praktikum ........................................................................ 16 2.2.Dasar Teori .................................................................................. 16 2.3.Alat dan Bahan ............................................................................ 18 2.4.Langkah-langkah Percobaan........................................................ 18 2.5.Tugas ........................................................................................... 19 BAB 3.Sistem Aritmatika Digital ..................................................................... 20 3.1.Tujuan Praktikum ........................................................................ 20 3.2.Dasar Teori .................................................................................. 20 3.3.Alat dan Bahan ............................................................................ 23 3.4.Langkah-langkah Percobaan........................................................ 24 3.5.Tugas ........................................................................................... 24 BAB 4.Aplikasi Gerbang-gerbang Logika ....................................................... 26 4.1.Tujuan Praktikum ........................................................................ 26 4.2.Dasar Teori .................................................................................. 26 4.3.Alat dan Bahan ............................................................................ 28 4.4.Langkah-langkah Percobaan........................................................ 28 4.5.Tugas ........................................................................................... 28 BAB 5.Aplikasi Gerbang-gerbang Logika 2 .................................................... 29 5.1.Tujuan .......................................................................................... 29 5.2.Dasar Teori .................................................................................. 29 4 5.3.Alat dan Bahan ............................................................................ 40 5.4.Langkah-langkah Percobaan........................................................ 40 5.5.Tugas ........................................................................................... 40 BAB 6.Flip-flop ................................................................................................ 41 6.1.Tujuan Praktikum ........................................................................ 41 6.2.Teori Dasar .................................................................................. 41 6.3.Alat dan Bahan ............................................................................ 46 6.4.Tugas ........................................................................................... 46 5 BAB I PENGENALAN GERBANG LOGIKA DASAR 1.1. Tujuan Praktikum Setelah menyelesaikan percobaan ini, diharapkan : 1. Mahasiswa mampu memahami konsep gerbang logika dasar.2. Mahasiswa mampu merancang dasar-dasar Sistem logika 3. Mahasiswa mampu mengoperasikan modul Sistem logika 1.2. Dasar Teori A.Konsep Dasar Breadboard Breadboarddigunakanuntukpengujiandaneksperimenrangkaianelektronika. Breadboardsangatbaiksekalidigunakankarenarangkaianelektronikadenganmudah dirangkaipadabreadboarddengancaramenancapkannyadilubang-lubangyangtelah tersediapadabreadboard.Breadboardterdiridaribanyaklubangtempatmeletakkan komponen. Gambar 1.1 Breadboard Tampak dari Depan. Breadboardmempunyaibanyakjalurlogamyangberfungsisebagai penghantar/konduktoryangterletakdibagiandalambreadboard.Jalurlogamtersebut tersusunsepertipadagambar1.2.Tiap-tiaplubangsepertipadagambar1.1saling terkoneksi seperti jalur pada gambar 1.2. Bila gambar 1.1 diletakkan diatas gambar 1.2 maka akan tampak seperti gambar 1.3. 6 Gambar 1.2 Breadbord Tampak dari Dalam. Jalurbirubiasanyadigunakansebagaijaluruntukmenghubungkanrangkaian dengan sumber tegangan (misalnya battery), dan jalur hijau digunakan untuk komponen. Gambar 1.3 Layout pada BreadBoard Untuk memudahkan didalam menguji beberapa IC TTL maka Breadboard sudah terpasang menjadi satu dengan soket-soket IC pada modul kit praktikum B.Gerbang Transistor Transistor Logic (IC TTL) Selamainikitahanyamengenalsimbol-simbolsuatugerbanglogika.Didalam prakteknyasuatugerbang-gerbanglogikainidikemasdalamsuatuIC(integrated circuits).Banyaksekalikelompok-kelompokICdigitalyangterbagimenurutdevais pembentuknya maupun spesifikasi cara.IC TTL merupakan perangkat logikayang mempunyai tegangan kerja 4.5 s/d 5.5 volt.Bilabatasteganganinidilampauimaka,ICakanrusakataubilakurangICtidak akan bekerja dangan baik. IC TTL yang telah difibrikasi untung gerbang-gerbang logika dasar antara lain : 7 a.AND:7408d.OR:7432 b.NAND:7400e.NOT:7404 c.NOR:7402, 7425, 7427f.EX-OR:7486 Gerbang AND GerbangANDadalahsuatugerbangdimanalogikaoutputnyaakan1jikainput logikanya 1 semua. Gerbang AND ini sama saja dengan tanda kali/perkalian Simbol : ABX=A . B BAX=B . A Gambar 1.4 Gerbang Logika AND Untuk gerbang AND berlaku hukumkomutatif(2 input) yaitu : A . B = B . A = X A BSumber Gambar 1.5. Hukum Komutatif Gerbang Logika AND Suatu gerbang AND dapat diasumsikan juga seperti suatu rangkaian listrik yang terdiri dariduasaklaryangterhubungsecaraseri.JikasaklarAdansaklarBdalamkeadaan tertutup(Logika1)makaaliranlistriktersebutakanmengalirdarisumberkesaklarA dan B sehingga ada aliran arus ke lampu akibatnya lampu akan menyala, jika salah satu saklar(AatauB)dalamkeadaanterbuka(logika0)makatidakakanadaaliranlistrik 8 yang mengalir dan lampu tidak akan menyala, sehingga dapat disimpulkan lampu akan menyala jika saklar A dan B dalam keadaaan tertutup (logika 1) A BB ASAMAA . BB . A Gambar 1.6Aplikasi Gerbang Logika AND Tabel 1.1. Kebenaran Gerbang Logika AND I NPUTOUTPUT ABX = A . BX = B . A 1 1 0 0 1 0 1 0 1 0 0 0 1 0 0 0 Untuk Gerbang 3 input : ABCX = A . B . C Gambar 1.7. Gerbang Logika AND 3 Input 9 ABCX = (A . B) . C ABCX = A . (B . C) Gambar 1.8. Hukum Komutatif Pada Gerbang Logika AND Hukum komutatif pada aljabar boole : A . B . C = ( A. B ) . C = A . ( B . C ) 10 Tabel 1.2 Tabel Kebenaran Hukum Komutatif pada Gerbang Logika AND I NPUTOUTPUT ABCX = A . B . C X = (A . B ) .C X = A . ( B .C ) 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 Grafik Keluaran A . B . C = ( A. B ) . C = A . ( B . C ) ABCX Gambar 1.9 Grafik Keluaran Pada Gerbang Logika AND Gerbang NOT (Inverter) GerbanglogikaNOTataubiasadisebutgerbanglogikainverteradalahsuatu logikayangfungsinyadigunakanuntukpembalik,prinsipkerjadarigerbanglogika 11 invertersangatsederhanayaitujikakitamemasukkanlogika1padainputmaka output/keluarannya akan berlawanan dengan inputnya yaitu 0, dengan kata lain jika kita mempunyaisuaturangkaiandalamkeadaaanHighdandidalamrangkaiantersebut diberikan inverter maka keluarannya akan menjadi Low Simbol : A X Gambar 1.10. Simbol Gerbang Logika NOT Jika kita masukkan dalam suatu program maka persamaannya adalah : If A = 0 Then A= 1 AA0 1 1AA0 Gambar 1.11. Gerbang Logika NOT dengan Input 0 Dari gambar diatas jika suatu rangkaianyang ada diberi sebuah gerbangNOT/ inverter dengan input 0 maka pada outputnya akan bernilai 1 (ON) IFA = 1 THENA= 0 AA1 0 0AA1 12 Gambar 1.12. Gerbang Logika NOT dengan Input 1 Dari gambar diatas jika suatu rangkaian yang ada diberi sebuah gerbang NOT/ inverter dengan input 0 maka pada outputnya akan bernilai 1 (ON) INPUTOUTPUT Gambar 1.13. Diagram Keluaran Gerbang Logika NOT Gerbang NAND GerbanglogikakombinasionalNANDmerupakangabunganantaraduagerbang yaituANDdanNOT/Inverter,gerbangkombinasionalNANDjugamemilikistruktur logikayangsamadengangerbanglogikadasarANDyangmemiliki2buahkeluaran dan 1 buah output-an XAXB Gambar 1.14. Gerbang AND yang Diberi Inverter Pada Output-nya A X Gambar 1.15 Simbol Gerbang Logika NAND Gerbang Logika NAND dapat juga disebut gerbang universal karena dari gerbang inilah kita dapat membuat gerbang-gerbang yang lain seperti NOT, OR dan AND 13 Tabel 1.3. Kebenaran Gerbang Logika NAND INPUTOUTPUT ABX 001 011 101 110 Gerbang NOR GerbangORadalahsuatugerbanglogikayangmempunyai2ataulebih masukan/input dan mempunyai 1 outputan. Gerbang OR akan bernilai 1 jika salah satu masukannya 1. Simbol dari gerbang logika OR adalah sebagai berikut : AXB Gambar 1.16. Simbol Gerbang Logika OR Output(X)akanbernilai1(high)jikasalahsatuinputnya(AatauB)bernilai1,dan gerbanglogikaORiniakanbernilai0(Low)jikakeduainputan(AdanB)bernilai0. Berikut disajikan tabel kebenaran untuk gerbang logika OR Tabel 1.4. Kebenaran Gerbang Logika OR INPUTOUTPUT ABX 000 011 101 111 14 Exlusive-OR ApabilainputAdanBdalamkeadaanlogikayangsama,makaoutputYakan menghasilkanlogika0,sedangkanbilainputAdanBadadalamkeadaanlogikayang berbeda,makaoutputakanmenjadilogika1.XORsebetulnyamerupakanvariasidari cara kerja logika OR. Contoh IC TTL gerbang XOR adalah IC 7486. Gambar 1.17. Simbol Gerbang EX - OR AplikasidariproseslogikaXORinidapatdimanfaatkanuntukmembandingkandua buahdata,yaituapabiladata-datatersebutmengandunginformasiyangpersissama, maka XOR akan memberikan output logika 0. Gerbang EX-NOR ApabilainputAdanBadadalamkeadaanlogikayangsama,makaoutputy akanmenghasilkanlogika1,sedangkanbilainputAdanBadadalamkeadaanlogika yang berbeda, maka output akan menjadi logika 0. XNOR bisa juga dikatakan memiliki sifatdarikebalikanXOR.XNORdanNORhanyalahberbedapadalangkahke-empat yaitu apabila A dan B pada logika 1 maka output Y juga 1, bukan 0 seperti pada logika NOR. Contoh IC TTL gerbang XNOR adalah IC 74266. Gambar 1.18 Gerbang EX-NOR (Exclusive NOR) 1.3. Alat dan Bahan 1.Papan percobaan (White Board) 2.IC7408(And),IC7404(Not),IC7432(Or),IC7400(Nand),IC7402(Nor), IC 7486 (Ex- Or) 3.LED 4.Power Supply 15 5.Kabel penghubung 1.4.Langkah-langkah Percobaan 1.Menguji Setiap gerbang berikut: AND, OR, NOT, NAND, NOR, dan EX-OR, EX-NOR dan membuat tabel kebenarannya. 2.Dengan menggunakan logic circuit, mencoba membuat Sistem seperti pada percobaan berikut ini : 1.5. Tugas 1.Gambarkan bentuk IC dari masing-masing gerbang. 2.Buatlah tabel kebenaran dari setiap gerbang yang diuji. 3.Buatlah tabel dari rangkaian gerbang kombinasi seperti terlihat langkah-langkah percobaan pada no.2. 4.Berilah kesimpulan dari hasil percobaan diatas. 16 BAB II PENYEDERHANAAN RANGKAIAN LOGIKA DENGAN K-MAP 2.1.Tujuan Praktikum Setelah menyelesaikan percobaan ini, diharapkan : 1.MahasiswamampuMembuatsebuahSistemlogikasederhanamelalui persamaan Boolean dan tabel kebenaran yang diketahui. 2.Mahasiswa mampu menggunakan K-Map untuk memecahkan persoalan desain Sistem sederhana. 2.2.Dasar Teori Petakarnaughataukarnaughmappingadalahsuatumetodeyangdigunakan untukmenyederhanakansuatupersamaanyangadapadasuatualjabarBoole.Adapun tahapan dalam menggunakan suatu peta karnaugh adalah : 1.Buattabelkebenaransehinggakitadapatmelihatinputmaupunoutputyang selanjutnya dapat kita masukkan dalam peta karnaugh. 2.Inputdanoutputyangadadidalamtabelkebenarankitamasukkandalampeta karnaugh. Contoh : Tabel 2.1 Peta Karnaugh INPUTOUTPUT ABY 00a 01b 10c 11d Misalkankitamempunyaitabelkebenaransepertidiatasmakakitadapatmemasukkan nilai yang ada pada tabel tersebut ke dalam peta karnaugh. 17 INPUT OUTPUTA B Y00110101abcd0 101ABabc d Gambar 2.1 Peta Karnaugh Misalkan : Suaturangkaiandigitalterdiridarirangkaiangerbanglogika,inputdanoutputdari gerbang tersebut menghasilkan tabel kebenaran sebagai berikut ABRangkaian LogikaYINPUT OUTPUT INPUTOUTPUT ABY 001 011 100 110 INPUT OUTPUTA B Y0011010111000 101AB110 0A = 0B = 0A = 0B = 1A = 0B = 0A = 0B = 0 Atau bisa dibuat tabel sebagai berikut : 18 INPUT OUTPUTA B Y00110101abcdBAa bc dBA Gambar 2.2. Penjabaran Peta Karnaugh Sehingga peta karnaugh diatas dapat kita ubah menjadi : Y = B . A+B . A= A ) B B ( = A. 1 = APeta Karnaugh 4 Input B AB AB AB AD C D C B A B A Gambar 2.3. Peta Karnaugh 4 Inputan 2.3.Alat dan Bahan 1.Modul rangkaian logika 2.Kabel 3.Breadboard 4.Power supply 2.4.Langkah Langkah Percobaan 19 1.MenyederhanakanpersamaanberikutinidenganmenggunakanK-map, menggambarkan Sistemnya dan membuat table kebenarannya. F =Z Y X Z Y X Z Y X Z Y X . . . . . . . . 2.MerangkaigambardibawahinipadamodulSistemlogikadanmenuliskan tabel kebenarannya. 2.5. Tugas 1.Daripersamaanlogikapadalangkah-langkahpercobaan(1)buatlahtabel kebenarannya,denganmenggunakanpetaK-Mapdapatkanpersamaandan rangkaian logika sederhannya. 2.Selesaikan rangkaian logika pada percobaan diatas (2). 3.Berilah kesimpulan dari percobaan diatas. 20 BAB III SISTEM ARITMATIKA DIGITAL 3.1.Tujuan Praktikum Setelah menyelesaikan percobaan ini diharapkan : 1.Mahasiswa mampu memahami sistem aritmetika digital : adder 2.Mahasiswa mampu mendesain sistem adder 3.2.Dasar Teori A. Penyederhanaan Half Adder dengan Peta K-Map K-Map untuk Sum : Rangkaian Logikanya : B A0 1 001 110 Persamaan yang diperoleh : Sum K-Map untuk Cout :Rangkaian Logikanya : B A01 000 101 Persamaan yang diperoleh : Cout= A . B B.Penyederhanaan Full Adder dengan Peta K-Map : B AB A B A 21 Peta K-Map Sum B Cin A00011110 00101 11010 Persamaan yang diperoleh : F = A.B Cin + A.B Cin + A.B Cin + A.B Cin Gambar 3.1. Rangkaian Logika PersamaandiatasdapatkitasederhanakandenganmenggunakanMetodeAljabar Boole, sehingga di dapat : Sum

Rangkaian Logikanya : ) Cin B A( Cin) (B ACin) A(B Cin) (B ACin) B in C B A( in) C B Cin B ( AC B A in C B A in C B A Cin B A Cin B A 22 Tabel 3.1. Tabel Kebenaran InputOutput ABCinSum 0000 0011 0101 0110 1001 1010 1100 1111 Peta K-Map Cout B Cin A00011110 00010 10111 Persamaan untuk Cout :CoutB A Cin A Cin B Rangkaian Logika untuk Cout; 23 Gambar 3.2. Logika Count Penyederhanaan dengan Aljabar Boole: B A A) Cin(B Cout Gambar 3.3. Rangkaian Logika dengan Aljabar Boole Tabel kebenaran : InputOutput ABCinCout 0000 0010 0100 0111 1000 1011 1101 1111 3.3.Alat dan Bahan 24 1. Modul Sistem logika 2. Kabel3. Breadboard 4. Power Supply 3.4.Langkah-langkah Percobaan 1.Dengan menggunakan modul Sistem logika, mengimplementasikan Sistem half adder, seperti pada gambar dibawah ini dan membuat tabel kebenaranya. 2. Sepertigambarprosedur1,mengimplementasikanSistemfulladder,seperti pada gambar dibawah ini dan membuat table kebenarannya. 3.5.Tugas 1.Rangkailahrangkaianlogikapadalangkah-langkahpercobaankemudian dapatkan tabbel kebenarannya. 25 2.Sederhanakan dengan menggunakan peta K-Map. 3.Dapatkan rangkain logika sederhananya serta tabel kebenaranya. 4.Ulangilah untuk langkah percobaan yang ke-2. 5.Berilah kesimpulan dari percobaan diatas. 26 BAB IVAPLIKASI GERBANG-GERBANG LOGIKA 4.1.Tujuan Praktikum Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu : 1.Memahami sifat universal dari gerbang NAND dan NOR. 2.Mengkonversikan sebuah Sistem logika yang terdiri dari bermacam-macam gerbang menjadi terdiri dari NAND saja atau NOR saja. 4.2.Dasar Teori Gerbang NOR GerbangNOR(NOTOR)merupakangabungandarigerbangORdanNOT. Keluaran gerbang ini berkebalikan terhadap keluaran gerbang OR. Gerbang NOR dapat dibentukdenganmenambahkangerbangNOTdibagiuankeluarangerbangOR.Tenda lingakarankecildikeluarangerbangNORmenandakanbahwatelahdigabungkan gerbang NOT pada gerbang aslinya. NotasibooleuntukgerbangNORadalahtanda+diikutidenganpemberiangaris diatasnya. A yang di-NOR-kan dengan B dinotasikanB A . A B B A X 001 010 100 110 Gerbang NOR disebut gerbang universal karena dari gerbang ini dapat dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR, AND. 27

Adanya sifat universal dari gerbang NOR menjadikan banyak gerbang logika yang dapat diwakili oleh gerbang NOR. Gerbang NAND GerbangNAND(NOT-AND)merupakangabungandarigerbangANDdan NOT.KeluarangernaginiberkebalikanterhadapkeluarangerbangAND.Gerbang NAND dapat dibentuk dengan menambahkan gerbang NOT dibagiuan keluaran gerbang AND.TendalingakarankecildikeluarangerbangNANDmenandakanbahwatelah digabungkan gerbang NOT pada gerbang aslinya. Notasi boole untuk gerbang NAND adalah tandakali diikuti dengan pemberian garis diatasnya. A yang di-NAND-kan dengan B dinotasikanB A A A BB A X 001 011 101 110 GerbangNANDdisebutgerbanguniversalkarenadarigerbanginidapat dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR, AND. 28 4.3.Alat dan Bahan 1.Modul Sistem logika 2. Kabel3. Breadboard 4. Power Supply 4.4.Langkah-langkah Percobaan 1.Pada modul, mengimplementasikan rangkaian dibawah ini. 2.Membuat tabel kebenaran dan menentukan fungsi apakah rangkaiantersebut. 3.MembuatrangkaianyangterdiridarigerbangAND,ORdanNOT. Membuktikan kebenarannya jika diketahui persamaan : Y = A . B+ A . B 4.5.Tugas 1.DaripersamaanlogikaY=A.B+A.B,kemudianmembuatrangkaiannya dengan hanya menggunakan gerbang NAND saja. 2.DaripersamaanlogikaY=A.B+A.B,kemudianmembuatrangkaiannya dengan hanya menggunakan gerbang NOR saja. 3.Berilah kesimpulan dari percobaan diatas. 29 BAB V APLIKASI GERBANG-GERBANG LOGIKA 2 5.1. Tujuan Praktikum Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu : 1.Memahami prinsip kerja dari rangkaian Encoder dan Decoder 2.Mendisain rangkaian Encoder dan Decoder dari gerbang-gerbang logika 3.Memahami prinsip kerja rangkaian Multiplexer 4.Mendisain rangkaian Multiplexer dari gerbang-gerbang logika 5.2. Dasar Teori A.IC Decoder ( 74LS154 ) 30 Tabel kebenaran Decoder INPUTSOUTPUTS G1G2DCBA0123456789101112131415 LHXXXXHHHHHHHHHHHHHHHH HLXXXXHHHHHHHHHHHHHHHH HHXXXXHHHHHHHHHHHHHHHH LLLLLLLHHHHHHHHHHHHHHH LLLLLHHLHHHHHHHHHHHHHH LLLLHLHHLHHHHHHHHHHHHH LLLLHHHHHLHHHHHHHHHHHH LLLHLLHHHHLHHHHHHHHHHH LLLHLHHHHHHLHHHHHHHHHH LLLHHLHHHHHHLHHHHHHHHH LLLHHHHHHHHHHLHHHHHHHH LLHLLLHHHHHHHHLHHHHHHH LLHLLHHHHHHHHHHLHHHHHH LLHLHLHHHHHHHHHHLHHHHH LLHLHHHHHHHHHHHHHLHHHH LLHHLLHHHHHHHHHHHHLHHH LLHHLHHHHHHHHHHHHHHLHH LLHHHLHHHHHHHHHHHHHHLH LLHHHHHHHHHHHHHHHHHHHL Ket: H = High Level,L = Low Level,X = Dont Care Dari tabel kebenaran di atas, jika menggunakan bentuk POS (Product Of Sum), di mana L = 0 dan H = 1. 31 Rangkaian Decoder B. IC Encoder ( 74LS148 ) 32 Tabel kebenaran Encoder INPUTSOUTPUTS E1I7I6I5I4I3I2I1I0A2A1A0GSE0 HXXXXXXXXHHHHH LHXXXXXXHHHHHL LXXXXXXXLLLLLH LXXXXXXLHLLHLH LXXXXXLHHLHLLH LXXXXLHHHLHHLH LXXXLHHHHHLLLH LXXLHHHHHHLHLH LXLHHHHHHHHLLH LLHHHHHHHHHHLH Karnaugh map dari tabel kebenaran di atas tidak mungkin untuk di gambar karena ada 8 input. 33 Rangkaian Encoder C.IC Multiplexer ( 74LS151 ) 34 Tabel Kebenaran INPUT OUTPUT STROBESELECT D0D1D2D3D4D5D6D7 SCBAY WHXXXXXXXXXXXL HLLLLLXXXXXXXL HLLLLHXXXXXXXH LLLLHXLXXXXXXL HLLLHXHXXXXXXH LLLHLXXLXXXXXL HLLHLXXHXXXXXH LLLHHXXXLXXXXL HLLHHXXXHXXXXH LLHLLXXXXLXXXL HLHLLXXXXHXXXH LLHLHXXXXXLXXL HLHLHXXXXXHXXH LLHHLXXXXXXLXL HLHHLXXXXXXHXH LLHHHXXXXXXXLL HLHHHXXXXXXXHH LRangkaian Multiplexer 35 D. IC Demultiplexer ( 74LS138 ) 36 Tabel Kebenaran INPUTSOUTPUTS E1 E2 E3 A0 A1 A2O0 O1 O2 O3 O4 O5 O6 O7 HXXXXXHHHHHHHH XHXXXXHHHHHHHH XXLXXXHHHHHHHH LLHLLLLHHHHHHH LLHHLLHLHHHHHH LLHLHLHHLHHHHH LLHHHLHHHLHHHH LLHLLHHHHHLHHH LLHHLHHHHHHLHH LLHLHHHHHHHHLH LLHHHHHHHHHHHL Rangkaian Logika 37 E.IC Binary Code Desimal ( BCD ) 38 Tabel Kebenaran DCBALTBIRBIPlay XXXXXLXOff XXXXHLLOff LLLLHHH0 LLLHHHH1 LLHLHHH2 LLHHHHH3 LHLLHHH4 LHLHHHH5 LHHLHHH6 LHHHHHH7 HLLLHHH8 HLLHHHH9 HLHLHHH HLHHHHH HHLLHHH HHLHHHH HHHLHHH HHHHHHHOff 39 Rangkaian Logika 40 5.3. Alat dan Bahan 2.Modul Sistem logika 2. Kabel3. Breadboard 4. Power 5.4.Langkah-langkah Percobaan A.Percobaan Decoder dan Encoder 1.MembuattabelkebenarandarisebuahDecoder4x16,kemudianmenentukanoutputnya.Darihasilmasing-masingoutputnya,kemudian menentukanpersamaanlogikanya.MembuatrangkaianlogikaDecodernya dan menentukan kebenaran dari rangkaian yang Anda buat tersebut. 2.MembuattabelkebenarandarisebuahEncoder10x4,kemudian menentukanoutputnya.Darihasilmasing-masingoutputkemudian menentukanpersamaanlogikanya.MembuatrangkaianEncodernyadan menentukan kebenaran rangkaian yang Anda buat. B. Percobaan Multiplexer 1.MembuattabelkebenaranuntukMultiplexeryangmelayani4datayang berbeda.Menentukanberapaselectlineyangharusdigunakandan menentukan outputnya. 2.Berdasarkan output yang telah diperoleh, kemudian menentukan persamaan logikanya. Membuat rangkaian Multiplexer dan menentukan kebenaran dari rangkaian yang telah Anda buat. 5.5.Tugas 1.Rangkailah rangkaian diatas, baik decoder, encoder dan multiplexer serta dapatkan table kebenarannya. 2.Berilah kesimpulan dari percobaan diatas. 41 BAB 6 FLIP - FLOP 6.1.Tujuan Praktikum 1.Mengenal, mengerti dan memahami operasi dasar rangkaian Flip-Flop. 2.Mengenal berbagai macam IC Flip-Flop. 6.2. Teori Dasar PemahamanterhadaprangkaianFlip-Flop(FF)inisangatpentingkarenaFF merupakansatuselmemori.KeadaankeluaranFFdapatberadadalamkeadaantinggi atau keadaan rendah, untuk selang waktuyang dikehendaki. Biasanya untuk mengubah keadaantersebutdiperlukansuatumasukanpemicu.Berikutiniakandiuraikansecara singkat tentang berbagai tipe FF Flip-Flop SR Flip-FlopSRmerupakanrangkaiandasaruntukmenyusunberbagaijenisFF yang lainnya. FF-SR dapat disusun dari dua gerbang NAND atau dua gerbang NOR. SRQn+1 011 100 11Qn 00Dont Care Gambar 6.1. FF SR dari Gerbang NAND 42 SRQn+1 010 101 00Qn 11Dont Care Gambar 6.2. FF SR dari Gerbang NOR Mengeset FF berarti membuat keluaran Q = 1 dan mereset FF berarti membuat keluaran Q = 0 dari kondisi stabil/ tak berubah. Mengeset FF dari gerbang NAND dapat dilakukan dengan membuat S = 0 dan mereset dilakukan dengan membuat R = 0. Sedangkan mengeset FF dari gerbang NOR dapat dilakukan dengan membuat S = 1 dan mereset dengan memberi nilai R = 1. Gambar 6.3 berikut ini melukiskan keluaran dari FF SR dengan menggunakan gerbang NAND. Gambar 6.3. Sinyal Keluaran Pada FF SR Flip Flop SR Terlonceng FF jenis ini dapat dirangkai dari FF-SR ditambah dengan dua gerbang AND atau NAND untuk masukan pemicu yang disebut dengan sinyal clock (ck). 43 Gambar 6.4. FF Terlonceng dari NAND ckSRABQn+1 00011Qn 00111Qn 01011Qn 01111Qn 10011Qn 101100 110011 11100Dont care 44 Gambar 6.5. FF Terlonceng dari NOR ckSRabQn+1 00000Qn 00100Qn 01000Qn 01100Qn 10000Qn 101010 110101 11111Dont care Daritabelkebenarankeduarangkaiandiatasterlihatbahwauntuksinyalclockyang tinggi,FFinibekerjasepertiFF-SRdarigerbangNOR,sedangkanuntuksinyalclock yangrendah,keluaranQtidakbergantungkepadainputRdanS,tetapitetap mempertahankankeadaanterakhirsampaidatangnyasinyalclockberikutnya.Sebagai ilustrasi, berikut ini diberikan contoh bentuk sinyal Q. Gambar 6.6. Hubungan Antara Q dengan S,R dan Clock Flip Flop Data 45 Pada FF-SR ada nilai-nilai masukanyang terlarang. Untuk menghindari adanya nilai terlarang tersebut, disusun suatu jenis FF lain yang dinamakan FF Data. Rangkaian inidapatdiperolehdenganmenambahkansatugerbangNOTpadamasukanFF terlonceng sebagai berikut: Gambar 6.7. a) Rangkaian FF-Data, b) Tabel Kebenaran, c) Penundaan pulsa Darigambar6.7tersebutterlihatbahwauntuksinyalclockyangrendah,keluaranQ akan tetap "terkunci" pada nilai terakhirnya. Dalam hal ini dapat dikatakan bahwa pada saatkondisiclockrendah,sinyalmasukanDtidakmempengaruhikeluaranQ. Sedangkan untuk sinyal clock yang tinggi, maka akan diperoleh keluaran sesuai dengan data D yang masuk saat itu. Flip Flop JK FFJKmempunyaimasukan"J"dan"K".FFini"dipicu"olehsuatupinggiran pulsaclockpositifataunegatif.FFJKmerupakanrangkaiandasaruntukmenyusun sebuahpencacah.FFJKdibangundarirangkaiandasarFF-SRdenganmenambahkan duagerbangANDpadamasukanRdanSsertadilengkapidenganrangkaian diferensiator pembentuk denyut pulsa clock seperti yang ditunjukkan pada gambar 6.8. Gambar 6.8. Rangkaian FF JK PadaFFJKini,masukanJdanKdisebutmasukanpengendalikarenakeduamasukan iniyangmenentukankeadaanyangharusdipiliholehFFpadasaatpulsaclocktiba (dapatpinggiranpositifataunegatif,tergantungkepadajenisFFnya).FFiniberbeda denganFF-DkarenapadaFF-JKmasukanclockadalahmasukanyangdicacah,dan 46 masukanJsertaKadalahmasukanyangmengendalikanFFitu.CarakerjadariFF-JK adalah sebagai berikut : 1.Pada saat J dan K keduanya rendah, gerbang AND tidak memberikan tanggapan sehingga keluaran Q tetap bertahan pada keadaan terakhirnya. 2.Pada saat J rendah dan K tinggi, maka FF akan diseret hingga diperoleh keluaran Q=0(kecualijikaFFmemangsudahdalamkeadaanresetatauQmemang sudah pada keadaan rendah). 3.PadasaatJtinggidanKrendah,makamasukaniniakanmengesetFFhingga diperoleh keluaran Q = 1 (kecuali jika FF memang sudah dalam keadaan set atau Q sudah dalam keadaan tinggi). 4.PadasaatJdakKkedua-duanyatinggi,makaFFberadadalamkeadaan "toggle", artinya keluaranQ akan berpindah pada keadaan lawan jikapinggiran pulsa clocknya tiba. 6.3. Alat dan Bahan -Modul Perangkat Praktikum Rangkaian Digital -IC-TTL 7400, IC-TTL 7402, IC-TTL 7408 -IC-TTL 7474 dan 7475 (FF-Data), IC-TTL 7473 dan 7476 (FF-JK)-Kabel-kabel penghubung 6.4. Tugas1.TerangkandengansingkattentangkerjaFlip-FlopSRdanFlip-FlopMaster Slave. Apa beda antara Flip-Flop Master Slave ini dengan Flip-Flop JK? 2.Gambarkan rangkaian Flip-flop di dalam IC TTL 7473, 7474, 7475, dan 7476? 3.Flip-flop T dapat dibangun dari Flip-Flop JK dengan menetapkan J=1, dan K=1. Jika clock nya berupa kotak periodik, gambarkan pulsa keluarannya! A.Percobaan Pertama 1.PastikancatudayadalamposisiOFF.PasangkanICTTL7402(NOR)pada projectboard. Pasangkan kabel untuk memberi catu daya pada IC tersebut. 2.Susun rangkaian seperti pada gambar 6.10. Sinyal-sinyal masukan dihubungkan dengan saklar-saklar masukan, dan sinyal-sinyal keluaran dengan peraga LED. 3.Mintalahkepadapembimbingpraktikumuntukmemeriksarangkaianyang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya. 47 4.Variasikan nilai masukan A dan B berurutan seperti yang tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan. 5.Mintakepadapembimbingpraktikumuntukmemeriksadatayangdiperoleh. Jika data sudah benar, matikan catu daya dan melepas rangkaian. Gambar 6.10. Rangkaian Percobaan 1 ABD1D2 01.......................... 00.......................... 10.......................... 00.......................... 01.......................... 11.......................... 6.Gambarkan diagram waktu dari hasil yang diperoleh ! Percobaan Kedua 1.Pastikan catu daya dalam posisi OFF, pasangkan IC TTL 7402 dan IC TTL 7408 (AND) pada projectboard. 2.Pasangkankabeluntukmembericatudayapadamasing-masingICtersebut (catu daya tetap pada posisi OFF). 48 3.Susun rangkaian seperti pada gambar 5.11. Sinyal-sinyal masukan (clock = CK, dan data = D) dihubungkan pada saklar-saklar masukan, dan sinyal keluaran F1 dan F2 pada peraga LED. 4.Mintalahkepadapembimbingpraktikumuntukmemeriksarangkaianyang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya. 5.VariasikannilaimasukanCKdanDberurutansepertiterterapadatabel,dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan. 6.Mintakepadapembimbingpraktikumuntukmemeriksadatayangdiperoleh. Jikadatasudahbenar,matikancatudayadanlepasrangkaianyangtelah disusun. Gambar 6.11. Rangkaian Percobaan 2 CKDF1F2 1 1........................ 0 1........................ 0 0........................ 1 0........................ 1 1........................ 1 0........................ 0 0........................ 0 1........................ 7.Gambarkan diagram waktu dari hasil yang diperoleh ! 49 Percobaan Ketiga Dalam IC TTL 7474 terdapat dua buah FF Data. 1.PastikancatudayadalamposisiOFF,pasangkanICTTL7474pada projectboard. 2.Pasangkan kabel catu daya, pin 7 pada ground, dan pin 14 pada Vcc. 3.SatukanclockuntukkeduaFF(1Cdan2C)kemudiansambungkanclock tersebut dengan sinyal masukan ujung kiri. Sebut sinyal ini dengan sinyal Clk. 4.Hubungkan pin-pin clear dengan Vcc agar sinyal clear tidak aktif. 5.Hubungkanpin-pinpresetkeduaFF,kemudianhubungkanpadasinyal masukan paling kanan. Sinyal ini berada pada posisi 0. 6.HubungkansinyalmasukanD0dengansaklarmasukankeduadarikiri,dan sinyal masukan D1 dengan saklar ketiga dari kiri. 7.Hubungkan sinyal-sinyal keluaran Q0, Q1, Q2, dan Q3 dengan peraga LED. 8.Mintalahkepadapembimbingpraktikumuntukmemeriksarangkaianyang disusun.Jikarangkaiansudahbenar,hidupkancatudayanya,dangeserkan posisi preset pada posisi 1. 9.Variasikan nilai masukan Clk, D0, dan D1 berurutan seperti tertera pada tabel, danamatikeluarannya.Tuliskanhasilpengamatanpadatabelyangtelah disediakan. 10.Mintakepadapembimbingpraktikumuntukmemeriksadatayangdiperoleh. Jikadatasudahbenar,matikancatudayadanlepasrangkaianyangtelah tersusun. 50 Gambar 6.12. Konfigurasi Pin IC 7474 Clk1D2D1Q1P2Q2P 011................................ 000................................ 101................................ 110................................ 101................................ 010................................ 001................................ 000................................ 111................................ 11.Gambarkan diagram waktu untuk masing masing FF ! 51 Percobaan Keempat Dalam IC TTL 7475 terdapat empat buah FF Data. 1.Pastikan catu daya dalam posisi OFF, pasangkan IC TTL 7475 pada projectboard. 2.Pasang kabel catu daya, pin 5 pada Vcc dan pin ke 12 pada ground. 3.HubungkankeduaclockIC7475kemudiansambungkanclocktersebut dengan sinyal masukan ujung kiri. 4.Hubungkan masukan 1D, 2D, 3D dan 4D berturut-turut pada saklar masukan. 5.Hubungkan sinyal-sinyal keluaran 1Q, 2P, 3P, dan 4Q pada peraga LED. 6.Mintalahkepadapembimbingpraktikumuntukmemeriksarangkaianyang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya. 7.Variasikan nilai masukan Clk, 1D, 2D, 3D dan 4D seperti tertera pada tabel, danamatikeluarannya.Tuliskanhasilpengamatanpadatabelyangtelah disediakan. 8.Mintakepadapembimbingpraktikumuntukmemeriksadatayangdiperoleh. Jikadatasudahbenar,matikancatudayadanlepassemuarangkaianyang tersusun. ClkD0D1D2D3Q0Q1Q2Q3 01111................................ 00000................................ 10101................................ 11010................................ 10101................................ 01010................................ 00101................................ 52 00000................................ 11111................................ 53 DAFTAR PUSTAKA Leach,Maluino,(1994).Computer Digital.jakarta Tikhem,Roger L,(1995).Elektronika Digital.jakarta Kurniawan,Freedy,(1998).Sistem Digital Konsep dan Aplikasi.Jakarta Sumarna.Elektronika Konsep Dasar dan Aplikasinya.Jakarta:Graha Ilmu