monolit technika
DESCRIPTION
Monolit technika. MOS technológia Mizsei János Hodossy Sándor BME-EET 2006-2013. MOS technológia. Régen a bipoláristól teljesen eltérő technológia volt Az nMOS, pMOS áramkörök aránylag kis helyigényűek, de van statikus állapotban fogyasztásuk (pl: kiürítéses inverter) - PowerPoint PPT PresentationTRANSCRIPT
Monolit technika
MOS technológia
Mizsei JánosHodossy Sándor
BME-EET2006-2013
2
MOS technológia
• Régen a bipoláristól teljesen eltérő technológia volt
• Az nMOS, pMOS áramkörök aránylag kis helyigényűek, de van statikus állapotban fogyasztásuk (pl: kiürítéses inverter)
• CMOS áramkörök nagyobb helyigényűek, de kicsi statikus állapotukban a fogyasztásuk (pl: CMOS inverter)
3
(NMOS)Kiürítéses terhelésű
inverter I.
• (a) az inverter felülnézeti képe
• (b) az inverter aktív területe• (c) a fotomaszk• (d) a szelet „alapfelépítése”:
– p szubsztrát– SiO2 vékony tapadási réteg– Si3N4 réteg (maszkolni)– fotoreziszt réteg
(megvilágitva) 1. maszk
4
• (a) Előhívás
• (b) Si3N4 lemaratása
• (c) Fotoreziszt eltávolítása
Kiürítéses terhelésű inverter II.
5
• (a) p+ diffúzió (csatorna-stop)
1. maszk (Si3N4)
• (b) Oxidáció (SiO2 vastag) (Si3N4 itt is maszkol)
• (c) Si3N4 lemarás
Kiürítéses terhelésű inverter III.
6
Kiürítéses terhelésű inverter IV.
• n+ ionimplantáció• ionimplantáció hideg
technológia, ezért maszknak jó a fotoreziszt is (az egész felületre kell maszk, mert az ionimplantáció során az SiO2 nem maszkol!)
• 2. maszk
7
Kiürítéses terhelésű inverter V.
• Gate-oxid növesztés
• Gate-oxid nagyon vékony! (`ma`<10nm)
8
Kiürítéses terhelésű inverter VI.
• PolySi leválasztás (gate)
• Van itt egy rejtett polySi - n+ kontaktus is!
• 3. maszk
9
Kiürítéses terhelésű inverter VII.
• n+ diffúzió (S, D)
• 4. maszk
• CVD SiO2 réteg leválasztás (hogy a diffúziós profilok ne mozduljanak el)
10
Kiürítéses terhelésű inverter VIII.
• Kontaktus ablakok nyitása
• 5. maszk
11
Kiürítéses terhelésű inverter IX.
• Fémezés
• 6. maszk
12
Kiürítéses terhelésű inverter X.
• A kész inverter
13
CMOS inverter I.• A szelet alapállapota:
– n- szubsztrát– vékony SiO2 tapadási réteg– fotoreziszt (megvilágítva)
• (a) p++ implantáció 1. maszk• (b) Oxidálás (vastag SiO2), és p++
behajtása p+ lesz• (c) Oxid lemarása• (d) n+ ionimplantáció 2. maszk
(fotoreziszt)• (e) fotoreziszt eltávolítása, Si3N4
felvitele• (f) p+ diffúzió, lokális oxidáció 3.
maszk (Si3N4)• (g) n-zseb lesz az n+-ból, és p-zseb a
p++-ból, SiO2 szigetek kialakítása
14
CMOS inverter II.
• (a) Gate oxid kialakítása• (b) PolySi leválasztás
4. maszk• (c) n+ implantáció
5. maszk (fotoreziszt)• (d) alacsony hőmérsékletű
oxidnövesztés (LTO)• (e) Oxid lemarása
Sidewall oxid kialakul polySi-t „megtámasztja”
15
CMOS inverter III.• (a) Oxidálás
• (b) újra n+ implantáció DDD,LDD (double doped drain,lightly doped drain). Enélkül a drain-ben kis kiürített réteg alakulna ki, ami miatt nagy lenne ott a térerő, ami forró elektronokat keltene, amiknek a gate-oxidba történő „beülése” a VT eltolódását okozná. 6. maszk (kontaktuskivezetés a bulknál is)
• (c) p+ implantáció 6. maszk (kontaktuskivezetés a bulknál is)
• (d) LTO (vastag SiO2 leválasztás) A sarkokat lekerekíti, enélkül a fémezés megtörhet a sarkoknál.
16
CMOS inverter IV.
• (a) kontaktusablaknyitás
7. maszk• (b) 1. fémezés 8. maszk• (c) vastag oxid leválasztás,
és fotoreziszt felvitel sima felület kialakítása
17
CMOS inverter V.
• (a) fotoreziszt lemarása
SiO2 porózus lesz• (b) SiO2 védőréteg
kialakítása nem porózus• (c) Kontaktusablak nyitás,
és 2. fémezés
9., 10. maszk• A kétszintű fémezés +
polySi -> a táp, és a földvezetékek, jelvezetékek.
18
CMOS inverter VI.
• A kész inverter
sou
rce
19
„Advanced bipolar transistor”
• Bipoláris tranzisztor kialakítása lokális oxidációs technológiával
• A következő képek egy laterális pnp és egy npn tranzisztor együttes kialakítási lépéseit tárgyalják
• Ha a bipoláris tranzisztor (IC) mellé CMOS áramkört alakítunk ki, akkor BiCMOS-t kapunk, mely a CMOS kis fogyasztását, és a bipoláris tranzisztor gyorsaságát integrálja egybe.
20
Advanced bipolar transistor I.
• (a) vastag oxid növesztése p szubsztrátra
• (b) oxidmarás fotomaszkja• (c) n+ diffúzió/implant 1.
maszk
(n+ lesz az eltemetett réteg)• (d) vékony oxidnövesztés,
behajtás• (e) oxid lemarása• (f) n epitaxiális réteg kialakítása
21
Advanced bipolar transistor II.
• (a) vékony SiO2 és Si3N4 felvitel
• (b) plazmamaró maszk (Si3N4)• (c) Si3N4 kimarása
plazmamaratással 2. maszk• (d) n epitaxiális réteg kimarása
plazmamaratással• (e) p+ implant/diffúzió
22
Advanced bipolar transistor III.
• (a) oxidnövesztés eleje p+-ba az oxid „bele eszi magát” megnyomja a p+ réteget
• (b) oxidnövesztés vége ahol nincs n+ eltemetett réteg, ott p+ izolációs oszlop jön létre, ahol van, ott a p+ réteg kiürített réteget alakít ki, ami a SiO2 pozitív töltései által kelthető inverziós réteg kialakulását akadályozza meg (csatorna stop)
• (c) Si3N4 lemarása• (d) n+ ionimplantációhoz fotomaszk• (e) n+ ionimplantáció 3. maszk• Nem kellenek, nincsenek nagy
kiürített rétegek
23
Advanced bipolar transistor IV.
• (a) oxidnövesztés• (b) p+ ionimplantációhoz
fotomaszk• (c) p+ ionimplantáció (a vékony
oxid ionimplantáció ellen nem maszkol!) 4. maszk
• (d) oxidmaratás fotomaszkja• (e) új fotoreziszt felvitele, és az
oxid lemarása 5. maszk
24
Advanced bipolar transistor V.
• (a) n+ ionimplantáció fotomaszk
• (b) n+ ionimplantáció 6. maszk
• (c) fémezés maszkja• (d) fémezés 7. maszk • A fémezés során az
elillesztés elleni védelmet ad a SiO2 szigetelés: nem érzékeny az illesztési hibára a technológia.
Laterális pnp tranzisztor
npn tranzisztor