monthly lecture meeting 58th

22
Intelligent Systems Design Monthly Lecture Meeting 58th CPU ののの -CPU のののののののの - 発発発 ○ 発発発 発発 発発発発 発発 発発

Upload: ahmed-cain

Post on 03-Jan-2016

39 views

Category:

Documents


2 download

DESCRIPTION

Monthly Lecture Meeting 58th. CPU の行方 -CPU の最新技術と今後 -. 発表者   ○ 荒久田 博士 指導院生     斉藤 宏樹. CPU. CPU の役割 プログラムの制御,演算の制御,入出力の制御 CPU の性能 動作周波数 単位時間あたりに刻むクロックの数 IPC ( Instructions Per Clock cycle ) 1 クロックあたりに実行可能な命令数   (実行命令数 ÷ 所要クロック数). 処理性能=動作周波数 ×IPC. CPU の進化. 1971 年の CPU4004 - PowerPoint PPT Presentation

TRANSCRIPT

Page 1: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

Monthly Lecture Meeting 58th

CPU の行方-CPU の最新技術と今後 -

発表者   ○ 荒久田 博士

指導院生     斉藤 宏樹

Page 2: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

CPU

CPU の役割 プログラムの制御,演算の制御,入出力の制御

CPU の性能 動作周波数

単位時間あたりに刻むクロックの数 IPC ( Instructions Per Clock cycle )

1 クロックあたりに実行可能な命令数   (実行命令数 ÷ 所要クロック数)

 処理性能=動作周波数 ×IPC

Page 3: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

CPU の進化

1971 年の CPU4004 動作周波数  : 108kHz トランジスタ数 : 2300 個

Intel 社の最新 CPU   Pentium4 動作周波数   : 3.06GHz トランジスタ数 : 5500 万個

    動作周波数   : 約 3 万倍    トランジスタ数 : 約 2 万 4000 倍

Page 4: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

Intel 社の最新技術

Hyper Threading

通常の CPU

HT 対応の CPU

1つの CPUを 2つの仮想的な CPUと OSに認識させることで複数のスレッドを同時に実行する技術

Page 5: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

AMD 社の最新技術

Hyper Transportマシン内部に新たな経路を作ることで, CPU・メモリ間のレイテンシを減らす技術

Hyper Transport Bus

Page 6: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

メモリ空間の不足

メモリ空間 CPU がメモリを参照するための領域

メモリ空間の不足 情報量(動画・音声などのデータ)の増加

メモリ HD

Page 7: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

64bit CPU とは

64bit CPU の特徴 1 回の処理で 64bit のデータを扱える   32bit CPU において 2 回に分けて行われていた

32bit   を超えるデータの処理を 1 度の処理で行える

膨大なメモリ空間の利用が可能    32bit CPU   :   4GByte

    64bit CPU   :   180 億 GByte

Page 8: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

Intel 社と AMD 社の 64bit CPU

サーバー向け Intel 社 : Itanium2 AMD 社 : Opteron

デスクトップ向け Intel 社 : Prescott AMD 社 : ClawHammer

Page 9: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

Itanium2 と Opteron

Itanium2 と Opteron の比較

アーキテクチャ

スケーラビリティ コスト

Itanium2 新型アーキテクチャ EPIC

4CPU までの拡張 52 万 5080円

Opteron 従来の x86 を拡張した x86-64

8CPU までの拡張9 万 9250 円

Page 10: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

サーバー向け CPU の行方

Itanium2 多くのベンダーから指示されている新たなアーキテ

クチャ 単一CPUとしては, Opteron よりも高性能

Opteron 従来の資源を活用することが可能 1CPU 当たりのコストが Itanium2 よりも非常に安

サーバー向け CPUでは Opteronが有利

Page 11: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

Prescottと ClawHammer

Prescott と ClawHammer の特徴Prescott Hyper Threading を搭載

( 2004 年前半には 4.0GHz を, 2007 年には 10GHz を予定)

ClawHammer メモリ統合型コントローラの搭載

動作周波数の更なる高速化

レイテンシの減少による CPU の処理性能向上

Page 12: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

デスクトップ向け CPU の行方

Prescott 動作周波数の高速化

ClawHammer IPC ( Instruction Per Clock cycle )の増加

 

デスクトップ向け CPUでは Prescottが有利

処理性能=動作周波数 ×IPC

Page 13: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

まとめ

今後使用される技術 Intel 社の Hyper Threading

AMD 社の Hyper Transport

Intel 社と AMD 社の CPU 市場でのシェア争い サーバー向け

    AMD 社の Opteron がシェアを獲得

デスクトップ向け

    Intel 社の Prescott がシェアを獲得

Page 14: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

Page 15: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

質問用スライド

Page 16: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

CPU の処理性能 (処理性能=動作周波数 ×IP

C )

Page 17: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

Hyper Threading 補足

Web サーバのベンチマークパフォーマンス

Page 18: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

デュアルチャネル

フロントサイドバスの伝送量 > メモリの伝送量

従来の伝送 デュアルチャネル

Page 19: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

EPIC

Explicitly Parallel Instruction Computing 明示的な並列実行

並列実効可能な命令を解析し,複数命令を並列に実行するための情報をあらかじめプログラム中に記述しておくことで実行時にはそれらを同時に実行する

投機的データロードデータアクセスに選考して,ロード開始要求を出すことで,

データが必要となった際にはすぐに実行可能とする

プリディケーション条件成立だけでなく,不成立の場合も記述しておくことで,

分岐ミスを防ぐ

Page 20: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

現在の CPU のシェア

2002 年 10 月 31 日時点

Page 21: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

パイプライン処理

パイプライン複数の命令を少しずつずらして同時並行的に実行する実現方式

● 通常の処理

● パイプライン処理

Page 22: Monthly Lecture Meeting 58th

Intelligent Systems Design Laboratory

スケーラ処理

スケーラ複数のパイプラインを設けることで,複数命令を同時に実行する高速化技術

● 通常のパイプライン

● スケーラ