multiplekser - demultiplekser - pertemuan 7

Rangkaian kombinasiLogika Positip dan NegatifMultiplekser dan Demultiplekser

Ir. Ahmad Haidaroh, M.Kom.7

LOGIKA POSITIP DAN NEGATIF

Sampai saat ini kita berasumsi bahwa tegangan tinggi dan rendah berpadanan dengan logika 1 dan 0, atau BENAR dan SALAH, yang dikenal sebagai active high atau logika positif.

Dapat diibuat pernyataan yang sebaliknya : tegangan rendah untuk logika 1 dan tegangan tinggi untuk logika 0.

Penggunaan logika negative kadang-kadang lebih disukai daripada logika positif untuk aplikasi yang sifatnya menghalangi daripada membolehkan


Gambar 1 menunjukkan ilustrasi pasangan gerbang AND-OR dan NAND NOR untuk logika positif dan negatif.

Logika positif gerbang AND berlaku seperti logika negative gerbang OR.

Gerbang logika secara fisik sama tanpa memperhatikan logika positif atau negatif, hanya interpretasi sinyalnya berubah


Level TeganganA B F

rendah rendah

rendah

rendah tinggi rendah

tinggi rendah

rendah

tinggi tinggi tinggi

Level Logika PositifA B F0 0 00 1 01 0 01 1 1

Level Logika NegatifA B F1 1 11 0 10 1 10 0 0

Gambar 1.


Level TeganganA B F

rendah rendah

tinggi

rendah tinggi tinggitinggi renda

htinggi

tinggi tinggi rendah

Level Logika PositifA B F0 0 10 1 11 0 11 1 0

Level Logika NegatifA B F1 1 01 0 00 1 00 0 1


Pencampuran logika positif dan negatif dalam satu sistem sebaiknya dihindari untuk mencegah kerancuan, tetapi kadang-kadang hal ini tidak dapat dihindari.

Untuk kasus ini, suatu teknik yang dikenal dengan nama ”pencocokan gelembung” membantu untuk menjaga agar logikanya berjalan dengan benar.

Idenya adalah rangkaian logika positif bernilai positif dan dipasangi ”gelembung” (yang berarti inversi) untuk semua masukan dan keluaran untuk dihubungkan dengan rangkaian logika negatif.

Dengan demikian sinyal yang keluar dari gelembung adalah komplemen dari sinyal yang memasukinya.


Perhatikan rangkaian yang ditunjukkan oleh Gambar a, 2 rangkaian logika positif digabungkan dengan gerbang AND dan dihubungkan ke sistem logika positif.

Sistem yang ekuivalen secara logis ditunjukkan pada Gambar b.

LogikaPositif

Logika Positif x0

Logika Positif x1

LogikaNegatif

Logika Positif x0

Logika Positif x1

a

b


Dalam proses pencocokan gelembung, gelembung dipasang pada setiap masukan atau keluaran dari rangkaian aktif rendah seperti Gambar c.

Untuk memudahkan analisis rangkaian, gelembung masukan aktif rendah perlu dicocokkan dengan gelembung keluaran aktif rendah.

Dalam gambar c ada gelembung yang tidak cocok karena hanya ada 1 gelembung dalam 1 garis.

Teorema DeMorgan digunakan untuk konversi dari gerbang OR menjadi gerbang NAND dengan masukan yang dikomplemenkan (gambar d).

Gambar d menunjukkan gelembung yang sudah cocok.

LogikaNegatif

Logika Negatif x0

Logika Negatif x1

LogikaNegatif

Logika Negatif x0

Logika Negatif x1 dc


Desain rangkaian digital tingkat tinggi biasanya menggunakan sekumpulan gerbang yang dikemas dalam bentuk komponen bukan gerbang logika tunggal.

Hal ini mengakibatkan bahwa kompleksitas rangkaian dapat dikurangi dan pemodelannya menjadi sederhana.

Sampai saat ini kita membahas desain unit logika kombinasional. Karena kita bekerja dengan gerbang tunggal, maka kita bekerja

pada level integrasi skala kecil (small scale integration (SSI), yang meliputi chip dengan isi 10 - 100 komponen.

Pengertian komponen di sini berbeda dengan komponen sebelumnya, yaitu mengacu pada transitor dan elemen diskrit lain.


Dalam integrasi skala menengah atau medium scale integration (MSI), isi chip berkisar antara 1001000 komponen.

Integrasi skala besar atau large scale integration (LSI) mengacu pada chip yang berisi 1000-10.000 komponen, dan integrasi skala sangat besar atau very large scale integration (VLSI) berisi komponen yang lebih banyak lagi.

MULTIPLEKSER

Multiplekser atau MUX (mutiplexer) adalah komponen yang mempunyai banyak masukan dan 1 keluaran.

Diagram blok dan table kebenaran dari MUX 4-ke-1 Multiplekser ditunjukkan oleh Gambar 2.

Keluaran F adalah sama dengan masukan pada jalur yang dipilih oleh kendali masukan A dan B.

Misalnya, jika AB = 00, maka keluaran F adalah nilai pada masukan D0 (baik 0 maupun 1).

MULTIPLEKSER

00011011

D0D1D0D1

F

A BKendali masukan

A B C0 0 D0

0 1 D1

1 0 D2

1 1 D3

Gambar 2.

MULTIPLEKSER

Multiplekser juga dapat digunakan untuk implementasi fungsi Boolean.

Data masukan diambil langsung dari tabel kebenaran fungsi mayoritas, dan masukan kendali dihubungkan langsung ke variabel A,B, dan C.

Implementasi fungsi menggunakan MUX adalah dengan memasang 1 pada jalur masukan yang merupakan minterm dan mengisi 0 untuk lainnya

Walaupun sebagian masukan tidak digunakan namun penggunakan MUX untuk implementasi fungsi Boolean namun banyak juga fungsi

Boolean yang menggunakannya, sebab proses desainnya dan implementasinya menjadi lebih sederhana.

MULTIPLEKSER

MUX 4 ke 1 dengan AND-OR

MUX sebagai fungsi mayoritas/MAXTERM

MULTIPLEKSERImplementasi MUX 8-1 untuk fungsi mayoritas

A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 Kendali Masukan

A B C

F

000001010011100101110111

00010111

MULTIPLEKSER

Kasus lain penggunakan MUX 4-ke-1 untuk fungsi dengan 3 variable ditunjukkan pada Gambar 3. Data masukan diambil dari himpunan {0,1,C, C’}, dan pengelompokannya dapat dilihat pada tabel kebenaran. Jika AB=00 maka F=0, apapun nilai C, sehingga kita isi 0 untuk jalur masukan 00 pada MUX. Jika AB=01, maka F=1 apapun nilai C, sehingga pada jalur 01 diisi 1 pada MUX. Jika AB=10 maka F=C, karena untuk C=0 maka F=0 dan untuk C=1 maka F=1, sehingga kita isi C pada jalur 10 pada MUX. Akhirnya untuk AB=11, maka F=C’, dan jalur 11 pada MUX diisi dengan C’. Dengan cara ini, kita dapat mengimplementasikan fungsi 3 variabel dengan menggunakan MUX 2 variabel.

MULTIPLEKSERMUX 4 ke 1 untuk fungsi dengan 3 variabel

A B C F0 0 0 00 0 1 00 1 0 10 1 1 11 0 0 01 0 1 11 1 0 11 1 1 0

0

1

C

C

Gambar 3

DEMULTIPLEKSER

Demultiplekser atau DEMUX (demultiplexer ) adalah kebalikan dari MUX. Diagram blok untuk DMUX 1-ke-4 dengan kendali masukan A dan B serta tabel kebenaran yang sesuai ditunjukkan oleh Gambar 8.7. DEMUX mengirim data masukan D ke salah satu jalur keluaran Fi yang ditentukan oleh kendali masukan. Rangkaian DEMUX 1-ke-4 ditunjukkan pada Gambar 4.Aplikasi DEMUX digunakan untuk mengirim data dari satu sumber ke salah satu dari sejumlah tujuan, seperti tombol pada elevator wahana elevator terdekat. DEMUX tidak biasa digunakan pada implementasi fungsi Boolean umumnya, walaupun cara ini juga bisa dilakukan.

Diagram blok dan tabel kebenaran untuk DEMUX 1-ke-4

DEMULTIPLEKSER

D A B F0 F1 F2 F3

0 0 0 0 0 0 00 0 1 0 0 0 00 1 0 0 0 0 00 1 1 0 0 0 01 0 0 1 0 0 01 0 1 0 1 0 01 1 0 0 0 1 01 1 1 0 0 0 1

00011011

D0D1D0D1

D

A B

Gambar 4

DEMULTIPLEKSER

Gerbang DEMUX 1-ke-4

DEKODER

Dekoder menerjemahkan secara logika kode menjadi artinya. Pada satu saat tepat hanya satu keluaran yang bernilai 1, yang ditentukan oleh kendali input. Diagram blok dan tabel kebenaran dari dekoder 2-ke-4 dengan kendali Dekoder masukan A dan B tercantum pada Gambar 8.9. Rangkaian dekoder yang sesuai dengan itu terlihat pada Gambar 8.10. Dekoder dapat digunakan untuk mengendalikan rangkaian lain, dan menonaktifkan rangkaian lain.Karena alasan ini, kita tambahkan jalur Enable yang kan menghasilkan keluaran 0 semua jika Enable ini diisi 0, yang secara logika mirip dengan DEMUX dengan masukan 1.

DEKODER

Gambar 8.9. Diagram blok dan tabel kebenaran dekoder 2-ke-4

Enable = 1A B D0 D

1

D2 D3

0 0 1 0 0 00 1 0 1 0 01 0 0 0 1 01 1 0 0 0 1

Enable = 0A B D0 D

1

D2 D3

0 0 0 0 0 00 1 0 0 0 01 0 0 0 0 01 1 0 0 0 0D0=A’B’ D1=A’B

D2=AB’ D3=AB

00011011

D0D1D0D1

BA

Enable

DEKODERGambar 8.10 Rangkaian decoder 2-ke-4

Salah satu aplikasi dekoder adalah untuk menerjemahkan alamat memori menjadi lokasi fisis. Dekoder juga dapat digunakan untuk implementasi fungsi Boolean. Karena setiap jalur keluaran berkorespondensi dengan minterm yang berbeda, maka fungsi dapat diimplementasikan dengan operasi OR pada keluaran yang berkorespondensi dengan minterm yang bernilai benar. Contohnya Gambar 8.11 adalah implementasi fungsi mayoritas menggunakan dekoder 3-ke-8. Keluaran yang tidak digunakan dibiarkan tak terhubung.

Gambar 8.11: Implementasi fungsi mayoritas dengan dekoder 3-ke-8

multiplekser - demultiplekser - pertemuan 7

Education