multiplexores y comparadores

SENA CENTRO PARA LA INDUSTRIA PETROQUIMICA

MULTIPLEXORES Y COMPARADORES

GRUPO 2

ARMANDO ESTRADA GONZALEZ, MARLON MEJIA, ELVIS AVILA CATHI LEE GRAU, MARTHA ZUARES, REYNALDO RIVERA, FREDY BARRERA

13/05/2011

MANTENIMIENTO ELECTRONICO E INSTRUMENTAL INDUSTRIAL

Los multiplexores son circuitos que están compuestos por varias entradas y una salida de datos y tiene controles capaces de seleccionar una de las entradas para transmitir el resultado a la única salida. La entrada seleccionada no la dan la combinación de ceros y unos que tienen los controles. También son conocidos con el nombre de MUX. Este tiene varias representaciones graficas, por ejemplo un multiplexor de 4 entradas y una salida, que por consiguiente tiene 2 controles:


2 Centro para la industria petroquímica

Mantenimiento electrónico e instrumental industrial

Grupo 2

CONCEPTOS PREVIOS

MULTIPLEXORES : Los multiplexores son circuitos combinacionales con varias entradas y una salida de datos, y están dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada a

La entrada seleccionada viene determinada por la combinación de ceros (0) y unos (1) lógicos en las entradas de control. La cantidad que necesitaremos será igual a la potencia de 2 que resulte de analizar el número de entradas. Asejemplo, a un multiplexor de 8 entradas le corresponderán 3 de control.

Podemos decir que la función de un multiplexor consiste en seleccionar una de entre un número de líneas de entrada y transmitir el dato de un canal de información único. Por lo y una salida.

Un comparador: es un circuito electrónico comparar dos señales de entrada y variar la salida en función de cuál es mayor.

Funcionamiento del comparador

Estudiemos el siguiente circuito:

En este circuito, se alimenta el amplificador operacional con dos tensiones +Vcc = 15V y -Vcc = -15 V. Se conecta la patilla V+ del amplificador a masa (tierra) para que sirva como tensión de referencia, en amplificador se conecta una fuente de tensión (Vi) variable en el tiempo, en este caso es una tensión sinusoidal.


Centro para la industria petroquímica


CONCEPTOS PREVIOS (MARCO TEORICO)

Los multiplexores son circuitos combinacionales con varias entradas y una salida de datos, y están dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada a la salida que es única.

La entrada seleccionada viene determinada por la combinación de ceros (0) y unos (1) lógicos en las entradas de control. La cantidad que necesitaremos será igual a la potencia de 2 que resulte de analizar el número de entradas. Asejemplo, a un multiplexor de 8 entradas le corresponderán 3 de control.

Podemos decir que la función de un multiplexor consiste en seleccionar una de entre un número de líneas de entrada y transmitir el dato de un canal de información único. Por lo tanto, es equivalente a un conmutador de varias entradas

es un circuito electrónico ya sea analógico o digitalcomparar dos señales de entrada y variar la salida en función de cuál es mayor.

comparador

Estudiemos el siguiente circuito:

En este circuito, se alimenta el amplificador operacional con dos tensiones +Vcc = 15 V. Se conecta la patilla V+ del amplificador a masa (tierra) para

que sirva como tensión de referencia, en este caso 0 V. A la entrada Vamplificador se conecta una fuente de tensión (Vi) variable en el tiempo, en este caso es una tensión sinusoidal.


Los multiplexores son circuitos combinacionales con varias entradas y una salida de datos, y están dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su

la salida que es única.

La entrada seleccionada viene determinada por la combinación de ceros (0) y unos (1) lógicos en las entradas de control. La cantidad que necesitaremos será igual a la potencia de 2 que resulte de analizar el número de entradas. Así, por ejemplo, a un multiplexor de 8 entradas le corresponderán 3 de control.

Podemos decir que la función de un multiplexor consiste en seleccionar una de entre un número de líneas de entrada y transmitir el dato de un canal de

tanto, es equivalente a un conmutador de varias entradas

igital, capaz de comparar dos señales de entrada y variar la salida en función de cuál es mayor.

En este circuito, se alimenta el amplificador operacional con dos tensiones +Vcc = 15 V. Se conecta la patilla V+ del amplificador a masa (tierra) para

este caso 0 V. A la entrada V- del amplificador se conecta una fuente de tensión (Vi) variable en el tiempo, en este




Grupo 2

Códigos Digitales En términos generales, un código es un grupo de símbolos que representan algún tipo de información reconocible. En los sistemas digitales, los códigos se utilizan para manipular datos y representar números, letras, signos y otros caracteres en forma binaria, es decir como una combinación equivalente de niveles altos (1's) y bajos (0's) de voltaje. El uso de códigos es muy frecuente en la vida diaria: los seres humanos se comunican a través de palabras y otros códigos; en telegrafía se utiliza el código Morse; en radioafición se emplea el código Q; los productos de un supermercado se identifican de acuerdo con su código de barras; etc. Los siguientes son algunos ejemplos de códigos digitales:

Octal. Código de 3 bits que se utiliza para representar los números del 0 al 7. En la anterior tabla se resume este sistema de codificación. El código octal de 5, por ejemplo, es 101 (C=1, B=0, A=0); el de 0 es 000, etc. El bit de la izquierda (C) se denomina MSB o bit más significativo y el de la derecha (A) LSB o bit menos significativo. Hexadecimal. Código de 4 bits que se utiliza para representar los números del 0 al 15. En la tabla 9-2 se resume este sistema de codificación. El código hexadecimal de 13, por ejemplo, es DCBA=1101, el de 2 es 0010, etc. El bit D es el más significativo (MSB) y el A el menos significativo LSB.

Decimal codificado en binario (BCD). El BCD es un código de 4 bits que se utiliza para representar los números del 0 al 9. En la tabla 9-3 se resume este sistema de codificación. Como puede verse, el BCD es similar al hexadecimal pero no utiliza los códigos 1010, 1011, 1100, 1101, 1110 y 1111, correspondientes a los números del 10 al 15. Codificar cualquier número mayor de 9 en BCD es muy fácil. La técnica consiste en remplazar cada dígito decimal por su código BCD correspondiente. Por ejemplo, el código BCD correspondiente al número 790 es 0111 1001 0000 porque a 7 le corresponde el código 0111, a 9 el código 1001 y a 0 el código 0000.




Grupo 2

INTRODUCCION

De acuerdo al número de compuertas que posee un integrado (escala de integración), se clasifican en: SSI: Small Scale Integration, si posee entre 1 y 10 compuertas, p. ej. Integrado 7400 (4 compuertas Nand de dos entradas). MSI: Medium Scale Integration, si posee entre 10 y 100 compuertas, p. ej. Decodificadores, multiplexores. LSI: Large Scale Integration, si posee entre 100 y 1000 compuertas, p. ej. Unidades aritméticas. VLSI: Very Large Scale Integration, si posee más de 1000 compuertas, p. ej. Microprocesadores.

Una vez estudiadas las compuertas lógicas, su aplicación y las herramientas de diseño (Mapas de Karnaugh, Método de Quine Mc Cluskey) vamos a analizar bloques funcionales de circuitos combinatorios tales como multiplexores y comparadores.




Grupo 2

TALLER TEORICO

1_Realizar la síntesis de una función de 4 variables a, b, c y d que tome el valor 1 cuando el número de variables que están en estado 1 es superior al de las que se encuentran en estado 0. Nunca puede haber más de tres variables en estado 1 simultáneamente. Para ello, obtener la tabla de verdad, las expresiones mínimas de términos canónicos, y a partir de ahí, implementar el circuito Empleando el multiplexor 74LS151 y las puertas lógicas que consideres necesarias.

SOLUCION

A B C D F

0 0 0 0 0

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 0

0 1 0 1 0

0 1 1 0 0

0 1 1 1 1

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 1

1 1 0 0 0

1 1 0 1 1

1 1 1 0 1

1 1 1 1 0

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U2

74151

GND

OFF ON 1234

5

DSW1

DIPSWC_4

1 2

U1:A

74LS04

GND

D1LED-YELLOW

D2LED-YELLOW

GND

VCC




Grupo 2

2_Implementar las siguientes funciones Usando un multiplexor 4 a 1 (4 entradas con 2 líneas de selección y una salida) y los inversores necesarios.

SOLUCION;

B C F 0 0 1 0 1 1 1 0 1 1 1 0

GND

OFF ON 12

43

DSW1

DIPSW_2

VCC

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

U2

74153

GND

GND

D1LED-YELLOW

GND




Grupo 2

A B C F 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0

A B C F 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0

GND

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

U2

74153

GND

GND

D1LED-YELLOW

GND

OFF ON 123

654

DSW1

DIPSW_3

1 2

U1:A

74LS04

GND

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

U2

74153

GND

D1LED-YELLOW

GND

OFF ON 123

654

DSW1

DIPSW_3

1 2

U1:A

74LS04




Grupo 2

Nota: la relación de la tabla y el circuito dará de pendiendo de cómo asumas las variables de izquierda derecha o viceversa.

X Y X F 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1

GND

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

U2

74153

GND

D1LED-YELLOW

GND

OFF ON 123

654

DSW1

DIPSW_3

VCC

Grupo 2

3_Diseñar un circuito que ante dos entradas de cuatro bits (X e Y) presente a su salida (Z) el menor de ambos. Para el diseño se emplearan comparadores de cuatro bits y multiplexores de dos canales de cuatro bits cada uno.

A010

A112

A213

A315

B09

B111

B214

B31

A<B2 QAB4 QA>B 5

U1

7485

OFF ON 1234

5

DSW1

DIPSWC_4

OFF ON 1234

5

DSW2

DIPSWC_4

D1LED-YELLOW

GND

GND

D2LED-YELLOW

GN

D

GND

1A2 1Y 4

1B3

2A5 2Y 7

2B6

3A11 3Y 9

3B10

4A14 4Y 12

4B13

A/B1

E15

U2

74157

D3LED-YELLOW

D4LED-YELLOW

Grupo 2

4_Diseñar un circuito que permita introducir dos números decimales A y B y visualizar en un display 7 segmentos el mayor de ellos. Si ambos resultaran iguales, no se visualizaría nada.

El circuito comparador de 4 bits se realizo en este caso con 4 multiplexores colocando la entrada de (A) del comparador a cada cero (0) de entrada de los multiplexores como se muestra y la entrada (B) del comparador en la entrada uno (1) de los multiplexores, las entradas de selección con los enable a GND

Otra forma:

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U1

74151

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y5

Y6

U2

74151

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U3

74151

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U4

74151

A7

QA13

B1 QB 12

C2

QC11

D6 QD 10

BI/RBO4

QE9

RBI5

QF15

LT3

QG14

U5

7447

R4200

R5200

A010

A112

A213

A315

B09

B111

B214

B31

A<B2 QAB4 QA>B 5

U6

7485

1 2

U7:A

74LS04

OFF

ON

1234

8765

DSW2DIPSW_4

R1200

R2200

R3200

R6200

R7200

R8200

OFF

ON

1234

8765

DSW1DIPSW_4

GND

GND

VCC

VCC

A010

A112

A213

A315

B09

B111

B214

B31

A<B2 QAB4 QA>B 5

U1

7485

VC

C

1A2

1Y4

1B3

2A5 2Y 7

2B6

3A11 3Y 9

3B10

4A14 4Y 12

4B13

A/B1

E15

U2

74LS157

A7

QA13

B1 QB 12

C2 QC 11

D6

QD10

BI/RBO4 QE 9

RBI5 QF 15

LT3 QG 14

U3

74LS47

VCC

GND

D0D1

Q0Q1Q2D2

D3D4D5D6D7

EI EO

Q3

D8D9

U4

ENCODER_10_4

D0D1

Q0Q1Q2D2

D3D4D5D6D7

EI EO

Q3

D8D9

U5

ENCODER_10_4

OFF ON 1234567

11

8910

DSW1

DIPSWC_10

OFF ON 1234567

11

8910

DSW2

DIPSWC_10

VC

C

VCC

VCC

VCCGND

Grupo 2

SIMULACION CON IGUALDAD NUMERICA

A010

A112

A213

A315

B09

B111

B214

B31

A<B2 QAB4 QA>B 5

U1

7485

VC

C

1A2 1Y 4

1B3

2A5 2Y 7

2B6

3A11 3Y 9

3B10

4A14 4Y 12

4B13

A/B1

E15

U2

74LS157

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4 QE 9

RBI5 QF 15

LT3 QG 14

U3

74LS47

VCC

GND

D0D1

Q0Q1Q2D2

D3D4D5D6D7

EI EO

Q3

D8D9

U4

ENCODER_10_4

D0D1

Q0Q1Q2D2

D3D4D5D6D7

EI EO

Q3

D8D9

U5

ENCODER_10_4

OFF ON 1234567

11

8910

DSW1

DIPSWC_10

OFF ON 1234567

11

8910

DSW2

DIPSWC_10

VC

C

VCC

VCC

VCC




Grupo 2

5_Un examen de Circuitos Lógicos consta de cinco preguntas numeradas del uno a cinco, P (1:5). Para calificar dicho examen el profesor quiere disponer de un pequeño sistema digital combinacional cuyo funcionamiento se especifica de la siguiente manera:

• Para que el examen sea corregido en su totalidad será necesario haber

respondido correctamente a la pregunta P1. En caso contrario será calificado como Suspenso.

• La calificación final (Suspenso, Aprobado, Notable, Sobresaliente, Matrícula

de Honor) se obtendrá tras evaluar el resto de preguntas, P (2:5) según el siguiente criterio:

• Para obtener al menos la calificación de Aprobado será necesario haber

respondido correctamente la pregunta P5 y al menos una de las tres restantes. O bien, haber respondido correctamente las preguntas P2, P3 y P4.

• Para obtener al menos la calificación de Notable será necesario haber

respondido correctamente la pregunta P5 y al menos dos de las tres restantes. O bien, P5 y P2.

• Para obtener al menos la calificación de Sobresaliente será necesario haber

respondido correctamente las preguntas P5 y P3, y al menos una de las dos restantes.

• Para obtener la calificación de Matrícula de Honor será necesario haber

respondido correctamente todas las preguntas. • En el caso de no alcanzar al menos la calificación de Aprobado, esta será de

Suspenso .




Grupo 2

a) Especificar dicho sistema empleando un número mínimo de variables binarias de entrada/ salida y describir su significado.

TABLA DE VERDAD

P5 P4 P3 P2 SUSPENSO APROBADO NOTABLE SOBRESALIENTE MEDALLA DE ONOR

0 0 0 0 1 0 0 0 0

0 0 0 1 1 0 0 0 0

0 0 1 0 1 0 0 0 0

0 0 1 1 1 0 0 0 0

0 1 0 0 1 0 0 0 0

0 1 0 1 1 0 0 0 0

0 1 1 0 1 0 0 0 0

0 1 1 1 0 1 0 0 0

1 0 0 0 1 0 0 0 0

1 0 0 1 0 0 1 0 0

1 0 1 0 0 1 0 0 0

1 0 1 1 0 0 0 1 0

1 1 0 0 0 1 0 0 0

1 1 0 1 0 0 1 0 0

1 1 1 0 0 0 0 1 0

1 1 1 1 0 0 0 0 1




Grupo 2

b) Realizar un diseño a partir de expresiones booleanas mínimas de las funciones de salida. Usar puertas lógicas del tipo y número de entradas que sea necesario.

P5 P4 P3 P2 P1

SUSPENSO

APROBADO

NOTABLE

MEDALLA DE HONOR

12

45

6

U1:A

74HC21

1

23

U2:A

74HC08

4

56

U2:B

74HC08

1

23

U3:A

74HC86

9

108

U2:C

74HC08

12

1311

U2:D

74HC08

1 2

U4:A

74HC04

1

23

U6:A

74HC08

3 4

U4:B

74HC04

910

1213

8

U1:B

74HC21

4

56

U6:B

74HC08

4

56

U3:B

74HC86

1

23

U7:A

74HC32

9

108

U6:C

74HC08

12

1311

U6:D

74HC08

5 6

U4:C

74HC04

13 12

U4:D

74HC04

11 10

U4:E

74HC04

9 8

U4:F

74HC04

1 2

U8:A

74HC04

345

6

U5:B

74HC114

56

U7:B

74HC329

128

U9:A

74HC40751

23

U10:A

74HC08

4

56

U10:B

74HC08

OFF

ON

12345

109876

DSW5DIPSW_5

3 4

U8:B

74HC04

12

45

6

U11:A

74HC21

910

1213

8

U11:B

74HC21

9

108

U7:C

74HC32

D1LED-YELLOW

D2LED-YELLOW

D3LED-YELLOW

D4LED-YELLOW

D5LED-YELLOW

SOBRESALIENTE




Grupo 2

C) Realizar un diseño utilizando un multiplexor 8x1 con entrada de habilitación activa a nivel bajo y un número mínimo de puertas lógicas. Justificar adecuadamente el correcto funcionamiento del sistema.

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U4

74HC151

GND

00

00

3 4

U3:B

74LS04

VC

C

GN

D

1

23

U8:A

74HC08

0

D1LED-YELLOW

P5 P4 P3 P2 P1

SUSPENSO

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y6

U1

74HC151

GND

00

00

1 2

U2:A

74LS04

GN

D

4

56

U8:B

74HC08

0

D2LED-YELLOW

APROBADO

P5 P4 P3 P2 P1




Grupo 2

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U5

74HC151

GND

00

00 9

108

U8:C

74HC08

0

P1

D3LED-YELLOW

NOTABLE

P5 P4 P3 P2 P1

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U7

74HC151

GND

00

00

13 12

U2:D

1

23

U9:A

74HC08

0

D5LED-YELLOW

SOBRESALIENTE

P5 P4 P3 P2 P1




Grupo 2

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U6

74HC151

GND

00

00 12

1311

U8:D

74HC08

0

D4LED-YELLOW

P5 P4 P3 P2 P1

MEDALLA DE HONOR




Grupo 2

TALLER PRÁCTICO

Material necesario:

Circuitos integrados:

1-74151

1 - 7485

1 - 74LS48

1 - 74HC151

1 - 74LS157

1 - 74LS139

1 - 74LS04

1 - 74LS00

Resistencias: 7 - 1 k

Otros: 2 - Display 7

segmentos

Diodos LED

1. El multiplexor como generador de funciones unive rsal: Una aplicación muy útil de los multiplexores/selectores de datos consiste en la generación de funciones lógicas combinacionales en forma de suma de productos. Cuando se emplea de esta manera puede reemplazar a los diseños combinacional en base a puertas lógicas discretas, lo que permite reducir drásticamente el número de circuitos integrados utilizados y una mayor facilidad a la hora de cambiar un diseño.

En general, para implementar una función de n variables es necesario un multiplexor de n − 1 entradas de selección de datos. En esta sección realizaremos




Grupo 2

la implementación de una función de tres variables y una función de cuatro variables.

En el primer caso utilizaremos el 74LS151 para implementar la función

Para ello montaremos el siguiente circuito (Figura 1) donde a es el bit menos significativo:

SOLUCION:

1_simulacion

VCC

GND

VC

C

D1LED-YELLOW

D2LED-YELLOW

VCC

GND

GND

OFF ON 123

654

DSW1

DIPSW_3

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U2

74HC151




Grupo 2

MONTAJE




Grupo 2

2_ Una vez implementado el circuito con la ayuda de la hoja de características, conectaremos la salida a un diodo led (con su respectiva resistencia limitadora en serie) para comprobar cuando la función toma los valores lógicos ‘1’ y ‘0’.

1. Introducir todas las combinaciones posibles de entrada por los selectores de datos a b y c lo que permitirá desarrollar la tabla de verdad del circuito.

2. Se diseñara las conexiones para que el mismo multiplexor realice la función

VCC

GND

VC

C

D1LED-YELLOW

D2LED-YELLOW

GND

GND

OFF ON 123

654

DSW1

DIPSW_3

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U2

74151

GND

C B A F 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0

C B A F 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0




Grupo 2




Grupo 2

3. Ahora es el turno de realizar el montaje de una función de cuatro variables. Para ello montaremos con la ayuda de las hojas de características el circuito que se muestra en la Figura.

Solución:

GND

VC

C

D1LED-YELLOW

D2LED-YELLOW

GND

VCC

GND

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U2

74151

1 2

U1:A

74LS04

OFF ON 1234

5DSW1

DIPSWC_4

A B C D F

0 0 0 0 0

0 0 0 1 1

0 0 1 0 0

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 0

1 0 0 0 1

1 0 0 1 0

1 0 1 0 1

1 0 1 1 0

1 1 0 0 0

1 1 0 1 0

1 1 1 0 1

1 1 1 1 1




Grupo 2




Grupo 2

3_Diseñar y montar con un multiplexor 8:1 la función

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U2

74HC151

VC

C

GND

D3

GN

D

1 2

U3:A

74LS04

GN

D

OFF ON 1234

8765

DSW1

DIPSW_4

AB

CD

A B C D F

0 0 0 0 1

0 0 0 1 0

0 0 1 0 0

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 1

0 1 1 1 0

1 0 0 0 1

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 0 1

1 1 0 1 1

1 1 1 0 1

1 1 1 1 0




Grupo 2

1. Extensión de multiplexores:

Como sabemos, en el mercado se encuentran circuitos integrados multiplexores de hasta 16 entradas. En algunos sistemas digitales es posible que se necesiten más de 16 entradas a multiplexar. Entonces el diseñador se ve obligado a utilizar más de un integrado para resolver su problema. En concreto en esta práctica se pide que se diseñe y se monte Utilizando multiplexores 74HC151 (2) y cualquier otra lógica necesaria un circuito que multiplexe 16 líneas de entrada de datos a una sola línea de salida de datos.




Grupo 2

SIMULACION:

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U1

74HC151

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U2

74HC151

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U3

74HC151

OFF ON 1234

8765

DSW3

DIPSW_4

1 2

U4:A

74LS04

D1LED-YELLOW

GND

GND

D2LED-YELLOW

VCC

10000000

00000000

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

0




Grupo 2

1. Display multiplexor de7 segmentos Esta práctica pretende que el alumno entienda el significado de la multiplicación de un canal de datos. Para ello se montara el circuito de la Figura. A diferencia de los anteriores montajes, esta vez se necesitan utilizar cuatro multiplexores 2 a 1 como los que Implementa el 74LS157. También es necesario generar una señal cuadrada de 0 a 5 V que introduciremos por la entrada de selección de datos. Por último, indicar que no se debe olvidar habilitar los integrados de forma conveniente.

SIMULACION ISIS

VC

CGND

GND

1A2 1Y 4

1B3

2A5 2Y 7

2B6

3A11

3Y9

3B10

4A14

4Y12

4B13

A/B1

E15

U1

74LS157

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4

QE9

RBI5 QF 15

LT3

QG14

U2

74LS48

A2 Y0 4

B3 Y1 5

Y2 6

E1 Y3 7

U3:A

74LS139

U1(A/B)

OFF ON 12345678

9DSW1

DIPSWC_8

GND




Grupo 2

VER EL VIDEO PARA OBSERVAR EL CORRECTO FUNCIONAMIENTO

DEL CIRCUITO GENERADO POR UNA ONDA CUANDRADA.

Grupo 2

1. Indicar a que frecuencia los displays no muestran ningún tipo de parpadeo (frecuencia nominal de trabajo)

2. Indicar el rango de frecuencia máximo y mínimo de funcionamiento

3. Comprobar su funcionamiento adecuado para varias combinaciones de números en BCD.

4. Explique claramente cuál es la función de cada circuito integrado.

4_COMPARADORES

Comprobar el correcto funcionamiento de un comparador.

A010

A112

A213

A315

B09

B111

B214

B31

A<B2 QAB4 QA>B 5

U1

7485

0000

0000

D1LED-YELLOW

D2LED-YELLOW

D3LED-YELLOW

COMPARADOR DE 4 BITS




Grupo 2




Grupo 2

DISEÑO

1. Plantear una situación en la que su implementación la puedas realizar con multiplexores(el circuito debe ser implementado)

2.

R/ En nevera dispensadora de gaseosas, se necesita sacar el sabor del producto deseado seleccionando en códigos binarios solo un sabor de los ocho que hay , implementar esta situación con multiplexores de 8 a 1.

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y 5

Y 6

U1

74HC151

000

GND

D1

GND

111111

11

manzana

pera

uva

naranja

limon

sandia

mango

toronja




Grupo 2

3: Plantear una situación en la que su implementación la puedas realizar con comparadores (el circuito debe ser implementado)

R/ En dos colegios públicos escogen a los 16 alumnos cada uno, con el mejor promedio, se desea compararlos para así enumerarlos desde el 0 hasta el 15.




Grupo 2

CONCLUSION:

Podemos concluir que observamos y aprendimos como funciona los multiplexores como generador de funciones universal, adquiriendo la destreza para así implementarlos tanto en el simulador como en la protoboard

También podemos utilizar los multiplexores como extensión ya que el mercado algunas veces no encontramos dichos integrados con gran capacidad, con este podemos extender las diferentes entradas para que cumpla las condiciones con el circuito que desearíamos implementar

Aprendimos el funcionamiento de los circuitos comparadores

Con los multiplexores y comparadores podemos ahorrarnos dinero y facilitarnos el trabajo ya que con este podemos implementar circuitos con funciones ya que este opera casi en todas las funciones.

multiplexores y comparadores

Documents