parcours de formation sin – fpga formation …jltimin.free.fr/sti2d/doc/sin531_8b/fpga.pdf ·...
TRANSCRIPT
PARCOURS DE FORMATION SIN – FPGA
Formation des enseignants. Spécialité SIN du baccalauréat STI2D
Christian DupatyProfesseur de génie électrique
Lycée Fourcade 13120 [email protected]
http://genelaix.free.fr
Contrôle D’ACCES à un parking
Projet support du parcours SIN FPGA
Christian Dupaty – académie d’[email protected] http://genelaix.free.fr/
Intégration forte
Faible
consommation
FPGA et Développement Durable
C.Dupaty Académie d'Aix-Marseille 3
Puissance de
calcul
Flexibilité
d’emploi
Adaptabilité Sécurité
Fiabilité
Objectifs• Acquérir à travers une approche inductive les
connaissances et savoir-faire permettant d’élaborer des séquences de cours/TD/TP autour des FPGA dans le cadre du programme du bac STI2D.
• FPGA : field-programmable gate array
C.Dupaty Académie d'Aix-Marseille 4
Choix des outils
• Ergonomie de ‘outil de développement- Edition de schéma- Edition graphique de machines à états- Synthèse VHDL et Verilog- Simulateur
• Polyvalence de la carte de tests - Afficheurs 7 segments, LEDs, interrupteurs, poussoirs- Afficheur LCD alphanumérique- intefaces : RS232, USB, Ethernet, audio et videoin/out, VGA, HDMI, mémoire SD…- Robustesse
• Prix raisonnable pour un établissement scolaire
C.Dupaty Académie d'Aix-Marseille 6
Démonstrations
C.Dupaty Académie d'Aix-Marseille 11
� Controleur graphique VGA, Lecteur de musique WMV, Clavier PS/2, Contrôleur de SDRAM de mémoire Flash, gestion RS-232 , USB et Ethernet .(En langage VERILOG)
CYCLONE II - EP2C35
• Technologie 1.2v 90nm
• 33216 Logic Elements (LEs) LUT+Bascule D
• 475 (max) broches d’entrées/sorties (I/O)
• 483 KBits de RAM, répartis en blocks de 4KBits
• 35 multiplieurs 18bits x 18 bits
• 4 PLL (multiplication de fréquence)
• F max # 260Mhz suivant les versions.
C.Dupaty Académie d'Aix-Marseille 12
e3
e2
e1
e0
Look Up Table (LUT) Principe 2 entrées
C.Dupaty Académie d'Aix-Marseille 13
MU
X
AB
S
Exemple : fonction NAND
A B e3 e2 e1 e0 S
0 0 x x x 1 1
0 1 x x 1 x 1
1 0 x 1 x x 1
1 1 0 x x x 0
0
1
1
1
Structure LAB (logic array bloc)
C.Dupaty Académie d'Aix-Marseille 16
EP2C35: 2100 LABsChaque LAB contient 16 LEs
Recommandations d’équipements
• Pour un élève :
• Un PC WINDOWS/LINUX deux cœurs (ou plus)écran 19 pouces (ou plus)
• Connexion internet
• Logiciel QUARTUS 10.x WEB-edition pour la formation de base. Avec licence (gratuite) pour une utilisation avancée.
• Une carte DE2, DE2-70, DE2-115 (#250€-350€)
• Dans la classe, pour les démonstrations avancées et les TP de configuration :
• Un écran VGA pour les essais
• Une souris et un clavier (connecteurs PS2)
• Une source vidéo (lecteur DVD)
• Un ensemble micro Haut parleur
• Une prise Ethernet pour le KIT DE2
C.Dupaty Académie d'Aix-Marseille 17
Fournisseurs
• QUARTUS II :
https://www.altera.com/download/dnl-index.jsp
• KIT DE2 :
http://web.cnfm.fr/ALTERA/
C.Dupaty Académie d'Aix-Marseille 18
Prérequis
Bonne connaissance de la logique combinatoire et séquentielle.
– Algèbre binaire, numération binaire, BCD, hexadécimale, code ASCII etc…
– Fonction combinatoires
– Multiplexage, démultiplexage, codage, décodage …
– Bascules RS, D, JK etc…
– Compteur synchrone, asynchrones, mémoires, TIMER (astables, monostables)
– Notions sur le langage VHDL
– …
C.Dupaty Académie d'Aix-Marseille 20
Développement d’applications sur
FPGA
C.Dupaty Académie d'Aix-Marseille 21
SCHEMAS Machines à états VHDL(s)
SCHEMA de haut niveau
VHDL de haut niveau Symboles
Structure pédagogique
• Réaliser complètement le gestionnaire de parking en utilisant les trois outils de description :
– SIN FPGA 1: description par schéma, apprentissage des outils
– SIN FPGA 2: Description par machines à états
– SIN FPGA 3: Description en langage VHDL
Chaque module est accompagné d’exercices
d’apprentissage et d’applications
C.Dupaty Académie d'Aix-Marseille 22
Gestion d’un Parking
• Gérer les accès à un parking de n places.
• Afficher le nombre de place disponibles dans
le parking
• Autoriser l’accès s’il reste au moins une place
C.Dupaty Académie d'Aix-Marseille 23
Descriptions
C.Dupaty Académie d'Aix-Marseille 24
Décompter
Compter
Autoriser l’entrée
d’un véhicule
Détecter la sortie
d’un véhicule
Comparer avec 0
Comparer avec le
nombre max de
places
Afficher le
nombre de places
restants
Autoriser
l’ouverture de la
barrière
Max
Véhicule
entrant
Véhicule
sortant
Barrière
Initialise, parking vide Utilisateur
Vert : fonctions développées par
MAE
Bleu : fonction développée par
macro-composants
Rouge : fonctions développées en
VHDL
Orange : fonctions développées en
schéma
VHDL
• Les TP font appels
à des notions du
langage VHDL.
• Consultez le livre
de J.Weber et
S.Moutault
http://books.goog
le.fr/books?id=AK
oIOwjcqnUC
C.Dupaty Académie d'Aix-Marseille 26