politecnico di milano sviluppo di componenti per sistemi dedicati tramite edk: il caso della dft...
TRANSCRIPT
Politecnico di MilanoPolitecnico di Milano
SVILUPPO DI COMPONENTI PERSVILUPPO DI COMPONENTI PERSISTEMI DEDICATI TRAMITE EDK:SISTEMI DEDICATI TRAMITE EDK:
IL CASO DELLA DFTIL CASO DELLA DFT
Relatore: Prof. Fabrizio FERRANDI
Correlatore: Ing. Marco Domenico SANTAMBROGIO
Vincenzo RANA
MATRICOLA 654968
Vincenzo Rana
SommarioSommario
• IntroduzioneIntroduzione
• Architetture di riferimento e finaleArchitetture di riferimento e finale
• Trasformata discreta di FourierTrasformata discreta di Fourier
• Implementazioni del componenteImplementazioni del componente
• Spazio di indirizzamento del componenteSpazio di indirizzamento del componente
• Dati relativi alle architettureDati relativi alle architetture
• Conclusioni e sviluppi futuriConclusioni e sviluppi futuri
Vincenzo Rana
Virtex II Pro Evaluation Virtex II Pro Evaluation BoardBoard
FPGAFPGAParallel Cable IVParallel Cable IV Porta serialePorta seriale
Vincenzo Rana
Schema di una FPGASchema di una FPGA
Blocchi diBlocchi di
input/outputinput/output
Blocchi logiciBlocchi logici
configurabiliconfigurabili
InterconnessioniInterconnessioni
configurabiliconfigurabili
Vincenzo Rana
Architettura di riferimentoArchitettura di riferimento
Vincenzo Rana
Architettura finaleArchitettura finale
Vincenzo Rana
Trasformata discreta di Trasformata discreta di FourierFourier
Analisi in frequenza dei segnaliAnalisi in frequenza dei segnali
• NN rappresenta il numero di campionirappresenta il numero di campioni
• nn rappresenta il campione rappresenta il campione consideratoconsiderato
• kk//NN rappresenta la frequenzarappresenta la frequenza
Vincenzo Rana
Implementazione originariaImplementazione originaria
Vincenzo Rana
Implementazione finaleImplementazione finale
Vincenzo Rana
Schema del DFT_moduleSchema del DFT_module
Calcolo terminatoCalcolo terminato
Calcolo non terminatoCalcolo non terminato
Segnale di avvioSegnale di avvio
Vincenzo Rana
Spazio di indirizzamentoSpazio di indirizzamento
Vincenzo Rana
Registri in fase di ingressoRegistri in fase di ingresso
Vincenzo Rana
Registri in fase di uscitaRegistri in fase di uscita
Vincenzo Rana
Dati relativi alla DFT_32Dati relativi alla DFT_32
Vincenzo Rana
Dati relativi alla DFT_1Dati relativi alla DFT_1
Vincenzo Rana
Relazione tra cicli e blocchiRelazione tra cicli e blocchi
Vincenzo Rana
Relazione tra gate e blocchiRelazione tra gate e blocchi
Vincenzo Rana
Relazione tra cicli e gateRelazione tra cicli e gate
Vincenzo Rana
Relazione tra costo e Relazione tra costo e blocchiblocchi
AA
CC
BB
Vincenzo Rana
Conclusioni e sviluppi futuriConclusioni e sviluppi futuri
• CONCLUSIONICONCLUSIONI
• Realizzazione di un sistema dedicato per il calcolo della Trasformata discreta di Fourier
• Implementazione di due architetture effettivamente mappabili sulla FPGA xc2vp7
• SVILUPPI FUTURISVILUPPI FUTURI
• Utilizzo della FPGA xc2vp20 per le architetture che richiedono una maggiore area