por anton petrov, plovdiv university, departamento ecit

Nodes and elements of AS – task2_21

Sistemas Automatizados

Módulo 2 – Nódulos y elementos de los Sistemas automatizados

Tarea 2.2: Multiplexores analógicos y digitales.

Circuitos de Muestreo y Retención

Por Anton Petrov, Plovdiv University, Departamento ECIT

Nódulos y elementos de los AS – tarea2_2


Temas principales1. Elementos de conmutación (SЕ) - características

2. Características SE analógicos con y sin contacto.

3. Organización de los multiplexores

4. Algunas de las aplicaciones de los multiplexores analógicos

5. Multiplexores diferenciales

6. Multiplexores de señales lógicas (multiplexores digitales)

7. Dispositivos multi-funcionales para la adquisición de datos

8. Circuitos de muestreo y retención



Elementos de conmutación digitales (DSE)

The equations of the output functions are: C.XY и X.CY ,

More complex control variants: Y = X.C1.C2 , т.е. Y = X при C1 = C2 = 1 и Y = X. (C1 + C2), т.е Y = X при C1 + C2 = 1

X, Y y C son la entrada, la salida y las señales lógicas de control respectivamente. Con C=1 se deja pasar a la señal multiplexada siendo en el primer caso Y= X , mientras que en el segundo caso . Con C=0 no se deja pasar a la señal, correspondiendo con Y=0 para el primer caso e Y=1 para el segundo caso.

XY

Elementos lógicos de los tipos AND o NAND se utilizan normalmente en el interior de los DCE



Ellos pueden ser de dos tipos, de contacto (relé) y sin contacto (semiconductor).

Transmisión de un ASE ideal:

En el caso particular, cuando a = 0, b = 1, las ecuaciones se simplifican

Ecuaciones de transmisión de un ASE real

Es deseable que F2(X)<<F1(X) :

F1(X) = f1(X) + 1(t)

F2(X) = f2(X) + 2(t)

4

Elementos de conmutación analógicos (ASE)

0Cat 0

1Cat .XbaY

0Cat 0

1Cat XY

0Cat )(2

1Cat F1(X)

XFY

Estas dos funciones tienen componentes determinados, dependiendo de la señal de entrada X y de los componentes aleatorios –funciones del tiempo t arbitrarias. Es deseable que los componentes, dependientes del tiempo (ruidos) sean mínimos.



ASE de contacto (relé) – 1

Ventajas:- Rз (RON) 0 (partes de Ohm), Rо (ROFF) (miles de Giga-ohms).

Inconvenientes:- Elevada inercia; - Duración considerable de la oscilación de los contactos; - Inestabilidad de la Rз, debida a:

- Fuerza inestable de la presión en los contactos; - Oxidación; - Falta de limpieza; - Desgaste mecánico; - Erosión electrónica; - Cambio en la posición mutua de los contactos.



ASE de contacto (relé)– 2

Métodos para reducir la influencia:

- Selección de los elementos de multiplexación con variaciones pequeñas de RON;

- Cubierta con metales, no susceptibles a la corrosión: Au, Ag, Pt, W, Pd etc.

- Posicionamiento en gases neutrales o medios líquidos: N, H, He, petróleo mineral. Líquidos de silicio orgánicos;

- Humedeciendo los contactos con Mercurio (especialmente para potencias elevadas).

- Encapsulación hermética (relé tipo reed);

Otros parámetros:

- Frecuencia máxima de conmutación;

- Inductancias y capacitancias parásitas.



ASE sin contacto (semiconductores)



Parámetros básicos de los ASE sin contacto (semiconductores)

Rango del voltaje de entrada;

Resistencia en estado ON Ron;

Corriente de fuga Ioff sobre Roff;

Capacitancias parásitas Cioff, CDoff y CDS;

Coeficientes de transmisión;

Distorsiones no-lineales;

Tiempo de retardo de las señales a lo largo de la conmutación;

Tiempo de estabilización del Uout;

Voltaje, corriente y tiempo , parámetros de las señales de control;

Número de entradas y líneas de dirección (se refiere a todo el módulo en conjunto).



Organización de los multiplexores

En los diagramas de ambos circuitos el decodificador elije y cierra uno de los interruptores de acuerdo a la dirección proporcionada. Por ejemplo, cuando la dirección es: 00....0 el interruptor S1 se cierra, cuando la dirección es: 00....1 el interruptor S2 se cierra etc. El último interruptor Sn se cierra cuando la dirección es: 11....1. Dependiendo de la dirección proporcionada, obtendremos la entrada correspondiente del multiplexor que será la salida común, mientras que para el de-multiplexores es la entrada común la que se dirige a la salida correspondiente.

DECODIFICADOR DECODIFICADOR



Ejemplo: interruptor CMOS analógico cuádruple MC74HC4066A

Un interruptor popular cuádruple analógico Multiplexor/De-multiplexor

Velocidad elevada de conmutación con un retardo pequeño 8-12ns con sequedad t0

Coeficiente RON/ROFF elevado

Perturbaciones mutuas pequeñas entre los conmutadores

Diodo de protección para todos los tipos de entradas/salidas

Gran rango de voltaje de suministro = 2.0 hasta 12.0 V

Gran rango de la señal de entrada= 2.0 hasta 12.0 V

Linealidad elevada y pequeña RON – típicamente 20-25 Ohms con sequedad t0

Ruido reducido

Contiene: 44 transistores FET o 11 puertas equivalentes



MC74HC4066 Diagrama de bloques y toma de corriente IC



MC74HC4066 – algunas aplicaciones

Estas son algunas aplicaciones del conmutador de tipo cuadripolo :

Nivel convertidor TTL/NMOS CMOS;

Multiplexor de 4-entradas;

Amplificador de Muestreo/Retención.



13

Multiplexor de Burr Brown MPC800

MPC800 puede operar en los siguientes modos: 1х16 entradas, 2x8-entradas, así como realizando el papel de un MUX diferencial de 8-entradas. El diagrama del circuito incluye tres decodificadores. El primero tiene solo 2 salidas y se encuentra controlado por la dirección de entrada A3.Con A3=0 se selecciona el decodificador A, mientras que con A3=1 el que se selecciona es el decodificador B. Con el modo de f 1x16 entradas se combinan las entradas A y B, mientras que con el modo de 2x8 entradas estas son utilizadas como salidas separadas.Para operar en modo diferencial A3 se conecta al voltaje- VCC, se permite la operación simultánea de los dos decodificadores A y B y los canales son seleccionados en ambas partes del diagrama del circuito al mismo tiempo. Para la selección de los canales diferenciales solamente se usan 3 líneas de dirección: A0 – A2. Las entradas diferenciales están formadas por las parejas 1A – 1B; 2A – 2B etc., mientras que las salidas diferenciales están formadas por OutA y OutB. Para mayor información ver www.burr-brown.com )

Diagrama de bloques del multiplexor analógico MPC800 de Burr Brown


http://www.burr-brown.com/


Tabla de la verdad

A3 se utiliza como código de la dirección digital Canal permitido

Permitir A3 A2 A2 A0 SALIDA_A SALIDA_B

0 x x x x no no

1 0 0 0 0 1A no

1 0 0 0 1 2A no

1 0 0 1 0 3A no

1 0 0 1 1 4A no

1 0 1 0 0 5A no

1 0 1 0 1 6A не

1 0 1 1 0 7A no

1 0 1 1 1 8A no

1 1 0 0 0 no 1B

1 1 0 0 1 no 2B

1 1 0 1 0 no 3B

1 1 0 1 1 no 4B

1 1 1 0 0 no 5B

1 1 1 0 1 no 6B

1 1 1 1 0 no 7B

1 1 1 1 1 no 8B



Otras empresas, productoras de multiplexores

Otros multiplexores utilizados frecuentemente son aquellos de las series CMOS de la

empresa RCA 4051 (8 1), 4052 (2х4 1), 4053 (3х2 1), 4067 (16 1), así como

sus análogos producidos por la empresa Philips, cuyos símbolos digitales son los

mismos, excepto por las letras HEF delante de los símbolos, y también los

multiplexores analógicos ADG 408/409 de la empresa Analog Devices.



Aplicaciones del АМ – 1

El diagrama del primer circuito muestra la resistencia equivalente R procedente de la resistencia interna del conmutador analógico habilitado del multiplexor (cuando este es comparativamente pequeño, este puede ser omitido) junto con la resistencia del grupo de resistencias habilitadas. De esta forma, por ejemplo, cuando se habilita la entrada 1 nosotros podemos asumir que R =0, si la entrada 2 está habilitada – R = R1, cuando la entrada 3 se habilita – R = R1+ R2 etc.En el diagrama del segundo circuito R está definida por la resistencia del resistor habilitado (R1 o R2 o R3 o R4) y la resistencia interna del conmutador.




Los diagramas de los circuitos funcionan de manera similar; en el primero los condensadores están conectados en serie y la capacitancia equivalente se calcula a partir de la ley de conexión en serie de capacitancias, mientras que en el segundo caso se conectan directamente.




El coeficiente de amplificación del amplificador inverso se controla digitalmente aquí por medio controlador digital de la resistencia total en el circuito de realimentación



Aplicaciones del АМ – amplificador digital controlado (Simulación con Multisim)



Aplicaciones del АМ – amplificador digital controlado Resultados de la simulación (Multisim)




La selección de la frecuencia de corte del filtro está digitalmente controlada por medio del controlador digital con coeficientes F(D)=R.




La constante de tiempo del integrador está controlada digitalmente aquí por medio del control digital sobre la resistencia de la entrada.



Multiplexores diferenciales – 1

Puede observarse que en el caso de compensaciones de las señales perturbadas, desciende de forma de fase sinusoidal en las dos salidas del sensor diferencial. El nivel de supresión de las señales de fase sinusoidal depende del nivel de simetría del multiplexor diferencial y del amplificador diferencial que le sigue.



Multiplexores diferenciales– 2

Los multiplexores diferenciales son unos de los que se construyen más frecuentemente basándose en dos multiplexores estándar, controlados por el dispositivo de control de la comunicación CCD y la conmutación simultánea.Los multiplexores MUX1 y MUX2 se combinan formando un multiplexor común, que puede operar como un multiplexor asimétrico con 2N canales, y como un multiplexor diferencial con N canales, tal y como el multiplexor analógico MPC800 descrito en la parte superior.



Amplificadores diferenciales



Multiplexores digitales – 1



Multiplexores digitales– 2



Dispositivos multifuncionales para la adquisicion de datos

Фиг.5.15. Блокова схема на многофункционалния модул NI6070E/71E

• En los sistemas reales para la adquisición de datos (DAQ) raramente se utilizan módulos especializados, en cambio combinar cierto número de diferentes funciones es lo que más frecuentemente se usa, tales como multiplexores analógicos, ADC, cierto número de entradas y salidas digitales, contadores/temporizadores etc.

• Como un ejemplo de diagrama de bloques se muestran los módulos NI6070/71E producidos por la empresa National Instruments (NI).

Diagrama de bloques del módulo multifuncional NI6070/71E



Características del NI6070E/71E – 1

Hardware:

- 16 o 64 entradas analógicas

- ADC incluido de 12-bit

- Frecuencia máxima de medición1.25MS/s (MS – a partir de mega muestras);

- 2 salidas analógicas con DAC incluidos de 12-bit DAC con frecuencia máxima de1MS/s;

- 8 líneas de entrada/salida digital(5V TTL/CMOS);

- 2 x 24-bit contadores-temporizadores 20MHz;

- Comienzo analógico y digital;

- 15 rangos analógicos de entrada.

- Contiene DAC calibrados y memoria incluida.

- Variedad para los bus PCI y para el estándar extendido del PCI – PXI.



Características del NI6070E/71E – 2

Software:- ОС: Windows 9x/NT/XP/Vista/7; Mac OS9; Linux;- Operación en tiempo-real junto con el paquete LabVIEW;

Software recomendado:- LabVIEW;- LabWindows/CVI;- Measurement Studio para Visual Basic;- VI Logger

Software Compatible:- Visual Basic;- C/C++.- Controlador de software NI-DAQ (entregado con los módulos).

Los módulos contienen un calibrador DAQ y memoria embebida. Variedad para el bus PCI así como para el estándar extendido del PCI – PXI se encuentran en fase de desarrollo. La empresa también ofrece módulos con una mayor resolución 16-bits – para mediciones más precisas pero con un tiempo de acción más lento.

(para más información ver www.ni.com).


http://www.ni.com/


Diagrama del circuito Muestreo/retención – base de configuración

Con un conmutador MOS

Diagrama base del circuito

El proceso de “muestreo-retención” puede observarse como la multiplicación de la señal por una cuadrícula de funciones delta uniformemente posicionadas y guardar el resultado de la multiplicación hasta el final del proceso de cuantificación por medio del ADC.

Este proceso se realiza por medio de un condensador y un conmutador electrónico, que se cierra (muestreo) y se abre (retención) periódicamente con la frecuencia de discretización



Un diagrama de bloques simplificado del proceso de muestreo y retención se muestra en

la parte inferior, tratando de producir segmentos a partir de una señal continua en el tiempo

(CT). Bajo el control de la señal de tiempo el circuito conmuta desde la fase de muestreo

(el conmutador en serie cerrado y el que está en paralelo - abierto) hasta la fase de

retención (posiciones de los conmutadores contrarias al caso anterior) y genera

segmentos de la señal de entrada. (ver Tarea 2_1_material de formación)

Diagrama del circuito Muestreo/retención


Conmutador electrónico

Nodes and elements of AS – task2_2 33

Muestreo y retención – esquemáticos

а) – Un diagrama simplificado del circuito de un S/H sin realimentación simplificado. Los amplificadores

A1 y A2 operan como repetidores con К1. A3 es un repetidor lógico y controla el conmutador S.

b) – S/H con realimentación. Mejora la precisión y otras características. Los diodos, de sentidos

contrarios, reducen el error desde el paso directo y disminuyen el voltaje en el capacitor en la fase de

fijación.

c) – con realimentación, pero con C conectado en la realimentación de A2 y el S/H operando en la fase

de muestreo como un integrador. La salida inversa de A2 y el mismo conmutador están en el punto de

suma y bajo un potencial cercano a 0. De este modo el conmutador S puede considerarse como un

conmutador al comienzo de la fase de retención y que puede conectarse la salida de A1 a 0 (tierra),

reduciendo así las fugas que se producen a través de él. La tase da acción de este tipo de S/H, sin

embargo, se reduce, porque C se carga bastante rápido a través de Requiv.



Diagrama de un circuito diferencial de FS

Los diagramas del circuito diferencia de un FS son apropiados cuando la fuente de la señal (sensor) es tambien diferencial.Se requiere un alto nivel de simetría en los diagramas.

Diagrama básico Diagrama real con efecto-campo de los transistores



Procesos y errores en los circuitos de S/H

Тa – tiempo de apertura: desde el momento en el que se proporciona Us=0 para abrir el conmutador S, ej: el retardo del conmutador;Тtr1 – tiempo del estado transitorio para la fase de fijación;Тsum1 – tiempo total para el establecimiento de la fase de retención : Тsum1=Тa + Тtr1;Тapr – tiempo para la aproximación del Voutput (Uy) al Vinput (Ux) después de volver a conmutar a la fase de muestreo;Тtr2 – tiempo del estado transitorio en las conmutaciones recurrentes a la fase de muestreo;Тsum2 – tiempo total de establecimiento de la fase de muestreo Тsum2=Тapr + Тtr2;se – error acumulado procedente del estado transitorio cuando se pasa de conmutación a fijación;ce – error procedente de la caída producida cuando se descarga el condensador C.pe – error procedente del camino directo a través de la parásita Ck



Empresa de circuitos S/H – 1




SHC5320

Фиг. 6.4. Принципна схема на SHC5320

ПАРАМЕТРИ Време на избиране с точност до 0.01%: 1.5s max Време на установяване: 350ns max; Апертурно време 25ns; Честота на избиране 2MHz; Скорост на спадане при +25C: 0.5V/s max; TTL съвместими; Напълно диференциални входове; Вътрешен запомнящ капацитет; Два температурни диапазона:

–40C to +85C (KH, KP, KU) –55C to +125C (SH)

Видове корпуси: 14-pin керамичен, пластмасов DIP, и 16-pin SOIC. Схемата е биполярна, монолитна и е предназначена за събиране на данни с висока скорост.

Schematics of SHC5320

PARÁMETROS

Tiempo de seleccion con precision del 0.01% : 1.5s max

Tiempo de establecimiento: 350ns max

Tiempo de apertura: 25ns

Frecuencia de selección: 2MHz

Tasa de goteo a +250C: 0.5V/s max

TTL compatible

Entradas completamente digitales

Capacidad de mantenimiento interna

Dos rangos de temperatura: - 400C to +850C (KH, KP, KU)

- 550C to +1250C (SH)

Tipos de paquetes: cerámicos de 14-pin, DIP plásticos y SOIC de 16-pin

El diagrama del circuito es bipolar, monolítico y realizado para velocidades de adquisición de datos elevadas


Ajuste offset

Capacitor de mantenimiento externo

Referencia común

Control ancho de banda

Esquemáticos del SHC5320

entrada -

entrada+

Modo control

salida



SHC605 – Parámetros Rango dinámico libre de errores muy ancho:

90dB a 1MHz y 20MS/s



Tiempo de selección pequeño: 30ns a 0.01%

Tiempo de apertura: menor de 1.5ns

Tasa de goteo pequeña: 8mV/s max Tmin hasta Tmax

Consumo reducido: 335mW

Arquitectura universal: no-inversor, inversor y amplificador diferencial

Lógica compatible con TTL y ECL

Empaquetado pequeño: SO-16

Amplio rango de temperaturas: - 400C hasta + 850C

El diagrama del circuito es un amplificado para el muestreo y la retención monolítico, de alta velocidad, extremadamente preciso



Aplicaciones de los circuitos de S/H

1. Para mantenimiento temporal el valor momentáneo de la señal analógica para el tiempo

de la conversión en código digital gracias al ADC en los circuitos de medida del AS.

2. En el proceso de discretización y cuantificación de señales analógicas con la finalidad

de convertirlas en código digital y realizar el mantenimiento y/o la transmisión a distancia en

una comunicación digital. En este caso la frecuencia de discretización debe definirse de

acuerdo al teorema de Nyquist y la tasa de acción del S/H debe ser la apropiada para esta

frecuencia.

3. Para registrar procesos de elevada velocidad por medio de cierto número de S/H y ADC.

4. En la salida del DAC con el fin de eliminar los rebotes de la señal de salida cuando el

código digital varía en la entrada del DAC.

5. Para una realización multicanal DAC más económica – un distribuidor analógico de

señales con un DAC y un determinado número de S/H etc.



Aplicación de los S/H – 1

Colocación de un S/H en circuitos con multiplexación y conversión



Aplicación de los S/H – 2

Aquí se muestra un ejemplo, representando el uso de un S/H en AS con el objetivo de aumentar la velocidad de la multiplexación de los sensores. En este caso el S/H se coloca después del АМ y permite así incrementar la velocidad de multiplexación debido al echo de que, mientras el ADC convierte el valor de la señal procedente del sensor dado, el dispositivo de control (CD) puede proporcionar una nueva dirección para que el multiplexor conmute al siguiente sensor.

Uso del S/H para aumentar la acción rápida en el proceso de multiplexación y medición



Aplicación de los S/H– 3

Las señales para fijar los segmentos se envian al S/H1 – S/H4 en intervalos de tiempos iguales por medio del sistema de microprocesador. Los segmentos son convertidos por el ADC1 – АDC4 y entonces se transmiten al sistema del ordenador central (CS) por el multiplexor digital (DM).

Diagrama del circuito para el registro y medida de un proceso rápido


Sistema MP

por anton petrov, plovdiv university, departamento ecit

Documents