ESCUELA POLITÉCNICA NACIONAL

FACULTAD DE INGENIERÍA ELÉCTRICA

"RECEPTOR DE SEÑALES DE AUDIO UTILIZANDO PCM"

porCARLOS R. HERRERA GALIANO

TESIS PREVIA A LA OBTENCIÓN DEL TITULO DE INGENIERO ELECTR^

CO M LA ESPECIALIZACION DE INGENIERÍA ELECTRÓNICA Y TELECO_

MUNÍCACIONES EN LA ESCUELA POLITÉCNICA NACIONAL

QUITO, DICIEMBRE 1981

Certifico que el presente tra^

bajo ha sido elaborado en su

totalidad por el |Sr. Carlos R

Herrera Galiano.

DR. KANTI HOREDirector de Tesis

DEDICATORIA

A mis padres y

A mi hermana

AGRADECIMIENTO

A todas las personas que, de

una u otra forma, contri buye_

ron con su ayuda para la te_r

mi nación de este trabajo.

Í N D I C E

Pag.

INTRODUCCIÓN

Características . .. 1

Objetivos 2

CAPITULO I

Diagrama de Bloques y Funcionamiento 3

1-1 Descripción General 3

1-2 Funcionamiento 3

1-3 Demodulación 41-4 Conversión Digital-Análoga/Decodificación ... 5

1-5 Muestreo y Retención a la Salida del Convertj_

dor (DAC) 7

1-6 Filtrado 8

1-7 Expansión no lineal de la señal de audio 8

1-8 Amplificación de la Señal 9

CAPITULO II

Introducción 10II-l Circuito para la Demodul ación 11

II-1.1 Consideraciones Teóricas 11

II-l .2 Diseño 11II-2 Circuito para la Conversión Digital Análoga/

Decodificación 23

II-2.1 Consideraciones Teóricas 23

11-2.2 Diseño 23

II.3 Circuito para el Muestreo y Retención 35

11.3.1 Consideraciones Teóricas 35

11.3.2 Diseño 35

II-4 Filtro Pasa-bajos 39

Pag

II-4.1 Consideraciones Teóricas 39

11-4.2 Diseño 40

II-5 Circuito para la Expansión No Lineal de la Se_

nal 47

II-5.1 Consi de rae iones Teóricas 47

11-5.2 Diseño 47

II-6 Circuito para la Amplificación de la Señal .. 51

II-6.1 Consideraciones Teóricas 5111-6.2 Diseñe 52

CAPITULO III

Construcción 55

III-l Comentarios Generales 55

III-2 Análisis de los Resultados 57

III-2 Conclusiones y Recomendaciones 69

CAPITULO IV

Manejo del Equipo 71

Modo de Operación 72

Bibliografía

RECEPTOR DE SEÑALES DE AUDIO UTILIZANDO PCM

INTRODUCCIÓN

El presente estudio materia de esta Tesis, es una de las tari_tas aplicaciones que se pueden dar a los si stemas de Modula_ción por Código de Pulsos (PCM).

Se ha escogido para el presente trabajo la señal proven i en-te de un transmisor de señales de audio que utiliza la téc-nica de Modulación por Código de Pulsos, este tipo de i nfor^mación nos provee de una apreciable exactitud de la señal deentrada al transmisor y que el receptor la u t i l i z a para re-cuperarla lo mas fiel pos i ble.

El tratamiento que se ha dado a la señal de entrada en eltransmisor es un proceso de conversión an a l o g o - d i g i t a l porlo que en el receptor se hace im p r e s c i n d i b l e real i zar el pro^ceso de conversión di gi tal-análogo para de esta manera recjjperar la señal que se tuvo a la entrada del transmisor.

Tomando en cuenta que el ruido que se pueda presentar en lalínea de transmisión entre el transmisor y receptor no afe£ta en el proceso de recuperación de la señal.

CARACTERÍSTICAS

Debido a que en el transmisor se puede variar las señales decontrol para el proceso de conversión a n á l o g o - d i g i t a l , lasmismas que son enviadas al receptor, en este se obtienenlassiguientes características para el proceso de conversión di-gital -analogo:

Frecuencia de cuantización v a r i a b l e

Frecuencia de muestreo variable (sal ida del convertidor

gital análogo)Numero de niveles de cuantización variable.Expansión no lineal de la señal de audio.

OBJETIVOS

El objetivo i n i c i a l de la presente tesis es el de la adqui si_

ción de experiencia práctica con estos sistemas de modulación

por código de pulsos que en la actual i dad son de mucho uso.

Además por las características que posee puede ser utilizado

como equi po demostrativo en el laboratorio.

C A P I T U L O I

1-1 DESCRIPCIÓN GENERAL

En esenc ia el receptor de s e ñ a l e s de aud io c o n s i s t e en un e-

quipo que nos permite reproducir en la forma más fiel posi -

ble la in formac ión que se t iene a la ent rada del t r ansm iso r .

El d i ag rama de b loques general de un receptor de M o d u l a c i ó n

de pu lsos C o d i f i c a d o s ( P C M ) es el que se ind ica en la F igu-

ra 1.1-1, el mismo que nos s i rve como re ferenc ia para el di-

seño y c o n s t r u c c i ó n del presente t rabajo, .

P C M ^= — E* y t I I U Ü l l f t U I X •"" —"03" r i l l K T I H R H Bte F I L T R E P A S A BAJI S U I D A Atí l l l_

FIGURA 1-1-1 DIAGRAMA DE BLOQUES GENERAL DE UN RECEPTOR DE PCM

F U N C I O N A M I E N T O

Para una mejor v i s u a l i z a c i ó n del recep to r , se lo ha di vi di -

do en b loques , de acue rdo a la func ión e s p e c í f i c a que desem-

peña cada uno de e l los en el c i rcui to total , como se ve en la

Figura 1-2.1.

Í ÍHlKmiAU __

^D t M í ü U L A Ü U f i

» ...fr»

C B I H f l S O R

D l f i l H LA R A L 8 G G

i i

6 E I E U H RD E

S E Ñ A L E S

— .....frM U E W E D

TI E T E I C 1 Q H

J ¡

Qp

F U T R OP A S A

B A i D S-,

A M P L I F I C A D O »

D EU B t f l

E X P A K S Q R -

S U I D A A U Ü I D ,

FIGURA 1-2-1. DIAGRAMA EN BLOQUES DEL RECEPTOR

El funcionamiento del receptor en base al diagrama en blo-ques es el siguiente:

La señal modulada en frecuencia que proviene del transmisores demodulada con el fin de recuperar la señal de reloj y dedatos que en forma digital han sido enviados al receptor, es_tos datos digitales recuperados son convertidos a su valoranálogo correspondí ente. La señal análoga es muestreada yretenida hasta completar la pal abra correspondí ente; luegoes filtrada para recuperar la señal original además el fil_tro atenúa señal es de frecuencia no deseadas. A continuaciónla señal es expandida si en el transmisor la amplitud de laseñal de audio ha si do comprimida. Finalmente la señal deaudio es amplificada para tener un nivel razonable de lamisma.

En los siguientes puntos de este capítulo se explica con másdetalle cada uno de los bloques que conforman el receptor.

1-3 DEMODULACIÓN

Como se mencionó anteriormente 1 a información que provienedel transmisor es una señal modulada en frecuencia, la mis

ma que contiene señales de datos y de reloj, razón por la

cual es indispensable real i zar la demodulación con la fina-

11 dad de obtener una recuperación independiente de las dos

señales mencionadas.

Se hace necesaria la recuperación de la señal de reloj debj[

do a que si se la genera en un circuito en el receptor se

tiene problemas en lo que se refiere a la sincronizacióndel

sistema, igual cosa ocurre en la señal de comienzo de con-

versión (S) que se trata en el siguiente punto.

1-4 CONVERSIÓN DIGITAL-ANALOGA/DECODIFICACION

Esta etapa del receptor está formada por los siguientes blo_

ques que se ven en la Figura 1-4.1.

E S T R A G A D A S E R I A L D A T O S

CK

R E G I S T R O D E

A P R O X I M A C I O N E S S U C E S I V A S

10 B I T S

C B H E R T I D Q R

H 6 I T I L m inoS U I D A A N U O S !

FIGURA 1-4-1 DIAGRAMA DE BLOQUES DEL CONVERSOR DIGITAL/ANÁLOGO

Se n e c e s i t a es ta e tapa de c o n v e r s i ó n d i g i t a l - a n á l o g a , d e b i -do a q u e l o s d a t o s r e c u p e r a d o s en el d e m o d u l a d o r son c a n t i -dades d i g i t a l e s l a s m i s m a s q u e e s t á n d e t e r m i n a d a s p o r l a p r e

sencia a ausencia de niveles fijos de voltaje. Estas canti-dades di g i tal es son convertí das a su valor análogo correspojídi ente.

La conversión d i g i t a l - a n á l o g a útil iza el método de aproxima-ciones sucesivas, el mismo que es ampliamente usado especia]_mente por su alta velocidad y resolución.

En este tipo de conversores, el tiempo de conversión es fijo,independiente de la magnitud de la señal de voltaje ó corrier^te utilizada como entrada. Cada conversión es única e inde-pendiente de los resultados obtenidos en conversiones previas,debido a la lógica externa. En general la técnica de conve;rsión consiste en la comparación de una entrada desconocida conun voltaje ó corriente bien determinado, que se ha generadointernamente a la salida de el conversor d i g i t a l - a n á l o g o co-mo parte del proceso. La entrada del conversor d i g i t a l - a n á -logo consiste en señales d i g i t a l e s provenientes del registrode aproximaciones sucesivas. El proceso de conversión es muysi mi lar al proceso de pesaje utilizado en una balanza de pr£cisión, como las utilizadas en laboratorio, cuando se cuentacon un juego binario de n pesas (por ejemplo: 1/2 Ib, 1/4 Ib1/8 Ib, ).

La conversión está controlada por una señal de reloj y otraque in d i c a cuando debe comenzar y terminar el proceso (S).

En nuestro caso la señal de reloj es obtenida del demodula-dor como se había visto anteriormente, en cambio la señal deinicio de conversión (S) se genera a partir de la señal S quellega desde el transmisor por otra línea de transmisión. Lasfrecuencias de reloj en que puede operar el conversor d i g i -tal-análogo son: 96, 192, 384, 768 KHz.

Además la resol ución del convertídor depende del numero debits que tengan las palabras digitales de datos que llegandesde el transmisor. Características y definiciones de al-gunos términos tanto del registro de aproximaciones sucesi-vas como del convertidor digital-analogo se incluyen en elapéndice de la presente tesis.

1-5 MUESTREO Y RETENCIÓN A LA SALIDA DEL CONVERTIDOR (DAC)

Se hace indispensable esta etapa debido a que mientras nollegue la palabra d i g i t a l de datos completa al convertidor

di gi tal-anal ogo la salida análoga va a estar vari ando en for.ma arbitraria, es por esto que utilizamos el circuito mues-treador retenedor (Sample and Hold en ingles), el mismo queretiene la señal únicamente después que la palabra digitalde datos completa ha si do convertida a su correspondí ente va_lor análogo.

La señal de comando para el circuito muestreador retenedorse genera a partir de la señal de inicio y fin de conver-sión (S) que llega desde el transmisor. Además el muestreode la señal análoga obtenida de la s a l i d a del conversor di -gital-análogo, permite que a partir de la toma de muestrasde la señal, a intervalos de tiempos dados, sea posible re-construir la señal en las etapas siguientes.

Existen algunas características durante los cuatro estadosque ocurren en el muestreo y retención de la señal, estos e£tados son los siguientes: muestreo, transición de muestreo aretención, retención, transición de retención a muestreo; noes propósito del presente trabajo el tratar detenidamente e^tos estados, por el momento nos limitaremos a indicar que es_tos se encuentran desarrollados más detenidamente en otros tra

8

bajos. Pero si debemos indi car que estos estados son carac-

terísticas muy importantes y que nos dan una idea muy deta-llada del circuito muestreador retenedor.

1-6 FILTRADO

Esta etapa está constituida por un filtro pasa-bajos activode sexto orden que tiene la característica de múltiple rea-limentación, con su frecuencia de corte fe en 14.5 KHz y selo usa en el receptor para recuperar la señal original a par^tir de la señal que nos entrega el muestreador retenedor.

Generalmente el oído humano es sensible a señales de hasta15 KHzs razón por la cual el filtro a frecuencias mayores a

la indicada las atenúa.

1-7 EXPANSIÓN NO LINEAL DE LA SEÑAL DE AUDIO

Esta etapa está constituida por los siguientes bloques que$£ indican en la Figura 1-7.1.

SUIDA

FIGURA 1-7.1. DIAGRAMA DE BLOQUES DEL EXPANSOR

9

Se la incluye en el receptor debido a que si la a m p l i t u d de

la señal de audio ha sido comprimida o no a la entrada deltransmisor en el receptor existe la p o s i b i l i d a d de expandirla señal que recuperamos del filtro.

El expansor básicamente se trata de un amplificador contro-lado por voltaje, con la característica de que mejora la re^lación señal a ruido (S/N) que se tenga en el sistema, conla particularidad de que señales de muy baja a m p l i t u d a lasque el ruido elimina se las puede apreciar con mucha fide 1j_dad.

1-8 AMPLIFICACIÓN DE LA SEÑAL

La necesidad de poder apreciar con mayor fa c i l i d a d los di s-tintos efectos que la señal ti ene al variar los parámetrosindicados en la parte de objetivos de la presente tesis con^llevaron a la utilización de esta etapa, la misma que poseela característica de proporcionarnos un nivel razonable dela señal de salida.

10

C A P I T U L O I I

I N T R O D U C C I Ó N

Aco rde a lo menc ionado en el cap í tu lo anter ior y con el ob-

jeto de fac i l i tar el p resente d i s e ñ o , p r imeramente se proc£

de a representar los c i rcu i tos que con fo rman el recep to r ,

por medio del d iagrama en b loques (F i g . I l -a) los mismos que

están de acuerdo con la func ión y las c a r a c t e r í s t i c a s que e^

l í os c u m p l e n en el p r o c e s a m i e n t o de r e c u p e r a c i ó n de la se-

ñ a 1 r e c i b i d a .

Sf í i ineoyuD» ^

p* D E M O D U U D O Ü

* <-.— '"P"

..,„.,, fffen"-TP1

C O X V E K S D R

D I G I T A LHUECO

Á i

G í ü E U D O R

D ESEÜLES

te,wM U E S T R E O

TI E T E I C I O I

á i

fe.F I L T K f lP A S A

B A I D S

^^

i K P L i r i C A D O B

DEA U D I Q

!*• E X P A N D E f l

*F

FIGURA Il-a. DIAGRAMA EN BLOQUES DEL RECEPTOR

El receptor ha sido dividido en 6 partes para el diseño y

cons t rucc ión . Esta d i v i s ión es la s igui ente:

1) Demodulador de la señal enviada por el transmisor.

2) Conversión d i g i t a l - a n á l o g a de la señal, con la generación

de su señal de comando.3) Muestreo y retención de la señal con su respectiva señal

de comando.

4) Filtrado de 1 a señal.5) Expansión no l i n e a l de la señal.6) Amplificación de la señal.

11

II-l CIRCUITO PARA LA DEMODULACIÓN

H-1.1. Consieraci ones Teóricas

La información del transmisor es una señal modulada en fre-

cuencia que contiene señales de datos y de reloj (ck)s esta

señal modulada posee las siguientes características:

- Solamente se tienen moduladas las transiciones negativas de

la señal de reloj utilizada en el convertidor análogo-digi_

tal del transmi sor.

- Los datos se encuentran entre las transiciones negativas del

reloj .

11-1,2 Diseño

De acuerdo a las características que posee la señal modulada

y que han sido citadas anteriormente. El proceso de demodu-

lación requiere primero de la obtención de pulsos de muy cor_

ta duración (agujas), de la señal modulada, específicamente

un pulso por cada transición que puede tener esta señal, ya

sea para transición de O lógico a 1 lógico ó de 1 lógico a O

lógico.

Estos pulsos obtenidos con otros que se generan en el proce-

so de demodul ación nos permiten recuperar las señales de da_tos y reloj por separado.

Para obtener estos pulsos de corta duración utilizamos una

compuerta OR-EXCLUSIVA (SN5486) la misma que a sus entradas

tiene la señal modulada y el retardo de la misma. El retar-

do que se debe dar a la señal modulada guarda relación conlos pulsos que se deseen a la salida de este circuito lógico,el mismo que se indica en la Fig. II-l.2.1

12

JLJUULA6ÜUS

SE LA SEÚLHQDUUOi

FIGURA II-l.2.1 CIRCUITO PARA OBTENER AGUJAS DE LA SERAL MODULADA

A continuación se procede a explicar la forma de carga y de

descarga del condensador en el circuito retardador asi como

del cálculo de la resistencia R, esta resistencia es "¡ndis^

pensable ya que nos limita la corriente que v a a c i r c u l a r pa_

ra el momento en que el condensador se carga y descarga.

Primeramente calcularemos el valor de la resistencia R, para

esto debe tomar en cuenta que la señal modulada proviene de

un circuito TTL (SN7474) que forma parte del modulador del

transmisor, cuya salida característica es la que se indica

en la Fig. II-l .2.2

lil

FIGURA II-l.2.2 CIRCUITO EQUIVALENTE DE LA SALIDA DEL MODULADOR DEL TRANSAMISOR.

13

Cálculo de R cuando el condensador se carga:

En las características que el fabricante nos proporciona pa_

ra este circuito integrado (SN7474) podemos observar que la

corriente de salida I oh máxima esta .en el orden de 400 uAmp,

debido a que se tiene solamente una carga se puede utilizar

esa corriente, el cálculo de R cuando se tiene en la salida

un voltaje que es reconocido como 1 lógico es el siguiente:

El fabricante nos proporciona dos voltajes: mínimo y típi-

co, se escoge el segundo ya que nos indica el comportamien-

to general del integrado para una salida en 1 lógico, el mis_

mo que es de 3.4 voltios.

Por lo tanto:

n 3.4 V O l o c i/^u

R = 400 uarc = 8"5 Kohm

Es necesario indicar que para este circuito integrado cuan-

do se utiliza una sola salida esta puede ser cortocircuita-

da a tierra sin que se queme el integrado por lo tanto R pue^

de ser igual a O ohmios.

Estos dos rangos de variación que tiene R no son muy críti-

cos, sin embargo cuando el condensador se descarga la corrien^

te si es demasiado alta y no es limitada nos puede causargra_

ves daños en el integrado y R para este caso va a estar dadapor la siguiente ecuación:

14

Voh-Vol

donde: Voh = voltaje en alto típico (1 lógico) para C carga-do.

Vol = voltaje en bajo (O lógico) para el SN7474lol = corriente de regreso para O lógico en el SN7474111 = corriente de entrada en el SN5486 para un vol ta_

je bajo (OL)

Se escoge un valor de 200 ohmios con el que garantizamos quela corriente de regreso no va a ser muy alta.

Se procede luego a calcular el tiempo de carga del condensa-dor C, para esto partiremos de la siguiente ecuación:

Ve = (Vcc-Vcesat-Vd)(l-e"t/Req*C) (3)

donde: Req = Rout TTL + R = (130+200)ohm = 330 ohmiosC = 470 pFVcc-Vcesat-Vd = (5-0.2-0.75)vol - 4.05 voltios y esel voltaje máximo al que nuestro condensador se va acargar.Ve = Voltaje de carga del condensador d e p e n d i e n d o d e

la salida al que esté el SN7474.

Nuestro condensador se cargará a partir de los 0.2 voltios(OL) que tenemos a la salida de nuestro modulador hasta los2 voltios que es el voltaje de entrada V i h reconocido como

15

1 lógico en la compuerta SN5486. Para Ve = 0.2 voltios:

0.2 V = 4.05V (l-e~tl/k)

K = ReqxC = .330^x470 pF=1.55xlO~7

ti = 7.85 nseg.

Para Ve = 2 voltios:

2 V = 4.05V (l-e"t2/k)

K = ReqxC = 330.Qx470pF = l . 55x1 0~?

tz = 103.8 nseg.

El tiempo de carga del condensador será igual a t2-t1=95.83nseg

A continuación se procede a calcular el tiempo de descarga

del condensador, el mismo que cumple con la siguiente ecua-

s i ó n :

Vdesc = Vmáx.(e~t/R*C) (4)

donde: R = 200 ohmios

C - 470 pF

Vmax = Voltaje máximo al que se puede cargar el conden-sador = 4.05v

Vdesc= Voltaje de salida del demodulador cuando está enO lógico e igual a 0.2 voltios,

reemplazando los valores en la ecuación 4:

16

0.2V = 4.05V.(e~t/k)K = RxC = 200 x470pF=9.4xlO~8

tdesc = 282,9 nseg.

Una vez realizado estos cálculos, es necesario conocer el ar^cho de los pulsos que se obtienen a la salida de la compuer-ta SN5486, para esto es necesario considerar dos casos:

a) Ancho de los pulsos de salida de la compuerta con la trar^sición de bajo a alto (OL a 1L) en la señal modulada.

b) Ancho de los pulsos de sal i da de la compuerta con la trar^sición de alto a bajo (1L a OL) en la señal modulada.

Caso a) el ancho del pulso está dado por la s i g u i e n t e ecua-ción:

= (Rout TTL+R)xC (5)

= (130íH200n)x470pF

= 155.1 nseg.

Caso b) la ecuaciói. para encontrar el ancho del pulso es lasigui ente:

RxC (6)200fix470pF94 nseg.

Los val ores encontrados cumplen con los propósitos deseados.

17

Continuando con el tratamiento de la señal modulada, es ne-cesario de otra señal que nos permita recuperar los datos yreloj por separado, el circuito que se indica en la Figura.II-1.2.3 nos proporciona una. señal tal que con la señal desalida de la compuerta SN5486 nos recupera esas señales.

> 5 V

—• . ac » ac

«..i sleís= " * *

A G U J A S BE u

- 1 \ I22fl pF

11 Ceit 1. ,*' SHM121

A Z E4 5

H,5y

a

I

G

1

12

4

5

7inp 1 3 Í J A 1 U SJ

, \ I E L O J

FIGURA 11-1.2,3 CIRCUITO PARA OBTENER SEÑALES DE DATOS Y RELOJ

Utilizaremos el circuito integrado que ti ene la denominaciónSN74121 el mismo que puede ser usado en forma normal usandosu resistencia interna. Para impulsos mayores a 50 nseg unaR y C externos deben ser usados. El ancho del pulso está da_do por CRln 2. Las entradas no usadas deben ser puestas a 1lógico, para m i n i m i z a r la pérdida de capacidad asociado con

ellas.

En el presente trabajo es necesario pulsos mayores a 50 nsegde ahí el uso de R y C externos. Básicamente la operación delm u l t i v i b r a d o r monoestable (SN74121) es la de producir un an-

18

cho de pulso tal que los datos que se encuentran entre cada

transición negativa de reloj sean borrados. Esto lo conse-

guiremos haciendo disparar al 74121 con cada transición ne-

gativa de la señal de reloj que contiene la señal modulada.

Como se mencionó en el capítulo anterior la señal de reloj

del convertidor análogo-digital puede variar a las frecuen-

cias de 96, 192, 384, 768 KHz. Se debe considerar esos carn

bios para hacer disparar al muí ti vibrador monoestable con

pulsos más anchos con el propósito de borrar los pulsos de

datos. A continuación en la Tabla 1 se incluye los valores

de R y C que deben ser usados cuando se produzcan los cam-

bios mencionados.

T A B L A

RELOJ (Tx)

8KHz

IGKHz

32KHz

64KH2

Ancho del pulso(tw)

.1 yseg

3.96 yseg

2.2 yseg

1 . 23 yseg

R(Kohm)

47

18

10

5.6

C(pF)

220

220

220

220

La señal de sali d a Q del 74121 con la señal de entrada al mi

mo son m u l t i p l i c a d a s lógicamente por efecto de la compuerta

AND en cuya salida se tienen los datos recuperados. Sin em

bargo estos sólo son pulsos de corta duración y que corres

ponden a cada transición de los pulsos de datos enviados de

de el transmisor, por lo que es necesario recuperar los da

19

tos en su forma o r i g i n a l , para esto utilizamos un FLIP-FLOPtipo D que se dispara con cada transición positiva de la S£nal de reloj, en este caso el reloj será los datos a la sa-lid a de la compuerta AND, este circuito se i ndica en la Fi-

gura II-l .2.4

3 til 7408*•«

2

3

B A T A ' Q

CK 1/2 S H 7 4 / 4

f

5

E

1

D A T O SR E C U P E R A D O S

FIGURA II-l.2.4 CIRCUITO ANEXO PARA RECUPERAR LOS DATOS

De la misma manera se puede recuperar la señal de reloj, encambio se utiliza la señal compl ementada del 74121 (O") conla entrada del mismo para realizar su producto lógico.

Para tener una idea mas clara sobre este proceso de recupe-ración se incluye el diagrama de tiempos que se indica en laFigura II-l .2.5

20

AGIDAS M O D U L A D A

6 DEL 74121

D A T B S 7 4 8 S

( DEL 7 4 / 4

5 DEL 7 4 I Z I

I E L D J 7408

ÜELÜJ TUISMISBR

D A T O S C I D

SEÍU M O D U L A D A

n n n nr

n_n fL

FIGURA II-1.2.5 DIAGRAMA DE TIEMPOS DEL DEMODULADOR

Se presenta un inconveniente pequeño que es sobre la señalde reloj obtenida, la misma que debe poseer el mismo perío-do de la señal de reloj usada en el transmisor por lo quese necesita de un circuito que nos permita obtener una se-ñal de reloj en el receptor con igual periodo y simétrica pa_ra cada cambio de frecuencia que ha sidor nombrada anterior^mente .

Esto lo conseguimos por medio de un multivibrador monoesta_ble redisparable que ti ene la denominación SN74123, el cir-cuito se indica en la Figura II-1.2.6

21

<

luí S

o+5V

T3I

J, -} \l i*:I :*: T

HhG B p F 1IB 15 Ct i t U

1/2 SHM123

U 18 CLH 101 2 3 4 8

77Í5T O *WBCK 741)8 1 +5¥ CK D M 2 5 D 4

FIGURA II-1.2.6 CIRCUITO PARA OBTENER SEÑALES DE RELOJ DE IGUAL PERIODO

Y SIMÉTRICAS.

El. m u í t i v i b r a d o r m o n o e s t a b l e r e d i s p a r a b l e es tá d i s e ñ a d o e n

el p resen te c i r c u i t o para d i s p a r a r s e con cada t r a n s i c i ó n po^si t i v a d e l a s e ñ a l d e r e l o j r e c u p e r a d a . D e l a m i s m a m a n e r a

como s e i n d i c ó a n t e r i o r m e n t e e l a n c h o d e l p u l s o q u e s e p r o -

d u c e está c o n t r o l a d o por l a r e s i s t e n c i a y c o n d e n s a d o r exter.

n o como p u e d e v e r s e e n l a f i g u r a a n t e r i o r .*

Para evitar molestias en el cambio de estos elementos paralas variaciones de frecuencia, se utiliza un switch que se-lecciona un valor de resistencia apropiada ya que el conde£sador se mantiene constante para cada variación. La fórmu-ia para poder calcular el ancho de estos pulsos es la mismaque la usada para el 74121 e i g u a l a CRln 2. A conti nuaciónse incluye una tabla de valores de R y C que deben ser usa-dos para las vari aciones mencionadas.

22

T A B L A 2

RELOJ (Tx)

96 KHz

192 KHz

384 KHz

768 KHz

Ancho del pu}_so (tw)

5.65 y s e g3.2 yseg1 .02 yseg848 yseg

R(Kohm)

120682218

C(pF)

6868

68

68

El circuito total del demodulador se presenta en la Fig.II-1.2.7

SEÚL IX iz<^T — v^1 \. 11

W , !3 ))SH54BJ>U_

Ynkl Z£^.,.. 4 / O p F

ufa

•

4444i i iiUn/ííl);if iu u 10 ir^

. ~2]í408

1 4 5 E /

! 1 X1

r5v^ 4 ^!-^t a^l í a¿:

, 5 MñRVS f *SV i 1~L^ i yoIb 15 14

1 / 2 S H / 4 1 Z 3

1 2 3 4

rir j i.5V

9 c D I T O S _

\1_ 3 1 / 2 S N Í 4 Í 4/~ E-,

1

>>

1

™ R E I O ) _

FIGURA II-1.2.7 CIRCUITO DEL DEMODULADOR

23

Se debe tomar en cuenta en este punto que la variación delancho del pulso con respecto a la que se debe obtener real-mente y que corresponde al reloj del transmisor no es muyconsiderable pero para nuestros propósitos es aceptable, yesto ocurre por la variación del valor de los elementos usa_dos.

Una vez obtenidos los datos y el reloj en forma independien_te pasaremos al diseño de la siguiente etapa.

II-2 CIRCUITO PARA LA CONVERSIÓN DIGITAL-ANALOGA/DECODIFICA

CION.

II-2.1 Consideraciones Teóricas

De acuerdo a lo visto en el capítulo anterior nuestro cir-cuito para la conversión d i g i t a l - a n á l o g a u t i l i z a el métodode aproximaciones sucesivas. Algunas consideraciones han si_do tomadas en cuenta para la elección de este método, lasmismas que detallamos a continuación:

- Alta velocidad y resolución- Co m p a t i b i l í dad con los convertidores digital es-analogos u-

tilizando códigos lógicos.- Continua operación en la conversión.

II-2.2 Diseño

Acorde a lo mencionado en el acápite 1-4 esta etapa de con-versión d i g i t a l - a n a l o g a está formada por un registro de a-proximaciones sucesivas y por un convertidor digital-analogo.

Para el di seno se disponen de los siguientes circuitos inte-

grados: DM2504 registro de aproximaciones sucesivas (RAS)de

12 bits y DAC 1200 HCD convertidor digital-analogo de 12 bits.

Debido a las características de trabajo del transmisor úni-

camente este ocupa en su etapa de conversión analoga-digital

10 bits, razón por la cual la resolución de este convertidor

depende del número de bits que tengan las palabras digitalesde datos que l l e g a n desde el transmisor.

Las características de estos circuitos integrados menciona-

dos se encuentran en el apéndice de la presente tesis.

Pasaremos luego a explicar el contenido y funcionamiento del

registro de aproximaciones sucesivas que se indica a conti-

nuación en la Fi gura II-2.2.1

1-

I

u n n i\G 19 13 17 Ifi 15

D M 2 5 0 4

1 3 4 5 E ? 8 3 io

14 13

-1

li |l2

E Co Q c c Qi Q l Q 2 ¡13 (H Q5 NC G G X B

FIGURA II-2.2.1 REGISTRO DE APROXIMACIONES SUCESIVAS

El reg is t ro de a p r o x i m a c i o n e s s u c e s i v a s c o n s i s t e de un con

junto de re tenedo res mas te r que ac túan como e l e m e n t o s de co

trol en el equipo y cambian de estado con una transición dealto a bajo del reloj de entrada y un juego de retenedoresexclavos que retienen el registro de datos y cambian con u-na transición de bajo a alto en la entrada de reloj. El re_gistro está diseñado por su construcción para aceptar datosde entrada en forma serial y no hay restricciones en cuantose refiere a estos datos de entrada.

Al mismo tiempo que el dato entra es registrado el bit y elbit y el bit menos significativo siguiente es puesto en ba-jo para la siguiente iteración. El registro es reseteado porla señal de comienzo de palabras (S) durante una transiciónde bajo a alto del reloj de entrada. El registro si nerón i -camente resetea al estado Q l l a bajo a todos los registrossobrantes los pone en alto. En nuestro caso no utilizamosla señal de Qcc (fin de palabras) ya que únicamente trabaj^remos con 10 bits, es necesario señalar que es la señal decomienzo de palabras la que nos da el numero de bits de op^eración. A fin de tener un correcto reseteo la señal S no d^be ser puesta o estar en alto hasta que se haya producido j¿na transición de bajo a alto en el reloj de entrada. Despuésde que el reloj ha sido l l e v a d o a un este,do de alto el re-gistro es reseteado, la señal de S no debe ser removí da.

Para una nueva transición de bajo a alto en el reloj de er^trada el dato de entrada es puesto en Qll y es registradoelbit y la salida Q10 es registrada y puesta en bajo y listapara el siguiente ciclo de reloj.

El registro del bit siguiente es puesto en bajo. Esta ope-ración es repetida para cada registro de bits . £& a4P 1 a operacion se ha completado los datos estánda Qo y otra nueva conversión se i n i c i a .expuesto se v i s u a l i z a mejor en el diaFig. 11-2.2.2

26

EK _JiJiJnji_njT_ri ^í ~ L J '6

t ""1

53

e?

i r

FIGURA 11-2.2.2 DIAGRAMA DE TIEMPOS DEL RAS

Para el presente diseño no se toma los datos de la salida

Do, se los toma de las salidas Qo a Qll que corresponden al

bit menos significativo hasta el bit más significativo, ya

que nos interesa procesar cada bit en nuestro convertidor di-

gital-análogo.

El registro de aproximaciones sucesivas trabaja con una po-

larización de +5 voltios y posee un terminal de entrada Ena_

ble que es colocado a tierra debido a que este es usado pa-

ra expandir la longitud del registro, lo cual no es nues-

tro objeti vo.

27

El circuito para su funcionamiento utiliza como entrada la se^nal de S del convertidor análogo-digital del transmisor.

Para conseguir una señal con todas las características men-cionadas, se dispone de un m u l t i v i b r a d o r mcnoestable redi s-parable SN74123 el mismo que produce un ancho de pulso de-pendiendo de los valores de R y C externos, el m u l t i v i b r a -dor monoestable se dispara con cada transición positiva dela señal de i n i c i o de conversión (S") del transmisor.

Dependiendo del numero de pulsos de reloj de una determina-da frecuencia que contiene la señal S del transmisor y lavariación que sufre esa señal en el transmisoral cambiar lafrecuencia de reloj, en el receptor se debe variar por lotanto el ancho del pulso para la señal de S necesaria, moti_

vo por el cual es i n d i s p e n s a b l e el cambio de los elementosexternos del SN74123 s a continuación en la tabla 3 se i n d i -can los valores de R y C que se usan para las variacionesmencionadas.

T A B L A

C K ( T x )

96KH2

192KH2

384KHZ

768KHz

Frecuencia dela señal S

(Tx y Rx)

8KHz

16KHz

3 2 K H z

6 4 K H z

Ancho del pulso (tw)

18.24 y s e g

10.75 yseg

4 .88 yseg

2 . 4 4 y s e g

R ( k o h m )

56

33

15

7 . 5

C ( p F )

470

470

470

470

28

Al momento se tienen los datos listos para la conversión asi

como la señal de reloj, nos falta solamente la señal de inj_ció de conversión que por la característica que tiene en eltransmisor va a ser también nuestra señal de fin de conver-

sión, a fin de que se cumpla todo lo citado y tomando en cue£

ta que estamos trabajando con l O b i t s la señal S debe cont£

ner por lo menos 10 pulsos de la señal de reloj para que pue^dan ser registrados los 10 bits, pero no se pierde preci-

sión si esta señal contiene 11 pulsos de reloj, este último

pulso de reloj para estabilización de la conversion y en elsiguiente pulso de reloj en la transición de bajo a alto nos

debe resetear el registro.

En las características del registro de aproximaciones suce-

sivas se intli ca que la señal S tiene un tiempo máximo para

resetear el registro con una transición de bajo a alto en el

reloj de entrada el mismo que es de 16 nseg. a fin de cum-

p l i r con esta especificación el circuito utilizado se i ndi -ca en la Figura II-2.2.3.

as^A

s TI

r5í f T iIvec h ICL JÜ.ie iz 11 IB s

1 /2 ¡ 1 7 4 1 2 3

6 Ceit 1 8

FIGURA II-2.2.3 CIRCUITO PARA LA SEÑAL S

29

CK = frecuencia de reloj del transmisor.

La variación en los valores de R y C influyen en pequeñaparte en los cálculos del ancho del pulso.

Los datos registrados en el registro de aproximaciones suce^sivas son enviados al convertidor digital-analogo desde elbit menos significativo hasta el bit más significativo. Losterminales que corresponden a los bits menos significativosy más significativos se indican en la Figura II-2.2.1

Estos bits enviados por el registro son procesados en el con^vertidor digital-analogo y transformados a su valor análogo

correspondiente. El convertidor digital-analogo utilizadose indica en la Figura II-2.2.4

1 2 3 4 5ZG

22

23

2415

*5V L

iss í

REÍ COM 1n I D VR GinUi 21 I ¡í

n

S j> 10 K:

C t f BI b

11

->yy

F E E O E

U i Z O f l

Í C K C M O18

£^

M S B!+^

1 ^C O M P

- \S^

uní*

FIGURA II-2.2.4 CONVERTIDOR DIGITAL-ANÁLOGO (DAC 1200 HCD)

Este convertidor digital-análogo pertenece a la familia deconvertidores de la serie DAC 1200, los mismos que se carac_terizan por su bajo costo y alta precisión en la conversión.

30

El convertidor digital-analogo internamente es un arreglo de

transistores que operan como switchs dependiendo de la co-

rriente que circule por ellos, una red de resistencias que a_

tenuan corrientes altas que produzcan en el proceso de con-

versión, un amplificador operacional para el ajuste de Full

escala y que entrega la corriente a las bases de los t r a n s i s_

tores mencionados, un amplificador operacional para mantener

fijo el voltaje de referencia y un amplificador operacional de

rápida respuesta cuya función específica es la de un compara_

dor, el mismo que no es usado en este circuito porque su -principal a p l i c a c i ó n es en la conversión a n á l o g o - d i g i t a l .

La operación del convertidor es la siguiente:

Las entradas lógicas son llevadas a niveles de control de un

juego de switchs los que operan en conjunción con la red de

resistencias, las que también atenúan la corriente que se ter^

ga. De esta operación se obtienen corrientes binari amenté pe^

sadas o voltajes, esta red es referenciada a una fuente de

voltaje de precisión estable. La s a l i d a de esta red es la

suma de todos los pesos binarios en forma de voltaje o co-

rriente .

Para la salida de corriente, la s a l i d a de la red es l l e v a d a

afuera como la corriente del convertidor, para la s a l i d a de

voltaje la corriente es llevada a un amplificador operacional

que trabaja como un circuito convertidor de corriente a vol-

taje.

Este convertidor para su funcionamiento necesita fuentes de a_

li.mentación de +5, +15 y -15 voltios, posee un terminal de

tierra y necesita un voltaje de referencia de 10.24 voltiosen los terminales 14,17 y 21 para la conversión.

31

Además el convertidor puede operar en forma bipolar o unip£lar, los mismos que se diferencian por el rango de variaciónen el voltaje de s a l i d a que puede entregar el convertidor.El convertidor para el presente trabajo necesita operar enforma bipolar y de esta manera obtener una variación de vol_taje entre -10.24 y +10.24 voltios a la s alida. El conver-tidor digital-analogo recibe el registro de aproximacionessucesivas la información correspondí'ente en los terminales1 al 12 que a su vez estos corresponden al bit menos si g ni-ficativo hasta el bit más s i g n i f i c a t i v o , una vez que se f\e_ne los datos en estos terminales se inicia el proceso de cor^versión.

Con el propósito de obtener un buen voltaje de referenciapara la conversión se utiliza el siguiente circuito que se

indica en la Figura 11*2.2.5

10-24 YWF

FIGURA II-2.2.5 CIRCUITO PARA EL VOLTAJE DE REFERENCIA DEL DAC 1200

Los diodos zener que se disponen tienen la denominación IN751y son de 5 y 5.24 voltios, diseñados para disipar una poten-cia de 400 mW y con una corriente de 20 mAmp.

Es necesario limitar la corriente que va a circular por losdiodos para que estos no sufran daño a l g u n o , e s t o se consi-

32

gue por medio de la resistencia que se indica en la fi guraanterior.

Por lo tanto:

D _ 15V-10.24V 15V-10.24VK __ „ To mAmP ~ ~

Los diodos zener no poseen igual voltaje (V2 ) por lo que el

cálculo de R se debe hacer con un menor valor de Iz . Si Iz

es igual a 10 mAmp R =

Para asegurar esta referencia y que no sufra variaciones por

el rizado que se pueda tener en la fuente de al i mentación de+15 voltios el fabricante recomienda un condensador de 1 uF

entre el terminal de tierra y el terminal 15 (compensación

de referencia), igual efecto se puede conseguir si se útil i_

za un condensador de 4.7 uF.

El amplificador operacional interno del convertidor para es_

te circuito trabaja como un amplificador de ganancia 1 al

que se le ha añadido un condensador de 30 pF para la comper^

sación en altas frecuencias, valor recomendado por el fa-

bricante.•

Es importante indicar que el ajuste de offset y full escalano se hicieron debido a la aplicación que se le ha dado al

ci rcui to .

Finalmente podemos indicar que la s a l i d a análoga producto de

la conversión es tomada del terminal 19.

33

En la práctica el circuito formado por el registro de. aproxj_

maciones sucesivas y el convertidor d i g i t a l - a n a l o g o funcionó

bien, pero se hizo necesario un circuito retardador de los da_

tos de entrada al registro para poder tener una mejor sincro^

nización en la conversión, este retardo que está en el orden

de los nanosegundos se puede conseguir con el circuito que se

indica en la Figura II-2.2.6

DATOS DITOS IEURDAD8!

FIGURA II-2.2.6 CIRCUITO PARA EL RETARDO DE DATOS

Los cálculos real izados en el demodulador para encontrar el

valor de R son v á l i d o s para este circuito y el valor de re-

sistencia es la misma, el valor del condensador se escoge de

1 nF con el fin de que la carga y descarga sean lo más rápi-

das posibles y nos den el efecto deseado, naturalmente tanto

la carga y descarga va a ocurrir en un tiempo mayor que cuar^

do se utilizó un condensador de 470 pF.

Para calcular el tiempo de carga y descarga del condensador

se toma las mismas consideraciones y el circuito es el mismo

que el de la Figura II-1.2.2 con la escepción de que la red

de retardo entra di rectamente por la única entrada de la com_

puerta inversora.

Por lo tanto para la carga del condensador tcarga=206.4 nseg

y para la descarga tdesc=600 nseg. Además se debe conside-

34

rar la otra red de retardo que nos proporciona el mismo tiern

po de carga y descarga.

El tiempo de retardo va a estar dado por esos tiempos de ca£

ga y descarga y en el orden de los 400 nseg para cada red de

retardo.

Todos estos cálculos realizados no contienen los retardos pro^

ducidos por las compuertas los mismos que son muy pequeños

comparados con los que se obtienen.

El circuito total de la etapa de conversión d i g i t a l - a n a l o g a

se i n d i c a en la Figura II-2.2.7

2 0 0

lX" UFCl 0+5V

//-*—•c -J—

íir'r s TI

16 12 11 Ifl 9

Í/Z S K M J 2 3

E 1 8

4 ; 0 í fHiíí 7fffa

L£¿

AU1.0G*

Cl-4.IiF/MillF

FIGURA II-2.2.7 CIRCUITO PARA LA CONVERSIÓN DIGITAL-ANALOGA/DECODIFICA-CION.

II-3 CIRCUITO PARA EL MUESTREO Y RETENCIÓN

II-3.1 Consideraciones Teóricas

De acuerdo a lo mencionado en el capitulo anterior en la par^

te que corresponde a muestreo y retención, la salida análoga

del convertidor va a estar variando en forma arbitraria mi eri_

tras no llegue la palabra digital de datos completa al con-

vertidor.

Por lo que se debe considerar los siguientes aspectos para po^

der u t i l i z a r el circuito más óptimo para este proceso:

- Tiempo de a d q u i s i c i ó n de la señal

- Respuesta de Frecuencia- C o m p a t i b i l i d a d con los circuitos utilizados

1-3.2 Diseño

El circuito muestreador retenedor que cumple con los requi si_

tos anteriores es el circuito integrado que tiene la denomi-

nación LF398N, este circuito posee un tiempo de a d q u i s i c i ó n

menor a los 10 useg, buena respuesta de frecuencia y es com-

patible con lógica TTL. Más características sobre este cir-

cuito pueden obtenerse en el apéndice de la presente tesis.

Para comprender mejor el funcionamiento de este circuito se

indica a continuación en la Figura II-3.2.1 el diagrama fun-

cional del LF398N.

ENIRADA,

R E F E R E N C I A ] /L Ó G I C A

51 ¡ALIJA

_ , , « ICAPACi lü f i

JE

36

FIGURA II-3.2.1 DIAGRAMA FUNCIONAL DEL CIRCUITO MUESTREADOR RETENEDOR

El switch S selecciona la entrada ya sea para que esta apa-

rezca a la salida (muestreo) o en la sal i da se tenga sol a-

mente el último valor de voltaje que se encontraba a la en-

trada cuando el switch se abrió (retención).

El termi nal correspondiente a referencia l ó g i c a (Logic Refe-

rence) es o debe ser puesta a ti erra ya que la entrada 1 ógi -

ca (Logic Input) es la que nos determina si el circuito se en_

cuentra en estado de muestreo (1 L) o retención (OL). Nues-

tro punto de transición para el cambio de muestreo a reten-

ción se encuentra aproximadamente en 1.5' voltios, que es per_

fectamente compatible con los circuitos TTL que nos dan la

señal de comando para este circuito. La señal de entrada lo^

gica es el complemento de la señal de S y nuestro circuito

retiene el valor convertido hasta que el último bit ha sido

procesado, de ahí el uso de la señal de S".

37

En la figura II-3.2.2 se indica la forma de la señal de con_

trol para el circuito muestreador retenedor.

(Din n u e s t r a s

m= TitBipi dt nut i t r t í

* T i i rapD h fitmciii

FIGURA II-3.2.2 SEÑAL DE CONTROL PARA EL CIRCUITO MUESTREADOR RETENEDOR

Procederemos a seleccionar el valor del condensador Ch para

1 a retención.

Primeramente consideraremos el caso más crítico para el tiern

po de muestreo es decir cuando la señal S tiene una frecuer^

cía de 64 KHz y el tiempo que transcurre entre muestras es j_

gual a 1/64 KHz=15.62 useg.

Si Tm = 1/Ts y Tr = 11/12 Ts

Tm = 1/12 15,6 useg = 1.3 useg

Se toma en cuenta estas consideraciones debido a que los 10

bits que son convertidos o en el peor de los casos si son 12

bits los que han sido convertí dos a su valor análogo corres-

pondiente deben ser retenidos, hasta que la palabra d i g i t a l

de datos completa llegue al convertidor.

En las especificaciones del integrado el fabricante garanti-

za un tiempo de adquisición de 4 useg para una variación de

voltaje Vout de 10 voltios cuando se utiliza un condensador

38

de 1 n F, considerando que la s e ñ a l d e s a l i d a del convertidortiene una a m p l i t u d poco máxima de +_! O V es apropiado selec-cionar un valor de Ch de 1 nF.

Consideremos ahora el caso más crítico para el tiempo de re_tención es decir cuando S tiene una frecuencia de 8 KHz.

Ts = 1/8 KHz - 125 useg.Si Tm = 11/12 Ts = 114.6 yseg.

En las curvas proporcionadas por el fabricante especifícame^te en la de decaimiento de la s a l i d a (OUTPUT DROOP RATE), siCh~l nF y la temperatura es de 25 grados centígrados:

AV/AT = 0.07 volts/seg

para AT=114.6 yseg

AV=0.07xl14.6 yseg voltiosAV=8uvoltios

Que es un valor apropiado para nuestro propósito.Para evitar que se pueda tener una componente continua en laseñal es necesario realizar el enceramiento DC, para esto seemplea el circuito que se indica en la Figura II-3.2.3

S A L I D A

FIGURA II-3.2.3 CIRCUITO PARA EL ENCERAMIENTO DEL MUESTREADOR RETENEDOR

39

El enceramiento se rea liza con la entrada lógica conectada a

tierra y desconectada la señal de entrada.

Ir = 0.6 mAmp (recomendación del fabricante)

0.6 mAmp = 15 voltios/1 Kohm+R

1 Kohm+R = 25 Kohm

R = 24 Kohm

E] circuito total usado para el muestreo y retención de la

señal análoga del convertidor se indica en la Figura 11-3.2.4

.+ I5Yf 15V

SUIDA

FIGURA II-3.2.4 CIRCUITO PARA EL MUESTREO Y RETENCIÓN

II-4 FILTRO P A S A - B A J O S

II-4.1 C o n s i d e r a c i o n e s T e ó r i c a s•

Como se mencionó en el acápite 1-6, es necesario el uso de unfiltro pasabajos a fin de recuperar la señal original a par-

tir de la señal que nos entrega el muestreador retenedor, a -

demás de atenuar señales de frecuencia que son indeseables en

nuestro ci rcui to.

En el presente diseño se deben tomar en cuenta dos aspectos

principal es:

40

- Frecuencia de corte que esta relacionada con la sensibili-

dad del oído humano para las máximas frecuencias que este

puede escuchar.

- El tipo de filtro pasabajos a usarse.

II-4.2 Diseño

Existen dos tipos de filtro pasabajos que pueden ser di seña_

dos y usados para esta etapa, estos son: filtro pasabajos a£

tivo y filtro pasabajos pasivo.

El primero ofrece más f a c i l i d a d tanto como para el cálculo de

los valores de los elementos asi como de la d i s p o n i b i l i d a dque se tenga para adquirirlos.

Para este diseño se disponen de amplificadores operacionales

que tienen la denom i nación LF356 N, las características priji

cipales son: gran ancho de banda (5 MHz), alta impedancia de

entrada (1012) ohmios, más características se encuentran en

el apéndice de la presente tesis.

El circuito general de un filtro pasabajos utilizando un am-

plificador operacional se indica en la Figura II-4.2.1

FIGURA II-4.2. CIRCUITO GENERAL DE UN FILTRO PASABAJOS

41

Las características de este tipo de filtro son las siguien-tes:

- Filtro pasabajos Chebyshev de segundo orden

- M ú l t i p l e realimentación

- 0.1 dB de rizado

- Ganancia v a r i a b l e- Salida con inversión

La atenuación de la señal a partir de la frecuencia de cor-te es muy pequeña s por lo que se hace necesario c a l c u l a r unfiltro de mayor orden para que nos proporcione una atenua-ción mayor después de la frecuencia de corte.

El filtro que resulta satisfactorio y conveniente para nues-

tro propósito es el filtro pasabajos Chebyshev de sexto or-

den, el mismo que se indica en la Figura 11-4.2.2

FIGURA II-4.2.2 CIRCUITO DEL FILTRO PASABAJOS DE SEXTO ORDEN CHEBYSHEV

Este filtro está constituido por tres filtros pasabajos de se_

gundo orden conectados en cascada.

42

Para el diseño de este tipo de filtro se parte del cálculo

de un parámetro K el mismo que posee la característica de ser

usado para el diseño de este tipo de filtros cualquiera que

fuera su orden.

Por lo tanto:

K = 100/fcxC1

donde fe = frecuencia de corteC1 = valor de condensador, y puede ser a elección.

Si escogemos una frecuencia de corte igual a 20 KHz y C' i -

gual a 1 nF entonces K=5

La tabla que se adjunta a continuación nos permite obtener

los valores de resistencias y condensadores indicados en la

figura anterior.

Para una ganancia de 1, los valores de resistencias que se

indican en la tabla deben ser m u l t i p l i c a d o s por K para de es_

ta manera obtener los valores de resistencias a usarse, en

lo referente a los condensadores se multiplican por el va-

lor de 1 nF.

La tabla nos da valores para un filtro de sexto orden con unrizado de 0.1 dB. La atenuación a déte r minada frecuencia pue_

de obtenerse de la función de transferencia de este filtro.

43

T A B L A I V

Table 2-39. Sixth-Order Low-Pass Chebyshev Cascaded MFB— Filtcr Dcsigns (0.1 dB) . . . . . . .

Circuit Element Valúes0

Gain

Ri

£C4

*i

£C!

Rl

£c»

I

20.16720.16722.2400.005C

8.5488.5486.2570.068C

5.4245.4245.9100.3C

4

15.00230.00522.6480.0033C

4.9289.857

11.1810.033C

5.4245.4245.9100.3C

36

12.32173.92620.223

0.0015C

3.93623.61810.2660.015C

5.4245.4245.9100.3C

100

12.351123.511

18.1570.001C

3.93623.61810.2660.015C

4.2627.103ó. 1540.22C

Stage

1

2

3

Resistanccs in kilohms for a K paramcter of 1.

Los valores de resistencias y condensadores a usarse son los

sigui entes:

Pri siera etapa Segunda etapa : Tercera etapa :

Rl = 100,835 Kohm Rl = 42,740 Kohm Rl - 27,120 Kohm

R2 = 100,835 Kohm R2 = 42,740 Kohm R2 = 27,120 Kohm

R3 = 101,200 Kohm R3 = 31,285 Kohm R3 - 29,550 Kohm

C1 * 1 nF C' = 1 nF C 1 = 1 nFCl = 5 pF Cl = 68 pF Cl = 300 pF

44

Naturalmente es imposible conseguir val ores igual es a los

calculados por lo que se útil izaron valores muy cercanos a

estos.

Al comprobar la respuesta del filtro se obtuvo una frecuen-

cia de corte en los 17 KHz a además se observó la existencia

de un sobrepico muy pronunciado antes de la frecuencia de co£

te, para evitar tener ese sobrepico se hizo necesario cambiar

el valor de algunos condensadores que es mucho mas convenien^

te que cambiar las resistencias.

Estos cambios redujeron nuestra frecuencia de corte a los

14.5 KHz aproximadamente, el rizado aumentó en 0.2 dB pero la

respuesta del filtro mejoró notablemente, principalmente por

la atenuación que se tiene a frecuencias mayores a la de co_r

te.

Los condensadores que se sustituyeron son los siguientes:

Primera etapa: Cl = 10 pF Segunda etapa: Cl = 143 pF

En base a estos cambios presentamos a continuación en la Fi-

gura 11-4 . 2.3 la función de transferencia de nuestro filtro

pasabajos.

En los amplificadores usados es necesario realizar el ajuste

del voltaje de offset de entrada el mismo que se realiza des_

conectando las entradas y colocando un potenciómetro de 25

Kohm (valor recomendado por el fabricante) en los termi nal es

1 y 5 correspondientes a Balance del amplificador. El cir-

cuito utilizado es el que se indica en la Figura II-4.2.4

-5 -10

-15

-ZC

-Z5

-3Ü

-35

-40

-45

-50!

30.000

Hz

FIGU

RA II

-4.2

.3 FU

NCIÓ

N DE

TRANSFERENCIA

DEL

FILT

RO

PASA

BAJO

S

en

46

«-M5V

«M5V

FIGURA II-4.2.4 AJUSTE DEL VOLTAJE OFFSET DE ENTRADA

El c i rcu i to del f i l t ro p a s a b a j o s de s e x t o orden con los cam-

bios r e a l i z a d o s se ind ica en la Figura 1 1 - 4 . 2 . 5

¿15V

FIGURA II-4.2.5 CIRCUITO DEL FILTRO PASABAJOS DE SEXTO ORDEN CHEBYSHEV

47

II-5 CIRCUITO PARA LA EXPANSIÓN NO LINEAL DE LA SEÑAL

II-5.1 Consideraciones teóricas

Se han tomado en cuenta dos consideraciones para la utiliza-ción de este circuito.

- La primera se relaciona a que si en el transmisor la se_nal de audio ha sido comprimida, en el receptor podemos rea_lizar la expansión de esa señal con la final i dad de recu-perar nuestra señal de audio lo más fiel posible a la quese tuvo a la entrada del transmisor.

- La segunda trata sobre la relación señal a ruido que se pue^da tener con este circuito» el mismo que por sus caracte-rísticas de diseño la mejora.

II-5.2 Diseño

Debido a que este circuito ha sido tomado de una p u b l i c a c i ó nde la revista POPULAR ELECTRONICS, nos limitaremos a justificar los valores de 1 os'elementos usados así como explicare-mos en forma breve 3! funcionamiento del circuito integradoque se usa. No poseemos al momento de bastante informaciónsob]*e el circuito integrado NEC 570, sin embargo algunas desus características se incluyen en el apéndice de la presen-te tesis.

El circuito integrado NEC 570 consta de tres bloques que son:

- Rectificador de onda completa.- Celda de ganancia variable.-Ampliflcadoroperacional.

48

Este circuito por su configuración puede ser usado como com-presor y expansor al mismo tiempo, solamente se lo usa como

expansor en esta etapa.

El rectificador de onda completa rectifica la corriente deentrada que fluye desde el terminal RECT IN y es l l e v a d a ha-

cia un nodo sumador interno que es predispuesto por el volta^je de referencia (interno).

La corriente rectificada es promediada en un capacitor de fij_tro externo e i n m o v i l i z a d a en el terminal Cext , y el valorpromedio de la corrí" ente de entrada controla la ganancia dela celda de ganancia variable. La ganancia debe ser propor-cional al valor promedio de la señal de entrada, la que vie-ne dada por la siguiente ecuación:

Iv in-Vref l p romedio x « [Vinl promedio- — c- ------- o Ga - -

La velocidad.con la que la ganancia cambia depende de los

cambios en los n i v e l e s de la señal de entrada y está deterirn_nada por el capacitor de filtro rectificador.

Para cambios en la a m p l i t u d de la entrada, el cambio de lagancfnci a está dada por la ecuación:

G(t) = (Ginicial-Gfinal)e~t/ + Gfi nal (8)

si = 10 KftxCrect.

La corriente Un es la corriente que fluye desde la entradaAG hacia el nodo sumador interno y se puede calcular por me-dio de la ecuación:

Iin ,lin

49

- Vref _ Vin ,

La celda de ganancia variable tiene una compensación para

los cambios de temperatura y cancel a las distorsiones armó-

nicas impares. Sol amenté quedan las distorsiones armónicas

pares. El terminal THD trim provee de un término medio pa-

ra anular los balanceos internos por distorsiones bajas de

operación .

El amplificador operacional que es internamente compensado

tiene una entrada no invertida que es l l e v a d a al voltaje de

referencia y la entrada invertida está conectada a la salida

de la celda de ganancia v a r i a b l e . La resistencia R3 es l l e -

vada afuera desde el nodo sumador y permitir de esta manera

que la ganancia que se obtiene del compresor Ó expansor pue-

da ser déte rmi nada sol amenté por los componentes internos.

En la salida el rango de la corriente está en el orden de

_+ 20 mAmp. La función de transferencia tanto en decibelios

como en voltios de este circuito trabajando como expansores

la que se indica en la F i gura II-5.2.1 El circuito que se

utiliza para el expansor se indica en la Figura II-5.2.2

50

40 30 n 13 8 -13

E i T R A D A

FIGURA II-5.2.1 FUNCIÓN DE TRANSFERENCIA DEL EXPANSOR EN dBm Y EN VOL

TIOS.

. T9 -I"- -

E8K*E4

SÍ»

EKTRíOi

1

í

luí* IIP1 1+ ,I5,Ü V?K

1 ' T" i "Vziíii.

[liMJií1 01cz ' Mii1

i"!

THOlñ!M

C R [ C

CiC

1 '1

T

Vcc

Ifi4in¡CWT

t - B VR E G U U D Q

IHT '?

20 K

R 3 ¡ n G p F H

P.A M "Vx?~*

Ix 4

mi

CID

íE**

4 7 K^AW^

I•i. — «. ••EÍ7] «e

lliSK

1tt i

•í c tTC 4 ].100 ;

4. /BF

I 1 _lC5 w

>

•

*• C R if

*-• •VWYV— i

*RB R5

C[ o.: S E Ohi

Al/i un

CE = ten

FIGURA II-5.2.2 CIRCUITO PARA LA EXPANSIÓN DE LA SEÑAL DE AUDIO

51

Cl es el capacitor de rectificación; C2, C35 C4 y C5 son con-

densadores de paso para audio y elimina componentes continuasde la señal.

C6 evita que exista realimentación de audio a través de la

resistencia R6 de 47 Kohm, C7 es un condensador de pocos pi-

cofaradios que se lo emplea para evitar i n e s t a b i l i d a d a fre-

cuencias mas o menos altas.

Las resistencias de 68 Kohm (R4 y R5) nos evitan transitorios

que puedan producirse en este circuito. Para que la salida

del operacional se mantenga en 7.5 voltios se utiliza R6y R7

i gual a 47 Kohm.

R8 evita ose i 1 aciones parásitas que puedan presentarse. Se

ha colocado un switch a fin de poder seleccionar el uso de

este circuito si en el transmisor la señal ha sido comprimi_

da.

II-6 CIRCUITO PARA LA AMPLIFICACIÓN DE LA SEÑAL

II-6.1 Consideraciones teóricas

Esta etapa es necesaria debido al bajo nivel de voltaje de

la señal ya recuperada, además de ser insuficiente para te-

ner un nivel de salida que pueda ser escjjchadoa través de

un parí ante,

Dos son las consideraciones que se han tomado y que justif_i_

can la utilización de este circuito.

- Obtención de un nivel razonable de la señal de salida.

52

- Apreciación de la señal de salida al variar algunos parame^

tros ya mencionados en las características de la presentetesis.

II-6.2 Diseño

El diseño de esta etapa lo realizaremos en base al circuito

integrado que tiene la denominación LM380 y que es un a m p l i -

ficador de 2 watios. Las principales características de es-

te ci rcui to son:

- Alto rango en el voltaje de suministro (8 a 22 vol ti os ) ,ga^

nancia de voltaje igual a 50, entrada referida a ti erra,

alta impedancia de entrada (150 Kohm), distorsión total ar-

mónica (THD: .2%), ancho de banda de 100 KHz y corriente de

cortocircuito de 1.3 amperios.

El circuito descrito con anterioridad es el que se indica en

la Figura II-6.2.1

FIGURA II-6.2.1 CIRCUITO INTEGRADO LM380

Para su funcionamiento normal es necesario el uso de algunos

componentes externos, por lo tanto el circuito total para laamplificación se indica en la Figura 11-6.2.2

53

S U I D AF I L T R O

FIGURA II-6.2.2 CIRCUITO PARA LA AMPLIFICACIÓN DE LA SEÑAL DE AUDIO

El condensador C1 elimina cualquier componente continua de

la señal de entrada, un valor apropiado para conseguir este

efecto es de .1 uF además se ha colocado un condensador de

500 pf para eliminar ruido que pueda existir a la entrada de

la señal.

Para que la entrada inversora del amplificador sea una bue-

na referencia de tierra virtual y que no se produzcan vari a_

ciones en la estabilidad del circuito es corveniente poner

un condensador de un valor pequeño entre este terminal y tie_

rra, se utiliza un valor de .01 uf.

Si se va a acoplar una carga (parlante) al circuito es in-

dispensable utilizar un condensador, el mismo que tiene la

característica de ser un cortocircuito a la frecuencia de la

señal, generalmente se utiliza siempre un parlante de 8 oh-

mios por lo tanto el valor de C es el siguiente

|Xc|< 1/lOxSohm

I Xc|< ,8.a y Xc|< 1/wC

54

Por lo tanto:

C > l/wx.8 • donde w = 2irf

C > 1/27rfx.8 si f=lKHz

C > 198 uf

Se utiliza un condensador electrolítico de 220 uf.

Si queremos variar la intensidad de s a l i d a de la señal, se

debe colocar un potenciómetro, en el circuito se u t i l i z a un

potenciómetro de 2.5 Kohm.

Con este acápite prácticamente se termina el diseño del re-

ceptor, cuyo diagrama circuital completo aparece en la Figu_

ra II-6.2.3

55

C A P I T U L O I I I

C O N S T R U C C I Ó N

III-l COMENTARIOS GENERALES

Una vez terminado el di seño de cada una de las partes que

conforman el receptor se procedió a armarlas en una placa

experimental PROTO-BOARD PB-104, tomando en cuenta la dis-

posición que deben tener las mismas según su diseño.

En lo referente a las fuentes de alimentación para el fun-

cionamiento de los di ferentes circuitos integrados y los

requerimientos de cada uno de ellos, se utilizaron las si-

guien tes:

- Fuente de +5 voltios

- Fuente de +15 voltíos

- Fuente de -15 voltios

Con la finalidad de que no exista interferencia del rizado

de las fuentes de alimentación en nuestros circuitos l ó g i -

cos se utilizaron condensadores electrolíticos de 4.7 uf,

además se usaron condensadores de .1 uf para e l i m i n a r rui-

do en los circuitos TTL.

Es necesario señalar que en el registro de aproximaciones

sucesivas y en el convertidor d i g i t a l - a n á l o g o variaciones

de voltaje en el orden de pocos mVoltios producen conver-

siones erróneas por lo que es necesario colocar condensadp_

res de 1 uf (tantalum) en paralelo con condensadores de.01

uf (disco-cerámica) por lo menos a media pulgada del cir-

cuito integrado en cada térroi nal de alimentación.

56

Las formas de onda de los pulsos de los multivibradores mo-noestables redisparables son suceptibles a tener rebotes (so-breamortiguamientos) producidos por frecuencias demasiado al -tas que se presentan, por lo que se hizo necesario colocarun condensador de 2 nF entre la sal i da y tierra, el conden-sador utilizado y la resistencia de salida del integrado f or.man un filtro pasabajos para esas frecuencias altas.

Tanto en el transmisor como en el receptor se puede selec-cionar los circuitos para la comprensión y expansión de laseñal los mismos que para señales de baja a m p l i t u d que nor-malmente son "borradas11 por el ruido son recuperadas f i el -mente9 todo lo anterior, se cumple en ausencia de c u a l q u i e r

tratamiento de d i g i t a l i z a c i ó n del audio y recuperación del

mi smo.

Debido a la variación del reloj en sus distintas frecuenciasasí como de la señal de i n i c i o y fin de conversión, se hizonecesario el uso de distintos val ores de resistencias mant£niendo el valor del condensador fijo para controlar el anchodel pulso de'los m u l t i v i b r a d o r e s monoestables, para evitar-nos el cambio de resistencias cuando se produzcan las va-riaciones indicadas anteriormente, se utilizaron Switchs quenos permi ten seleccionar val ores adecuados de resistencias.

De acuerdo al diseño realizado en el transmisor se recibenlas señales por dos líneas de cables coaxiales con la fina-lidad de no perder información y tener una buena sincroniza_ción del si stema.

57

III-2 ANÁLISIS DE LOS RESULTADOS

La recuperación de la señal por parte del receptor es bastar^

te fiel a la que se tiene a la entrada, cuando se selecciona^

ron en el transmisor las frecuencias de muestreo de 32 y 64KHz

los resultados fueron muy satisfactorios. Se pudo observar

que cuando la frecuencia de muestreo en el transmisor es de

64 KHz señales de entrada de frecuencia mayor a los 14 KHzfue_

ron recuperadas en su forma o r i g i n a l , lo que no ocurre cuan-

do la frecuencia de muestreo en el transmisor es de 32 KHz.

Pero para los fines de este trabajo no revisten mayor impor-

tancia. Los resultados descritos anteriormente se aprecian

claramente en las siguí entes Figuras: Figura III-2.1 a Fi gu_

ra III-2.6

donde:

Voltaje RMS de laseñal de entrada = .9 voltios

F = frecuencia de la señal de entrada (variable)

Numero de bits usados en el convertidor análogo digi-

tal = 10Fs = frecuencia de muestreo utilizada en el transmisor

(variable)

No se utilizó comprensión-expansión.

b)

FIGU

RA

III-

2.1

FIGU

RA III-2.2

F=3

KHz

n=10

Fs=32KHz

a) Se

ñal

de en

trad

a al

transmisor

b) Se

ñal

de salida

del

receptor

Esca

la Ve

rtic

al :

2 voltios/división

Esca

la Ho

rizo

ntal

:

0.1

mseg/división

F=3

KHz

n=10

Fs=64

KHz

a) Se

ñal

de entrada

al transmisor

b)

Se

ña

l d

e s

ali

da

de

l re

ce

pto

r

Es

ca

la

Ve

rtic

al

: 2

vo

ltio

s/d

i vis

ión

Es

ca

la

Ho

riz

on

tal

:0.2

m

se

g/d

ivis

ión

en CO

FIGU

RA II

I-2.

3

F=8

KHz

n = 10

Fs=32KHz

a) Se

ñal

de en

trad

a al

transmisor

b) Se

ñal

de sa

lida

de

l re

cept

or

Esca

la vertical:

2 voltios/división

Esca

la horizontalrO.l

mseg/división

FIGU

RA III-2.4

F=8

KHz

n = 10

Fs=64

KHz

a) Se

ñal

de entrada

al transmisor

b) Se

ñal

de sa

lida

" de

l re

cept

or

Esca

la ve

rtic

al : 2

volt

ios/

divi

sión

Esca

la ho

rizo

ntal :0.2 ms

eg/d

ivis

ión

CU b)

FIGU

RA 111-2. 5

FIGURA

III-2.6

F=14

KHz

n=10

Fs=32KHz

a) Se

ñal

de en

trad

a al tr

ansm

isor

b) Se

ñal

de sa

lida

de

l re

cept

orEs

cala

ve

rtic

al :

2 vo

ltio

s/di

visi

ónEs

cala

ho

rizo

nta1

:0.1

ms

eg/d

ivis

ión

F=14

K

Hz

n=

10

Fs=

64

KH

za)

S

eñal

d

e e

ntr

ad

a a

l tr

an

sm

iso

r

b)

Señ

al

de

sa

lid

a d

el

rece

pto

rE

sca

la

ve

rtic

al

: 2

vo

ltio

s/d

i vis

ión

Esc

ala

h

ori

zo

nta

l :5

0 m

seg

/div

isió

n

en o

61

Si se varía el número de bits en el convertidor análogo-di-

gital, la señal recuperada en el receptor pierde su formaoriginal.

A continuación en las Fi guras III-2.7 y 11IT2.8 se indican

los resultados obtenidos.

Donde:

- Amplitud de la señal = .06 voltios (VRMS)

- Fs = frecuencia de muestreo en el transmisor e iguala 32 KHz.

- F = frecuencia de la señal (8 KHz)

- n = número de bits en el convertí* dor análogo-digital

- No se u t i l i z a comprensión-expansión

a

FIGURA 111-2.7

F=8 KHz n=8 Fs-32 KHza) señal de entrada al transmisorb) Señal de salida del receptor

Escala Vertical: 2 voltios/divisiónEscala Horizontal:0.1 mseg/división

62

a

FIGURA III-2.8

F=8 KHz n=6 Fs=32KHz

a) Señal de entrada al transmisor

b) Señal de s a l i d a del receptorEscala Vertí cal:2Volti os/división

Escala Horizontal:0.1 mseg/división

Los resultados obtenidos cuando en el transmisor se seleccio^na las frecuencias de muestreo de 8 KHz y 16 KHz no fueron

óptimos, esto se debe principalmente a que los filtros tanto

en el transmisor como en el receptor fueron diseñados paracuando se utilice una frecuencia de muestreo en el transmi-

sor de 32 KHz.

Esto se puede apreciar en las Figuras III-2.9 a III-2.14

Donde:

- Amplitud de la señal de entrada = .9 VRMS

63

- F=frecuencia de la señal de entrada (variable)

- n=nümero de bits en el convertidor análogo-digital

- Fs=frecuencia de muestreo en el transmisor (varia-ble)

- No se utiliza comprensión-expansión

Variaciones en el número de bits del convertidor análogo-di^

gital no permitirán obtener una recuperación en el receptorde la señal original, aunque en estas frecuencias de mues-treo utilizadas de por si ya no se puede recuperar la señal

original.

b)

FIGURA III-2.9

F=500 Hz n=10 Fs=8KHz

a) Señal de entrada al transmisor

b) Señal de salida del receptorEscala vertical : 2 voltios/divisiónEscala horizontal:5 mseg/división

a) b)

FIG

UR

A II

I-2

.10

FIG

UR

A II

I-2

.11

F=

500

KHz

n=10

F

s=16

KH

z

a)

Señ

al

de e

ntr

ad

a al

tr

an

smis

or

b)

Señ

al

de s

ali

da

al

rece

pto

rE

scal

a V

ert

ica

l :

.2

vo

ltio

s/d

i vis

ión

Esc

ala

Ho

rizo

nta

l: .5

m

seg/

divi

sión

F =

lKH

z n=

10

Fs=

8KH

z

a)

Se

ña

l d

e e

ntr

ad

a a

l tr

an

sm

iso

r

b)

Se

ña

l d

e s

ali

da

de

l re

ce

pto

r

Es

ca

la

Ve

rtic

al:

.2

v

olt

ios

/div

isió

n

Es

ca

la

Ho

riz

on

tal:

2

ms

eg

/div

isió

n

CT)

b)

FIGU

RA III-2-12

FIGURA

III-2.13

F =

1 KH

z n=

10

Fs =

16 KH

z

a) Se

ñal

de en

trad

a al

tr

ansm

isor

b) Se

ñal

de sa

lida

de

l re

cept

orEs

cala

Ve

rtic

al

: .2

Vo

ltio

s/di

visi

ónEs

cala

Ho

rizo

ntal

:

.2 m

seg/

divi

sión

F =

4 KH

z n=10

Fs=8

KHz

a) Se

ñal

de en

trad

a al

tr

ansm

isor

b) Se

ñal

de sa

lida

de

l re

cept

orEs

cala

Ve

rtic

al

: .2

vol

tios

/div

isió

nEs

cala

Ho

rizo

ntal

:

.2 ms

eg/d

ivis

ion

Oí

CJ1

66

b)

FIGURA III-2.14

F = 4 KHz n=10 Fs = 16 KHz

a) Señal de entrada al transmisorb) Señal de salida del receptor

Escala Vertical: 2 volti os/di vis ion

Escala Horizontal: .1 mseg/división

Sin embargo si se utiliza la etapa de comprensión-expansión

en el transmisor y receptor respectivamente, señales de muybaja amplitud y con un número de bits reducido se puede re-

cuperar en el receptor con bastante aproximación la señalde entrada.

A fin de poder apreciar lo anteriormente expuesto incluimosuna figura sin comprensión-expansión y otra utilizando lacomprensión-expansión.

67

Son las figuras III-2.15 y III-2.16 respectivamente.Donde:

- Amplitud de la señal de entrada = .08 VRMS

- F = frecuencia de la señal de entrada = 3 KHz

- n = número de bits usados en el convertidor análogodi gi tal = 6

- Fs = frecuencia de muestreo en el transmisor=32 KHz

b)

FIGURA III-2.15

F=3 KHz n=6 Fs=32 KHz

a) Señal de entrada al transmisorb) Señal de salida del receptor

Escala Vertical: .2 voltios/di visiónEscala Horizontal: .1 mseg/división

68

a-}

b)

FIGURA III-2.16

F=3 KHz n=6 Fs = 32 KHz

a) Señal de entrada al transmisor

b) Señal de salida del receptor

Escala Vertical: .2 voltios/división

Escala Horizontal: .2 mseg/divis ion

69

III.3 CONCLUSIONES Y RECOMENDACIONES

Tanto los cálculos teóricos como de las pruebas experiment_a_

les, se pueden obtener ciertas conclusiones generales, ref£

rentes: ya sea al comportamiento y diseño de los circuitos

empleados, como a las ventajas o desventajas que presenta el

receptor de señales de audio.

En relación a los circuitos empleados podemos concluir que

se utilizaron circuitos integrados con el propósito de obte^

ner una mejor c a l i d a d en el procesamiento de la señal reci-

bida a la par que el diseño se facilitó enormemente.

Como se deduce de las pruebas experimentales, la recupera-

ción de la señal es muy s i m i l a r a la que se obtiene a la en_

trada del transmisor razón por la cual el sistema conforma-

do por el transmisor y receptor puede ser u t i l i z a d o para o-

tros propósitos, claro está que es necesario realizar p-¿que_

ñas adecuaciones.

En algunas ocasiones la señal se recupera en forma i nverti-

da (desfasada 180 grados) con relación a la señal o r i g i n a l ,

a esto se debe añadir el retardo de fase ocasionado por los

tiempos de demora en las diferentes etapas en el tratamien-

to de la señal, sin embargo, estos desfasajes no tienen i ñi-

po rtancia en lo que se refiere a cal i dad de l a . s e ñ a l recupe_rada pues el sistema está diseñado para "1 a transmisión y re_cepción de señales de audio.

Cuando se usa la técnica de compresión-expansión se obtuvo

resultados similares a los obtenidos cuando se usa la técni_

ca companding-expanding (utilizada especialmente en los sis_temas telefónicos digitales).

70

Se presenta una pequeña desventaja que es la capacitanciaparásita que posee la placa experimental PB-104 que influ-ye en parte al aumentar la capacidad externa para el cojtrol de disparo de los multivibradores monoestables, ade-más dé la variación en el valor que tienen los elementos re^sistivos y capacitivos usados, por lo que es muy convenier^te utilizar valores muy cercanos a los calculados, espe-

cialmente en el filtro pasabajos.

Se debe anotar que para reducir los problemas de ruido quese puedan presentar es importante el hecho de que la tierraanáloga y la tierra digital deben ir separadas dentro delcircuito, ademas el alambre entre los componentes debe sermínimo.

Finalmente podemos decir que el problema de ruido y capaci-tancias parásitas pueden ser grandemente reducidos si laconstrucción de este circuito total se la hace en un circui_to impreso o en placas Vector Board con técnica Wire Wrap.

71

C A P I T U L O * I V

M A N E J O D E L E Q U I P O

El receptor para su funcionamiento está provisto de los si-

guí entes elementos:

- Dos mi ni dip switchs, cada uno posee 8 switchs

- Un switch para la selección del expansor

- Un potenciómetro p?.ra el control de la intensidad de sali_

da (parí ante)

Los tres primeros switchs del dip switch celeste controlan

la a m p l i t u d de disparo de los m u l t i v i b r a d o r e s monoestables,

si la frecuencia de reloj y de muestreo en el transmisor son

de 96 y 8 KHz respectivamente.

Los tres ú"ti irnos switchs del d i p switch celeste son uti 1 i za_

dos con el mismo fin si en el transmisor la frecuencia de re^

loj y muestreo son de 192 y 16 KHz respectivamente.

Igual cosa ocurre en el dip switch rojo, los tres primeros

para una frecuencia de reloj y muestreo en el transmisor de

384 y 32 KHz.

Los tres últimos para una frecuencia de., reloj y de muestreoen el transmisor de 768 y 64 KHz.

En general el primer switch controla al SN74121, el segundo

al SN74123 y el tercero al SN74123. (El SN74123 es un cir-

cui to doble)

'

MODO DE OPERACIÓN:

- Se deben poner las polarizaciones respectivas para el tra-

bajo de los circuitos Integrados.

- Dependiendo de la frecuencia de reloj y de muestreo selec-

cionadas en el receptor se debe colocar en la posición O N

los switchs antes indicados, debe esperarse a que se cam-

bie primero en el transmisor para hacerlo en el receptor,

tomando en cuenta que los switchs que no se u t i l i c e n deben

estar en la posición OFF.

- Si en el transmisor se ha seleccionado la comprensión, en

el receptor se debe colocar el switch en la posición ON (a_

Tambres rojo-azul), sino se ha seleccionado el compresor el

switch del expansor debe estar en la posición OFF (alambres

blanco-azul ).

En la posición OFF el switch deja pasar directamente la sa^

l i d a del filtro al amplificador de audio.

- Si se desea tener una mayor intensidad de la señal se debe

mover el potenciómetro que controla la entrada del a m p l i -

ficador de audio.

REFERENCIA BIBLIOGRÁFICA

- Taub-SCHILLING: " D i g i t a l Integrated Electronics".

- National Semiconductor: "Linear Databook".

- Signetics Corporation: "Signetics Databook".

- Johnson-HILBURN: "Rapid Practical Design of Active Filters"

- Alfonso ESPINOSA: "Sistemas D i g i t a l e s III".

- Popular Electronics: "Electronic Experiments".

Successive ApproximationRegisters

Successive Approximation Registersgeneral descriptionThe DM2502, DM2503 ,ind DM2504 are 8-bit and 12-bitTTL regisíers designed for use ¡n successive approxima-tion A/D converters. Tríese devices contain ali ths fogicand control circuits necessary in combination with aD/A converter to perform successive approximationana!og-to-digiíal conversions.

DM2503 and DM2504 opérate over -55°C to +125°C;the DM2502C. DM2503C and DM2504C opérate over

The DM2502 has 8 bits with serial capability and ts notexpandsbla.

The DM2503 has 8 bits and ¡s expandable without serialcapability.

The DM2504 has 12 bits with sería! Cñpabílity andexpandability.

All three devices are evailable in ceramic DIP, ceramicflatpak, and molded Epoxy-B DIPs. The DM2502,

features• Compíete logic for successive approximation A/D

converters

" 8-bit and 12-bit registers• Capable of short cycle or expsnded operstion

" Continuous or sian-stop operation

• Compatible with D/A converters us:ng any logic code

« Active low or active high logic outputs - -,» Use as general purpose serial-to-parailel converter or

ring counter

logic diagram

díagrams (Dual-ln-Une and Fíat Packages)

*>i< l Crt ¡ift n >r.-fiv; ':. irf.:f i-jjnOEI- ot sv;s;: c«;M303n01C«^üí

DM2502, DM2503ü> 07 oí as ai $ - cr

TQf Vt£W

Order Number DM2502J DM2502CJ, DM2503JOí DM2503CJ

Seo NSPackago J1SAOrd*r Nunibsr DM2502CN or DM2503CN

Sea NS P.ickocjs N1GAOrdor Humbei DM2502VV, DM2502CW, DM2S03W,

or DM2S03CW£oa NS Pjckiio* W1GA

ICC VICW

Ordíf Number DM25G-ÍF or DM2504CFSeo NSPackagyFZ4A

Ordar Numbor DM2504J or DM25r>';CJSeo NSPackag.j J24A

Crdcr Numbor DM2504CNSao NS Packaíja N24A

o*f£?l•i1;*rooío

gÍÍ3

i-oenOto

FOtno

'•', h?'- -! Y---.•-<•*—

12-1

. -, .v.... ,

absolute máximum ratings {Note

Suppiy Voltage 7VInput Voltaje 5.5V

Output Voltage 5.5VSto'age Tcmperaturc Range -65JC (o -H50aC

Lead Tempcrature ISoltienng, lOseconds) 300CC

operating conditions

Supply Voltane, VCQ

OM2502C. OM2503C,

DM250-IC

DM2502. DM2503, '

DM2504

Tempera tu re, T^

DM2502C, DM2503C,

DM25C-1C

DM2502, DM2503,DM2504

MIN MAX ÜNITS

4.75 5.25 V

.4.5 5.5 V

O +70 °C

-55 +125 °C

eléctrica! CharaCteríSticS (Notes 2 and 3) Vcc = 5.0V, TA - 25°C, CL = 15 pF, unless otherwise specified.

PARAMETER

Log cjl "1" Input Voltags (V,H)

Logical "1" Input Cur'ent (I,MICP Inpul

D. E. S Inputs

All Inputí

Log, cal "0" Input Voiiage (V.,_)

Logical,"0" Iriput Curren: ¡|,L)

CP. S IrpLJtS

0, E Inputs

Logicai "i" Output Voltags (VOH)

OuTpUt Shorí Circuit Gjrrsm

(Note 4) (I0£l

Logical "0" Output Voltag-e ÍVOL)

SuODly Current (lcc'

DM2502CDM2502OM2503CDM2503

DM2504CDM2504

Proaagation Oolay to a 1 og:ca< "0"

Frorn CP to Any Output [t-^ol

P'opagátíon Delsy to a Logical "0"From E to 07 (Q1 11 Output (l^o)

P'Opsgítion Delav to a Logical "1"From CPlO Any Output (!„,.;)

Prop sgat ion Oelay to a Logical "1"FramÉ toQ7 ÍQ11) Outpt,t (í^,)

Set-Up Time Data Ir.put (!t.a^l

Set-UpT.me Staa Input d,, ,)

Mínimum LoivCPVVidth (IPWL)

Min,mum Hrgh CP Widlh (!(-,..„)

r/3mmum Cíoct FregLP^cy { ' : , Í X }

CONDITIONS

Vcc • M,n

Vcc = Max

V,H = 2.4V

Vlh, ~- 2.4V

V,H = 5.5V

Vcc ~- V:n

Vcc - Wdx

VIL = 0.4V

VPl_ - O.'IV

Vcc = ML:I. 'OH = '0.''8mA

Vcc -- 3\: VOL¡r = O.OV;

Ouipui H¡9'i.CP. D, S. H¡gh:

É Low

Vcc - Mm, IOL = 9.6 mA

Vcc - Max. All Ouiputs Low

CP High. S Low

DM2503. DM2503C, DM2504.

D.".'.2504C Only

CP Hiíjh, S Low •

DM2503. OM2503C. DM250-).DM2504COnly

MIN

2.0

• 2.4

-10

„ w

10

10

-10

0

15

TYP

6

6

-1.0

-1.0

3.6 '

-20

0.2

65 -

' 65

60

60

90

90

18

16

26

13

4

9

30

17

21

MAX

40

SO

1.0

0.8

-1,8-3.2

-•i 5

0.4

95

85

90

80

124

110

28

24

38

19

3

16

42

24

UN1TS

V

í<AMA

mA

V

mA

mA

V

mA

V

mA

mAmA

mAmA

mA

' ni

ns

rw

- ns

ni

m

m

ns

MHz

Nots 1: "Absolute Máximum Ratings" are those valúes beyond which the safety of tlie device cannot be guarantL-ed. Except for "Operan'1]Temperature Rang*?" they aro not meait to impíy thai tlie devices should be opcrated a: these lirnits. l'he table of "Etcctrical Charactcriit¡ci'provides condnions for actual dev'ice operaticn.

Not«2: Unless othcrwise specified min/max I ¡mus apply across ihe --SS^C to -HSS^C ternperütwre range for Ihe DM2502, OM25G3 and DM2SO*.and acrc:s the 03C to t-70'C range for ir-,e OM2502C. DM2503Cand DM2504C. All lypicalsore given fcr VQQ ^ 5.0V and TA - 2b°C.

Nota 3: All currents into d^vtce pins shcv^n 35 pos ¡ti ve, GUI of device pins as negativt;, ali votiagcs referenctd to nround únicas otherwise noied. A'rvalúes stiown as max or m-n on absoluto wlue basis. . -

Not» 4: Only one ou:put Jl a time should be shorted.

12-2

appücation InformationOPERATION

The regísiers consist of a se; of master íaíchcs that actas the control cíements in the device and changa ststeon the Jnput clock higlvto-'ow transition and a set ofslave latchcs that ho!d the register data and change onthe input ctock low-to-hígh transition. Externaily thedevice acts as a specia! purpose serial-to-parailel converterthat accepts data at the D ¡nput of the register and sendsthe data to the appropriate slave tatch to appear at theregister output and the DO output on íhe DM2502 andDM2504 when the clock goes from low-to-high. The reare no restrictions on the data ¡nput; it can change stateat any time except during a short inierva! centered aboutthe clock low-to-high transition. At the same time thatdata enters the register bit the next less significan! bitregister ¡s set to a lów ready for the next íteration.

The register ¡s reset by holding the S (Start) signal !owduring the clock low-to-high transition. The reijistersynchronously resets to the state Q7 (11) low, and alithe rcmaining register outputs high. The Qcc ¡Conver-sión Complete) signal is also set high at this time. The Ssigna! should not be brought back high until after theclock low-to-high transition in order to guaranteecorrect resett¡ng._After the clock has gone high resettingthe register, the S signal must be removed, On the nextc/ock low-to-high transition the data on íhe D input ¡ssst into the Q7 (11) icgister bit and the QS (10) registerbit is set to a low ready for the next clock cycle. On thenext clock low-to-high uansiííon daia entera tln; QG (10!register bit and Q5 (9) is seí ío a lov.. This operation ¡srepeated for each register bit in turo until the registerhas been filled. When the data goes into QO, the Qcc

signal goes low, and the register ¡s inhibited from funherchange unti! reset by a Start signal.

The DM2502, DM25Q3 and DM2504 have a speciallytaüored íwo-phase clock generator to pro vi de non-overlapping two-phase clock pulses (i.e., the clockwaveforms intersect betow the thresholr's of the gales

thcy drívc). Thus, even at vcry slow dV/dt rates at theciock input (such as from' relaiively weak comparatoroutputs), ímproper logic operat'on v/ill not resuit.

LOGIC CODES

Alí three registers can be operated wiih various logiccedes. Two's complement code is used by of fset t íng thecomparator 1/2 ful l rang_e + 1/2 LSB and using thecomplement of the MS3 (Q7 or Ql 1) vvith a binary D/Aconverter. Offset binary is used in the same manner butwith the MSB (07 or Q11). GCD D !A converters can beused with the addition of ¡Ilegal code s'jppression log¡c.

ACTIVE HIGH OR ACTIVE LOW LOGIC

The register can be used with eíther 9/A convertcrs thatrequire a low voltage level to turn on, or D/A convertersthat require a high voltage leve! to turn tne svvitch on. IfD/A converters are used which turn on with a low logiclevel, the resulting digital Dutput from the register ¡sactive low. That is, a iogic "1" ¡s represented as a lowvoltage level. If D/A converters are used that turn onwith 3 high logic level then the digital output rs activehigh; a logic "1" ¡s represented as a high voltage level.

EXPANDED OPERATION

An active low cnablc ¡nput. E, on the OV:2503 3ndDM2504 allows registers to be connected together to_form a longer register by connecting the clock, D, and 5inputs in paraiid and connecting the Qcc output of enere giste i to the E input cf the nex: less s:gnií¡cantregisier. When the start signal resets the regíster, the Esignal goes high, forcrng the Q7 (11) bit high andinhibiting the register from acctpling data until theprevious register is ful! jnd ¡ts Q(:c goes low, If onlyone register is used the E input should be he id at a lowlogic level.

timtng diagramDM2502. DM2503

Osrooío

OSroenO

a*^3SifOeno

12-3

vi1OU")

Q

coOLO

oLO01

application information (con't)

S'HORT CYCLE . .

tf all b ts are not regu red, the regisrer may be truncatedand conversión time saved by using a rogistcr outpuígoing low rather than the Qcc signa! to indícate the endof convers on. If the register is truncated and operatedin the continuous conversión mode. a iock-up conditionmay occur on power turn-on. This condition can beavoíded by making the stari input the OR function ofQCC and the appropriate register output.

COMPARATOR BIAS *~

To m n m z e the digital «rror bslow ±1/2 LSB, íheccmparator must be biased. If a O/A convarter ¡s usedwhich requires a low voltage leve! to turn on, thecornparator should be biased +1/2 LSS. If the D/Aconverter requires a h gh iog c leve! ío turn on, theccmparator must be biased -1 11 LSB.

definición of termsCP: The clock input of the register.

O: The serial data ¡nput of the rsgister.DQ: The seria) da(3 QUt_ (The Q inpu[ (JH,ayed Qne b¡t)>

E: The reQ ster enab!c- This inPut is used to exPand "ie

len?th of £e r'9ist'-r 3nd w!lcn h¡3h for«s the Q7 (11)re9'ster ÜL^ut h'3h ™d ¡nhibits conversión. When notused for expansión the enable ¡s held at a low loflíc levslíground).

Q¡ i = 7 (11) to 0: The ontputs of Ihe register.

QCC: TI""-1 conversión complete output. This outputretnains high during a conversión and gees low when aconversón is complete.

^ '11^' Tíie true outPut of tne ^^B °^ the reg¡ster.Q7 (11): The complement output of the MSB of theregister.

S: The start nput. If the start input is held low for atleast a clock period the register will be reset to Q7 (11)low and all the rema n ng outputs high. A start pulse thatis low for a shorter period of time can be used tf ¡tmeets the set-up t me requ remenís of the S input.

trUttl DM2502,DM2503

TIME

tn 0

0 • X

1 D7

2 05

3 05

1 D-i

5 03

6 02

7 DI

3 DO

9 X

10 X

X

INPUTS

S

. I.

h

H

H

H

H

H

H

H

H

X

X

E2

L

L

L|_

L

L

L

L

L

i.

L

H

OUTPUTS*

DO3

X

X

07

06

05

04

03

D2

D1

00

X

' X

Q7

X

L

D7

07

D7

07

07

D7

D7

07

D7

H

Q6

X

H

L060606D6

Da

D606DG

NC

Q5

X

H

H

L

05

05

05

0505

05

D5

NC

Q4

X

H

H

H

L

04

0.1 .

04

04

04

D4"

NC

03

X

H

H

H

H '

L

03

03-03D303

NC

02

X

H

H

HHH

L

02

0202D2

NC

Q1

X

H'

H

H

H

H

H

L

0101

0)

NC

CO Occ

X X

H H

H H

H H

H H

H H

H H

H K

1. H

00 L

DO L

NC NC

typical applications

Activa H gh

BCD (Hapal Coda Svpprcssion

12-4

íypical applications (con't)

switching time waveforms

I "i *»ÍV rtt!--* t'3"

-l~*.J 1-"K

•-h-

_>ül !¿ ^J—^ i U—A_

h-

=TV_

n.Sro01o

G

a

üíO

12-5

DA

C12

00/D

AC

1201

,D

AC

1202

/DA

C12

03

ro o o 7?

Q> 3 D.

O o 13 D fO O o' D

ag

ram

s

5' 8

0

-•<

«9

. 0

^0

01

? gs

- - o

sj

o (D D 0 S o -n (D Ü)

~ ru

ro

^0

^0

03 w

r:

o"

" "

OO

--O

cQ O

I > O (D

O i > 3 SL o CD o o

O

Cl o (5*

-. 9 o CD O O 3 < fD U)

! Í

i

DA

C12

00/D

AC

1201

,D

AC

1202

/DA

C12

03

M'

.

-'

CN O o

• <co

o

co

ce

-c

o

V>

'ío

°o

°o

^+1

+

+

-t- £

c

v-

-i- --

c*

j •—

r-

"~*

O "

O

m

~

r,

ID

o

UJ

V

' If)

C

M

líl

1 in

i ID

v—

O

^

ro

O

°§

" o

: <

Q

Q0

0Q

CÑ

O

(/)

X 0

- -

oí

~

S n

•

w•

C

- •

CN

«

~

'm

' ^

O

Q

^

- C

J

ÍZ

—

en

X

•—

cñ

(O^

^Q

C

ra

^S

cr

t.

- j—

E >

> s,

f í

§ S |

'|

O^

^^

5

o

Sr

fí

ío

S

rsT

O^

-^

^O

'

^5

03

—

W5

>

|«

>c

!!

B-

QÍ

S

,Ü

UN

ITS

X(J

<o

"

S ^

u Q

z

-Í-- h

O

S

S L

.

1200/1

2

TY

P

(J 0

£

CO

NO

ITIO

NS

PA

RA

ME

TE

R

.;?

íííí

>'>

LÍí

íl

>>

?>

>1

<

> z

\

CO

ID

' .

, O

CO r-

e

nT

C5

1 C

N

CN

1N

CN

—

,P

°.

o

K,

^

^

PP

q

o'

d

°°

o

5

10 o

'u

O

O

•-

i—

O

O

OO

O

ul

•—

o

*-

•-

•—

CT

O

í

?

0s

r-i

CN

f^i

1>J

™

O

O

O

CN

2

oTJ

•

Oí

Q.

kíl

—CM

£

""6

^6

9s

'. T;

• Cí

" ^

T

CN rj

*'

O

CN *í

i,

(Ti

^-C

N

,_C

NC

NC

N

(N

_qq

0 -

iq

,?

q q q

o

¿

» •

o

o

to o

10

oo

io

i-

oc

/^

oo

o

10

—

Q^

^^

-c

vi

rv

S

°i—

¿

0

O

O

C

N°

."

T?

5P

PP

r-

j p

1

00

cio

uio

(ñ

o^

CT

CN

6^

69

r-

_ •

• r-

tN

—

C

N

•

U 'in (M

>

•I,

0

O'

*T

i

H.

u 2

-

- 7

u

*

'ÍO

II

<

lO^

u.

•

K

^.-

II

UJ

• j

" '

2

H >

£

í

o

2

'>'•'

M

ai

' >

"-

> .

i-i

"-

-.-

-j^

- -

"JJ

í>

>?

-.>

UO

°E

-^

^^

^

U

c:

<^

¿P

oo

0

fNC

NJ

I ;

__

LÍ

1-

^P

iO

xLO

LO

II

u

•'

ti

ir

-J

í¡l

¡J

. „

fsl

Q

LO

r-

"'

II

II

UJ

C

N

+'

, tj

u

U ~

<

Z

Z

"

" °

co •=

_ .=

i =

o ó

o

ó

~

.5

2

>

"

5.

o ¿

£¿

¿

c^

— "í

rí

tfl

c.^

V~

!'

? !

£

T

¿

u.

S,

o.

mO

>

O

2

3

3

3

í5

Ó

CL

¡J

r o

.?

'G

,°

>

'B

5'

-¿

5'

*!

~r

r~

' S

' '

'

• :;

.

.j>

-

T- CO

o oCM C-4T™ V~

00«DQOCNÍO OOJ 04T--" '\

O U«QQ

DC Electrical Characteristics DAC1202/1203 3-Digit BCD D/A (Ñutes 1,2,

PARAMETER

fiesolution

Ltnearity Error (Note 5)

Oífset Voltage

Voltage Mode Full-Scale £rror (Note 51

Voltaga Mode Full-Scale Error

Wonotomcity ¡Notes 4. 51

Voltage Mode Power SupplySensttivily

Voltage Mode Oulput VoltageRanga

Voltage Mode Oulput Short CircuitU mil

Current MocJe Compliance

Current Mode Output Impedance

Reference Voltage

Logic "1" Input Vollage [Bit OFFJ

Logic "0" Input Voltage (Bit ON)

Logic "1" Input Curfent (Bit CFFI

Logic "0" Input Current (6it ON)

1*Power Supply Current 1"

T;

T,

V

DACOND1TIONS

| MIN

\ - 2 5 C ,

X«2S*C

^EFa 10.000V

Pin 21 connecied to Pin 14, TA = 25°C

AV - ±2V = 25o

\V" = +? VVREF * IO.OQOV

R L = 5k

TA - 25° C

(Note 6) . -* . - '; '

0

v

V

V

í lREF'-í2mA.TA=25uC

N = 2.5V

M = OV

r = 15.0V'- -15.QV TA = 25°C

tcc ÍVcc-5-av

3

C1202/1202C

TYP MAX

1

D.01

0.5

0.01

0.02

510

0.

0.6

DA

MIN

3

C1203/1

TYP

1

0.02

Í03C

MAX

0.05

0.1

1015

0.2

0.7

Guaranteed over the tumperature rango

H0.5

±2.5

9.950

2.0

.

O.OQ20.0020.002

£12

20

10

10.000

1

-10

102520

0.02

0.02

0.02

50

10.050

0.8

10

-100

153025

110.B

í2.5

9.950

2.0

0.0020.0020.002

±12

20

10

10.000

1

-10

102520

0.02

0.02

0.02

50

10.050

0.8

10

-100

153025

UNITS ]

Digits i

%FS

mVmV f

% FS ' •1 i% FS

% FS/V- 1% FS/V

% FS/V :v 1

mA t

- • V Í

kí> •

V

v *.MA f

MA í

mA ;mA ímA Í

" 1

AC Elecírical Characíeristics DAC1200/1201/1202/1203

P ÁRAME TE R

Voltage Mode

±1 LSB Settling Time (Note 61

Voltage Modo Full-Scale

Changa Settling Time (Note 6]

Current Mode

FuH-Scale Settling Time

Voltsge Mode SIew Rate

CONDITIONS(TA = 25°C)

DAC1200/1202, Ve<1.25mV

D AC1 201/1 203, Ve < 5.0 mV

DAC1 200/1 202, Ve < 1 .25 mV

DAC1201/12Ü3, Ve<5.0mV

RL" 1k?í, CL<20pF

0^ A!oUT^2mA

-10V<AVouT<-*-10V

MIN TYP

1.5

1

2.5

2.0

1.5

15

MAX UNITS- t

3.0 ;js f.

3.0 Ms 'I

5.Q /.¡s i5.0 p,

,s

V//J5

Note 1: Unless otherwise noted, these specifications apply for V+ " 15.QV, V~ = -15.0V, and VQQ = 5.0V ower the temperature range -55°C to •

•H256C for the DAC1200HD/12Q1/1202/1203 and -25° C to +85" C for the DAC1200HCD/1 201 1\.

Note 2: All typicgl valúes are for TA = 2S°C.Nots 3: Unless.otherwis? notad, th s specificatton appües for VREF ™ 1Q.24V, and over ihe terconduions include adjuStrnent of offset to OV and full-scale to 10.2375V.

npeíature range -25°C to -t-85°C. Testing

Note 4: The DAC1200, DAC1202 anri DAC1203 are tested for monotonía ty by stimulating all hits; thi DAC1201 is tested for monotonía ty bvstimulating only the 10 MSBs and holding líic 2 LS8s at 2.0V fi.e,, 2 LSBs are OFF).

Note 5: Un!ess oiher-.vise noied. this specification applies for Vf^gp = 10.000V, and ower the íemperature range -25QC to +853C. Testir>9 '

conditions includo adjustment of offset to 0 V and full-scale to 9.990 V.

Note 6: Not tested — guaranteed by de

Note 7: (AVOUT" 1OV)

sign.

3-30

Typical Performance Characteristics

Máximum Power Dissipation Supply Current vs Temperature Supply Current vs Tempcrature

su 7S IDO izs noTEMfERATURECC) -

-55 -2i O :5 bu ií 100

TEMPERATUHEI C)

-55 -2$ 0 - 2 5 53 75 Ufl

TEMFERf tTUHE i U

r1 LSOTransition

ion ... i -* noo . . .oVO"0. 10VCF-30pF

TA * 25°C

10V Full Scnlü Pulse Response

Applications Information

1. Introduction

The DAC1200 series D/A converters are designad tominimize adjiístments and user-supplied externa! com-ponents. For example, intluded in the packaqe aro abuffered refeience, offset nulted output amptifier, andapp!¡catión resistors as well as the basic 12-bit cur'rentmode D/A.

Hovvever, the DAC1200 series is a sophisticated buüdingblock. Its principies of Operation and the foüowingapplícations Information should bo read before applyingpower to tlie device.

The user ¡s referred to National Semiconductor Applica-tion Notes AN-156 and AN-157 for additional informa-tion.

2. Power Supply Selection & Decoupüng

Selcction of power supplies is important ¡n applicationsrequiring 0.01% accuracy. The ±15V supplies should bewell regulated (±15V ± 0.1%) with less than 0.5mVrmsof output noise and hum.

To realize ttie full speed capabilily of the device, al! threepower supply leads should be bypassed with IpFtantaium eiectroiytic capacitors in shunt with O.Ol^Fceramíc disc capacitors no farther than Vi inch from thedevice package.

3. Unipolar and Bipolar Operation

The DAC12CO series Ü/A's may be configured for eitherunipolar or bipolar opetation using resistors providedwith the device. Figures 1A and IB illuslrate the properconncction for binary and BCD unipolar Operation.

Bipolar Operation is accomplished by ofisetting theoutput ampüfier A3 as shown in figures 2A and 2ñ.

•VOUT = UZERO to i

= 10rnAto2.0475mA)(5kÍÍ)

*Values shown are for = 1Q.24QV.

1 LSB Current Stop = O-'-V =0.5^AS.Oki!

FIGURE 1A, DAC1200/DAC1201 Unipolar

*VOUT = UZERO to

= (Oto 1.24875mA)(8kSi)

= OV to 9.990V

'Valúes sSown are for Vpr£F " 10.000V.

1 LSD Voltagc Step • —i p- " 10mV

• LO criV,8kli

FIGURE IB. OAC1202/DAC12D3 Unipolar Oparation

oaj> u>oo-*U .-.-i

ro roooroooa»00»X wi.

NÍ roOo

331

v- COo o01 WT- T-

00«Q QO OJO O<N <NT— Y—O O«QQ

^ (Oto 2.04 75mA)R22 - -gjs. R21

_ = 10 to 2.0475mA)R22 - VREF. ^21 --í R22

= -10.240 to + 10.235V•Valúes shown are for VREF = 10.240V

1 LSB - 5mV.

FIGURE 2A. OAC1200/DAC1201 Bipolar Operation

' = -10.000V to +9.80V

"Valúes shown are for VRgp =-- 10.000V.

1 LSD Voltage Step = 20mV.

FIGURE 23,. DAC1202/DAC1203 Bipolar Operation

External resistors may be used ío achieve altérnate zeroand full-scale voltages. It ¡s advantageous to utilize R21and R22 even in tríese applications since thev are closeiymatched ¡n TCR and temperatura to the interna! array.Figure 3 i l lustrates the recommended circuit for zero to5V opüration. R£XT should be of metal film or wire-wo'ind construcción with a TCR pf less th?n 10ppm/°C.

FIGURE 3. DAC1200 O to 5.120V Opcration

4. Offset and Full-Scale Adjust

If higher precisión is required in the zero and futl-scale,

external adjustments may b¿ made. The circuit of figure

4 illustrates the recommended circuirte adjust of fset and

full-scale of the DAC1200 series. The círcutt will work

equally well for unipolar or bipolar operatíon.

In bipolar opcration, the of fset is adjusted at minus full-

scale; in the unipolar case at zero scate.

For tho valúes shown i ti figure 4, R1 will allovva ±7mV

offset adjustment for the unipolar case and + T 5 m V for

the bipolar case. R2 wil! allow a ±50mV adjustmcnt of

ftill scale.

5. Current Mode Operation

Access to the summing junction of A3 affords current

mode Operation either with a resistive load or to drive a

fast-set t l ing external operational amplifier. The loop

around A3 should not be closed ¡n current mode opera-

tion. There Is a ±2.5V máximum compliance voltage at

A2's output (pin 18Í which restrícts the máximum size

of the load resistor; i.e., R[_ x IFULLSCALE ^ 2.5V.

Note: IFULLSCALE = 2 mA for DAC1200/DAC1201

and^= 1.25 mA for DAC1202/DAC1 203.

6. Settling Time & Gütch Minimization

The settling time of the DAC1200 series and the glitch

which occurs between major input code changes may be

¡mproved by píacing a 10 to 30pF capacitor between

pins 18 (current-mode output) and 19 ¡voltage mode

outputl. The capacitor is used to cancel output capaci-

tance of the current mode D/A and stray capacitante at

pin 18.

7. Current Output Boostíng

The DAC12GO series may be operated as a "power D/A"

by inciuding a current buffer such as ths LH0002 or

LH0063 i n the loop with A3 as shown in figure 5.

FIGURC5. Currünt BoostPd Output

8. Logic Input Coding

The sense of the ¡ogic inputs to the DAC120Q series is

complementary; i.e., a given bit is turncd ON by an

active "low" input. Table I summarizes ¡nput status for

the unipolar and bipolar cornplementary binary and BCD

codes.

Other input codes may aiso be used. For exsrnple, the

twos complement codc, which is used extensively In

computer and microprocessor applications, may be con-

verted to the DAC1 200 complementan/ bipolar formal by

inveriing all bits except the MSB. The inversión may be

accomplished in the microprocessor by software control,

or by hardware using standard hex-inverters,

9. Reference Voltaje

External reference voltayes may be used with the

OAC1200 series. Voltages olher than 10.240or 10.0QOV

in the range of +5.0V to 11V w¡|[ work satísfactorüy

for voltage mode operatíon. Fuü-scale voltage is always

1 LSB whfcre 1 LSB = VREF/4096 (binaryí

OO ÍBCDI. Full-scate current |for binaryj

may be predicted by:

FIGURE 4. Offset & Full-Scale Adjuit

332

i; (Note 8}

:f CODE TYPE INPUT CODE

MSB LSB

0000 0000 0000

Unipolar Complementary Binary ., 1 1 1 1. 1 1 1 1 1110

1111 1111 1111

•í

Í, - 0000 0000 0000

01Í1 1111 1111 ,Bipolar Complementary Binary

1111 1111 1110

1111 1111 1111

0110 0110 0110

Unipolar Complementary BCD 1111 1111 1110

1111 1111 1111

0110 0110 0110

1010 1111 1111Bipolar Complementary BCD

1111 1111 1110

1111 1111 1111

OUTPUT STATE

Full-Scale

1 LSS ON. .

Zero Scaíe

Full-Scale

Half Full-Scale

1 LSB ON

Zero Scale

Full-Scale

1 LSB ON

Zero Scale

Full-Scale

Half Full-Scale

1 LSB ON

Zero Scale

Note 8: Logic inpul sense is such that an active low (V)fg *í C.8V) turns 3 given bit ON and is

; Note 9: VRCP = 10.240V for tíie DAC1200/1201 and 10.000V. forIhe DAC1202/1203.

OUTPUT VOLTAGE(Note 9}

+ 10.2375V

. *2.500mV

Zero

+10.235V

-O.OOOV

-10.235V

-10.240V

+9.990V

1 0,000 mV

• Zero

9.9SOV

O.OOOV

-3.980V

-10.00V

representod ES a logic "0'

OUTPUT CURRENT

2.0475mA

0.500 AJA

Zero

+1.0236mA

O.OOOmA

-1.0235mA

-1.0240mA

1. 24875 mA

1.250 pA

Zero

-t0.62375mA

Zero

-0.62375mA

-0.625 mA ;

in the table.

DA

C1

20

0/D

AC

DA

C1

20

2/D

AC

N> rooo

r-° i

Definition of Terms

Resol ution

Resolution is defined as the reciproca! of the number ofdiscrele steps in the D/A output (as designedi, It isdirectly related to the number of switches or bits withinthe D/A. For example, ihe'DAC1200 has 212 or 4096steps. Resolution may therefore be expressed variouslyas 12 bits, as 1 part in 212, 3S '\art ¡n 409G, or as apercentage ¡1/409Gx 100- 0.0244%). TheDAC1202 has1000 steps and 3 BCD digits. Resolution may beexpreised as 0.1 % or 3 BCD digits.

Lineariíy Error

Linearity error is the máximum deviatton from a straíghtune passing through the endpotnts of the D/A tramfercharacteristic. It is measured after calibrating for zero

and fuli-scale. The linearity error of the DAC1200 seriesis guárantele! to be loss than ±V3 LSB oí 0.0122% of F.S.for ihe DAC1200/1200C and iO.0488% of F.S. for theDAC1201/DAC1201C. Linearity error is a design para-meter intrinsic to the device and cannot be cxternallyadjusted. -

Offset Voltagc ' : '

Offset vottage is an ouíput voltage othcf than zero voltsfor unipolar operation (and otlier than minus full-scalefor bipolar opcratioc») with all bits turned OFF. In theDAC1200 senes this errar resides primarity in the outputampfiiioi, A3. Offset voltage is adjustable to zero asdiscussed in the applications scction.

Po\ver Supply Sensitivíty

Power-supply sensitivíty is a mensure of the efíect ofpower supply changes on -the D/A fult-scale output.

Settüng Time

Two settMng time parameters are specified for the

DAC1200 series. Full-scale settling time requiresa zero tofulUscale or fuli-scale to zero output change. One LSBsettling lime requires one LSB OLitput change. In both¡nstaricei.-settüng time is the time required from acodetransition until the D/A output reaches within ±Ví LSB

of fina! output valué.

Monotonicity

Monotonicity is a characteristic oí the D/A which re-quires a non-negattve output stüp for an increasing inputdigital code. Monotonicity, therefore, demands no bscksteps or changes in sign of the slope cf the D/A transfercharacteristic.

Futt-Scate Error

-Full-scale error is a measure of the output error betweenan ideal D/A and the actual device output. Ideaüy, forthe DAC12ÜÜ full-scale is VREF - 1 LSB. For VREF =10.240V and unipolar operation, VpuLLSCALE =

10.240V - 2.5mV = 10.2375V. Departures from thisvatue include internal gain, scaling, and reference errors.Full-scale ertor is ñdjustable to zero as discussed in theApplications section.

3-33

ó oCM C\

00

do

ooCv! 01

qoQO

Typical Application

ii

f*1SV

DC Test Circuit-.-15

<

i

10Qk£ 'Ü10T 1

FULLSCALEÍ

+1

lOGk J1QT <

ZERQC

t-SVC

+15VC

-1SVC

*LH0070

C1 = C2

Ordering Information

DIGITAL INPUTS, ni, CMflS

HSQ t

1 tí 11 10 9 E

LSB

7 S 5 4 3 3 I

DAC120D, DAC1201, DAC12D2, OAC1Z03

13 U 15 16 17

I

< 1 0 Mil <

Oí, t FUUSCALE 100k<l,T f AÜJUST ,OT

— \Vv-i i V

ó O-15V -15V

20 Vo t Full-Sca

OV

13 ID 20 21 22 23 U

03C2

1 1 .,.,. *IL.,... . ,' ' ' v JL

1ÍIDM O O O O

+sv +isv -isv VOUT

' OFFSET ADJUST

o^15V -C) ' C; * C3 « (VF) tO.ljiF)

a Complementary D/A

VHEF

^-^—@ "

10M:

* -ü, r~' (LHD071) iv v"y ( -

IOM:Í

,.QFF,, VOUT DVM

st i " -^

-15 9 i^^*^o— _j

- 1 7 8 ——i ^^^^Q—ln.M

••-.. S7

• w 'i tz;1-«^_ SI

~ ü'5"' ifor DAO202/1203-C3 = 4.7/jF soüd tantalum) n paralie vvith a O.Oi^iF ceramic disc

' PARTNUMBER

BINARY

OAC1200HD

DAC1201HD

DAC1200HCD

DAC1201HCD

BCD

25°C OPERATINGAGE LINEARfTY TEMPERATURE

ERROR RANGE

OAC1202HD Ceramic DIP 0.01% -55'C to +125°C

DAC1203HD Ceram c DIP 0.05% ' -55"C to +125°C

DAC1202HCD Ceramic D!P 0.01% -25°C to +35°C

DAC1203HCD Ceramic DIP 0.05% ~2íi°C 10 ^SS^C

*Se« NS Packaoc HY24A

3-34

LF

198/L

F298/L

F398

u)OU.

co<MLU

COQE«i

absoiute máximum ratingsSupply Voltage t13V Input Voltage Equal to Supply Voltage

Power Disstpation (Package Lim lation) (Note 1 í 500 mW Logic To Logic Reference Dif ferentia Voltoge +7V, -30V

Opcraiing Ambient Temperatura Rango (Note 2)

LF198 -55°C tt>+125"C Output Stiort C rcutt Durat on Indi-f n,tc

LF29S -25aC to +85°C Hold Capacitor Short Circu t Duration 10 MC

LF393 0"C to +7(fC Load Temperatura ISoldering. 10 seconds) 30Q"c 1

Siora^e Temperatura Fiarle -GÍT'C to +150"C

eléctrica! characteristics (Notes)

PARAMETER

Input Of fset Voltagc. (Note 6)

Input Bioi Current, (Note 6)

Input Impedance.

Gain Erro.-

Feedthrough Attenuation Ratio

at 1 kHz

OvUput Impedance

"HOLD" Stop, (Note 41

Supply Current, (Note 6)

Logic and Logic Reference Input

Current

Leakage Current imo Hold

Capacitor (Note 6)

Acquisition Time to 0.1 »

Hoid Capacitor Chsrging Current

Supply Voltage Rejection Ratio

Differemial Logic Threshoid

CONDITIONS

Tj = 25'C

Full Temperature Rangc

T¡ =• 25-^C

Ful Tii/nperdture Range

T¡ = 25^C

Tj =• 25° C, R^ - IDk

Full Temperatura Range

T¡ = 25°C.Ch-0.01yF

T¡ = 25'"C, ':HOLD"mode

Fuli Temperatura Range

Tj = 25"C,Ch = 0.01pF. VouT = 0

T¡ > 25° C

T¡ = 25° C

T, = 25°C, (Note 5}

Hoid Mode

AV0UT= 10V,Ch= 1000 pF

Ch = 0.01íjF

V|N-VQUT = 2V

VQUT-OTj = 25°C

LF19S/UF298

M1N

86

80

0.3

TVP

1

5

)0'0

0.002

96

0.5

0.5

4.5

2

30

4

20

5

no1.4

MAX

3

5

25

75

0.005

0.02

2

4

2.0

5.5

10

100

2.4

LF398

MIN

80

SO

0.8

TYP

2

10

10^

0.004

SO

0.5

1.0

4.5

2

30

4

20

5

110

1.4

MAX

7

10

50

100

0.01

0.02

4

6

2.5

8.5

10

200

2.4

UN n j

nv

.,;

T-.A

nA

1!

\

(¡a

o

nmV

mA

¡t*

pA

W

V*

mA

(19

V

Note 1: The máximum ¡unction temperatura of the LF198 is 150°C, for tne LF298, 115°C, and for tne LF3G3, 1CO°C. When opcrating Melevated amblen t tsmperature, the TO-5 oackege must be derated basud on a thermal r&sistance IGjAl °f 150°CA'V.

Nots 2: Although the difíerentiat volt;:ga may not exceed íhe timits gívsn, the common-mode voltage on tha logic pins may ba equal to ihesupp'v vo'tages vvithout causing damane to the circuit. For proper logic operation, howevec, one of ¡he looic pins must always be at ieast 2V bcior'tthe positivs supply and 3V abovo the negativo supply.

Note 3: Unless otherwse spccified, the foMowtng conditions apply. Unit is in "sompie" mode, Vg = ±15V, Tj = 25°C, —11.5V < V|fj < +11,SV,Cn = O.OI^F, and RL = 10 kíí- Logic reference voliage = OV and logic voltage = 2.5V.

Nota 4: Hold step is sensitive to stray capacitive couplinij between input logic signáis anAthe hofd capíicitor. 1 pF, for instance, will créate anadditional 0.5 mV step wilh a 5V logic swing and a O.OtíiF hold capacitor. Magnitude of the hold step is ínversely proportional to holdc.ipüC"torva I us.

Noto 5: Leakane cun-ent ¡í me35ured at 3 ¡wtinn tomnBr:?t|""1? of 25°C. The efft>ris "f ^inction temp»rsture r¡se due ro power dissípation oíelevated ambient can be calculated by doubling the 25°C valué for each 11°C increase in chip temperature. Leakage is guarantocd over futí tnpulsignal ranoe.

Noto 6: Theíe parameters guarantead over a supply voltage range of ±5 to ±18V.

typicai performance charactertsticsAperturo Time* Capacitor Hysterasis

-so -zs a ;s sa ís ion us isaJUHCTID.1 TEWERATüRE (aC)

*Ses definition

Dynamic Sampüng Error

1.00 R>EJTT ;-irz-í~-i: •:~~T^~i"i Xn5r-~^':i

SAMPLET1ME (mil

Si-IDO »Sw

LF

198/

LF

298/

LF

393

C O _u Ul o C3 s: O o o c. ce e Ita. o •*— L O a "cu o

- 3D

VJ.

10A K

ldN

l

¡\P

uTT

OO

UT

PU

TP

HA

StD

ELA

VI1

)

3

S

3

S

3

3

S

M 3

SIO

N

.5

::-_

_-. i;

co<5>00U-

co(7)CMU,«J

CO

«3

application hints

Hold Capacitor

Hold step, acquisition time, and droop cate are themajor trade-offs ¡n the seiection of a hold capacitorvalué. Size and cosí may also become important forlarger valúes. Use of the curves included with this datasheet should be helpful in selecting a reasonable valuéof capacítance. Keep in mind that for fast repetitionrates or tracking fast signáis, the capacitor drive currentsmay cause a significant temperature rise in the LF198.

A significant source of error ¡n an accurate sample andhold circuit ¡s dielectric abíiorption in the hold capacitor.A mylar cap, for ¡nstance, may "sag back" up to 0.2%after a quick change in volíage. A long "soak" time isrequired before the circuit can be put back into thehold mode with this type of capacitor. Dieíectrics withvery low hysteresis are polystyrene, polypropylene, andTeflon. Other typas such as mica and poiycarbonateare not nearíy as good. Cerarnic is unusable with > 1%hysteresis. The advantage of polypropylene over poly-styrene is thatit extends the máximum ambient tempera-ture from 85°C to 100°C. For more exact data, see thecurve labeled dielectric absorption error vs sample time.The hysteresis numbers on the curve are final valúes,taken after ful! relaxaíion. The hysteresis error can besigníficantly reduced if the ouíput of the LF198 isdigltized quickly after the hold mode ¡s tnitiated. Thehysteresis relaxation time, constant in polypropylene,for instance, is 10—50 rns. If A-to-D conversión can bemade within 1 ms, hysteresis error wiil be reduced by afactor of ten.

DC and AC Zeroing

CC zeroing is sccornpüohed by connccting the" offsetadjust pin to the wiper of a 1 k£7 potentiometer which

. has one end tied to V and the other end tíed through aresistor to ground. The resistor shouid be selected togive ^O.S mA through the 'Ik potentiometer.

AC zeroing (hoid 'step zeroing) can be obtained byadding an ¡nvertsr with the adjustment pot tied inputto output. A 10 pF capacitor from the wiper to thehold capacitor wiil givs ±4 mV hold step adjustmentwith' a O.QIj-iF hold capscitor and 5V logic supply.Fcr larger logic swings, a smaüer capacitor « 10 pF)may be used.

Logic Rise Time

For proper operation, logic signáis into the LF198 mustnave a mínimum dV/dt of 0.2 V/¿ts. Slower signáis wiilcause excessíve hold step. If a R/C network ís used infroní of the logic input for signal delay, calcúlate íheslope of the waveform at the threshold point ío ensurethat ¡t is at least 0.2 V/¿is.

Sampling Dynamic Signáis

Sample error due ío moving input signáis probablycauses more confusión among sample-and-hold usgrsthan any other parame ter. The primar/ reason for thisís that many users make the assumption that the sampieand hold amptifier is tmly locked on to the input signalwhile in the sample mode, In actuality, there are finitephase delays through the circuit creating an ¡nput-output

ditferential for fast moving signáis. In addition, althoughthe output may have scttled, ths hold capacitor has anndditional lagdue to the 30GTÍ series resistor on the chíp.This means that at the moment the "hold" commandarríves, the hold capacitor voltage may be somewhatdifferent than the actual analog input. The effect ofthese delays is opposite to the effect crcated by delays¡n the logic which switches the circuií from sample tohoid. For exampie, considcr an anafog input of 20 Vp-pat 10 kHz. Máximum dV/dt is 0.6 V/jiis. Wiíh no anaiogphase delay and 100 ns logic delay, one could expectup to (O.lA/sHO.GV/íisl = 60 mV error if the "hold"signa! arrived near máximum dV/dt of the input. Apositive-going input wouid givc a ±60 mV error. Nowassume a 1 MHz (3 dB) bandwidth for the overall analogloop. This generates a phase delay of 160 ns. If the holdcapacitor sees thts exact delay, then error due to analogdelay wiil be {0.16Aís)(0.6 V/jw) = -96 rnV. Total out-put error is +60 mV (digital) "—96 mV (analog) for atotal of —36 mV. To add to the confusión, analog delayis proportional to hold capacitor valué while dígita!delay remains constant. A family of curves (dynamicsampting error) is included to help estímate orrors.

A curve labeled A pe rturg_Tj m e has been included forSampling conditions *vhsre the input Ís stesdy duringthe sampling period, but may experience a suddenchange nearíy coincident with the "hold" command.This curve ¡s based on a 1 mV error fed into the output.

A second curve, Hold SettHng Time indicates íhe timerequired for the ouíput to settie to 1 mV after the"hold" command.

Digital Feedthrough . . .

Fast rise time logic signáis can cause hold errors byfeeding externally into íhe analog input at the sametime the amptifier is put into the hold mode. To mini-mizo this problem, board layouí shouid keop ioyic unesas far as possíb!e from The analog input. Groundedguarding traces may also be used around the inputune, especiaÜy if tt is driven from a high impedancesource. Reducing high amplitude logic signáis to 2.5Vwill also heip.

OrFSETACJUST

GÜÍROTOPANOS O T T O M O F BCARO

Use 10-pin layout. Guar-J aroundCh ¡s cied ro output.

3-4

Amplifiers

BI-FET TechnologyLF155/LF156/LF157 Series MqnolithicJFET Input Operaíionai AmpüfiersLF155, LF155A, LF255, LF355, LF355A, LF355B low supply currentLF156, LF156A. LF2BG, LF356, LF356A, LF356B wide bandLF157, LF157A, LF257, LF357, LF357A, LF357B wide band decompensated (AVM,M = 5)

Genera! DescriptíonThese are the first monolhhic JFET ¡nput operationalampiífiers to incorpórate wsll rnatched, high voltageJFETs on the same chip with standard bipolar transistors(BÍ-FET Technology). These ampüfiers íeaturc iow inputbias and offset currents, Iow offset voltage and offsetvoltage driít, coupled vviíh ofí;-"t sdjust '.*/h:~h does nottjegtade drift or common-mode rejection. The devicesare also desíyned for high slew rate, wide bandwidth,extremely fast settling time, Iow voltage and currentnoísc and a Iow 1/f noise córner.

Advsntagesa Replace expensive hybrid and module FET op amps

• Rugged JFETs allow blow-out free handling comparedwith MOSFET input devices

» txcciient fcir fow r.oise applications usir.g either highor tow source impedance—very Iow 1/f córner

• Offset adjust does not degrade drift or common-moderejfiction as in most monolithic amplifiers

» New output stags allows use of large capacttive loads(10,000 pF) withoui stability problems

" Internal cornpensation and large differential inputvoltage capability

Applications• Precisión high speed integrators

B Fast D/A and A/D converters

B High ¡mpedance buffers

« Widcband, iow noise, Iow driít arnplíficrs

• Logarithmic amplifiers

• Photocell amplifiers

• Sample and Hold circuits

Comrnon Feaíures(LF155A, LF15GA, LF157A)

• Low input bias currení

n Low input offset curren!• High input impedance

» Low input offset voltage

• Low input offset voltage temperaturedrift

• Low input noise currení

o High cornmon-mode rejection ratio

• Large de voltage gain

30 pA

3 pA

1 rnV3(JV/ G

0.01

Uncomrnon Features

LF155A LF15GA

Extremelyfast settlingtime to0.01%Fast slewrate

Wide gainbandwidth

Low inputnoise voltage

52.5

20

1.5

125

12

LF157A

(Av = 51*

1.6

100 dB

106 dB

UNITS

50

20

12

V//JS

MHz

Simplífied Schematic

C ' 2 pF on LF157

-n.•,..',enOír1"Ti«A

C/lO)

«A,

CTi•Ni

en

K c'

9-11

í/)

.Sí,-..w

</)N.10T—U.-J

comf"IL-JU7)u)t7'"

T•»j

"* í

Absolute Máximum Ratings . ,,„.,« A,,. ,P1r^(, .SÍL™ L^SA/CA/?* ;""* LF155A/6A/7A LF 155/6/7 LF255/6/7 , P3Sf/r/7 '

Supply vo taceLP3S58/B8/7B

í22V í22V i22V ±18V

Power Diss patrón (Pd at2S"C)

and Therma

TjMAX

Res¡;t3ncü l^j^) (Note 1}

(H and J Package)

(N Package)(H Package) Pj

«JA

U Package) P¿

» i A

{N Packaget Pt(

Differentia

¡>¡A

Input Voltage

Input Voltage Ranga (Note 2)

Output Short Circuit Duration

Storaga Temperatura Ranee

150°C 150°C 115°C 115»c

•. . ' i°o"c 1£Xfc

670 mW 670 mW 570 mW 570 mW '!

150° C/W 150'CAV 150° C/W 150"CAV í

670 mW 670 mW 570 mW 570 mW 1

140°C/W 140aCAV TÍO" C/W ' MO°CAV -

— 500 niW 500 mW f

155°C/VJ 155°CAV í

±40V ±40V ±40V ±30V '».

±20V . ±20V ±20V ±16V

Continuous Continuous Cont nuous Continuouj

-65°C to +150°C ~65aC ta +150°C -65° C to +150°C -€5°C to +150'C J

Lead Temperature ISoldering, 10seconds) 300CC 300° C 300JC 300° C \C Electrical Characteristics (Note aj ' . \

SYMBOL

vos

¿V0s

¿TC/.

'os

IB

RINAVOL

VQ

VCM

/AT

^'OS

CMRR

PSRR

AR

Input Offíet Voltnoe

Avíiays TC of Input

Offset Voltage

Chanse in Averaije TC

wtth VQ5 Adjust

Input Offset Curreni

Input 8iai Current

Input Res¡stance

Largs Signal VolMge

Gain

Oulput Voltage Sv ing

Inp-jt Conimon-Mode

Vnitage Range

Comrron-Mode Re ectíon

Rallo

Supply Voltage Rejection

CONDITIONS

RS = SOn.T^3 25°C

Over Temperatijre

RS = 50Í1

RS = 50ÍJ, (Note 4)

T¡^ 25°C, (Notes 3, 5)

T¡<THIGHTj> 25°C, [Notes 3, 5)

TJ<THIGHTj - 25°C

VS-15V,TA = 25°C

VQ = ±1GV, RL= 2k

Over Tcmpcrature

V$-±15V. R L = 10k

VS = ±15V. RL = 2k

V =-15V

(Note 6)

LF155A/6A/7A

MIN

50

25

±12

ilO

±11

85

85

"Y!1 MAX

1

3

0.5

2

30

1012

200

í!3

±12

H5.1

-12

too

100

2

2.5

5

TO

10

50

25

LF355A/GA/7A

MIN

50

25

±12

±10

±11

85

85

TYP MAX

I | 2

3-

0.5

3

30

lü12

200

±13

¿12

+15,1

-12

100

100

2.3

5

10

1

50

5

;

'

mV

mV

MV/"C :

fíVfC '-•\ mV

,A ;nA

PA •

nA

"" iV/mV

V/mVí

v

.- „ .vV

dB

d8

AC Electrical Characteristics TA = 25°c, vs = ±i5v ____

SYMBOL

sa

GBW

t*

cn

'n

ClN

PARAMETER

Slew Rate

Gain Bandwidth

Product

Settl ng Time ;o 0 01%

Equ¡valent Input Moise

Vottscje

Equivalerit Irput

Noí'.e Current

Inout Capsciiar.ce

LFIB-jA.'^SSA LF156A/3G'3ACONOITlONS — • i

MIN rY? MAX MIN | TYP

LF155A-'6A; A V - 1 . 3 5 1 0

LF157A; AV = 5

2.5 4

(Note 7) -i

R S = 1QOC!

f=1C*OHz 25

f - 1000 Hz 25

f = ICOHz " 3.01

f * 1000 H/ 001

3

12

4.5

1.5

15

12

0 01

•1.01

3

MAX

LF1G7A/:iá7A ^^^

MIN TV.' i MAX '

Van

40 50 V V <

15 20 M|f:

1.5

,15 nV/v'Hi2 nV\Hi

001 PA\H:

001 pA^^:

*'

9-12

LF

155/

LF

156/

LF

157

Ser

ies

rí o 2 W (J •4-J

_C

/>

"ÜI

Q)

Ü íO i_ fu O ^ C o _w LU

, 0

\i "-1

;""-n

-»^

H

o ui

_J

C- ^ i "

u-

S -J

íñ ífi

SN

O11I

O O ce LU

'ÁR

AM

E"

í""~

?. S

YM

BO

L

X <C 5 X t^ z ^ X S £ ¿

ES

''-

t^

£

o.

L:

o.

c

• £

E

• ^

^>

> -

55

a.

a.

£

. í

no

n

o

o

'

in

m

ÍN

O

O

o

o

+ i

-ti

-(i

M

«í

oo

. -

o

-.

rj

o";

o

c'íí

o

<M

¡TÍ

rvi

o

o.

11

. i

i

( .

o

ift

ry

o

; •-

in

m

+1

+i

+i

O

O

O

O .

"

o'

"o

o"_

! o

O

• J

r-

, ri -

íTí

ÍN

o

C

lO

t>j

t-

•-

<-

CO

OD

°m

—

r>

("í

. cy

i*i

,_

CN•"

£

r '

£

u II

'I,

~

o

1

o

< ,

;; J 3

-;

-¡*

s

S

S i

S x

*-.

- s ^

-

e

c;

e

p-

2

o" ^

o

S

o

E S

S

S

11 s

" "

7 v

i « v

i ii

" ¡L

s »

" ll

i

i i

Li

i <si

¡ i H

£

i-

~s

_c

t/i

^

a

• 's

s,

>

1 ^

¿

-3

>

!

í 5

6 1

! I

11

¡1 I.IlJllI

e-

OTñ

íj

-j

te

^

^

*£• II C.O

> O LH 11 QJ Ü i_ (13 -C •

O 15 tu o íu o Q

UN

ITS

r- irt M < in M i~

tn

SC

if

< C

m m

-J _

1

to LO < m M U- -J

o" c

a

í (M

Ul

m U-

cnin

ir,

5«

§4

K <

«i ^

£

5 S ce

PA

RA

ME

T

X a_ (- X ': ;- t X *i o. 1- X O-

X ÍV K X c_ [_

E o ui o « ^ lí) - Oi

Tf c. -- D O

. a.

i* r- 11 > U 0 LO t/> O •*-J ,Í2 i_ o •*-« o 03 »— 2 o "co o l_ •4

—1 o (1) LU O <

UN

ITS

£ S

p-T

M

í

f--_I "

r-- 5 1

U.

_J

p S

¿ c

^í" ^

" "

to

F 1

56

/25

LT

35

6B

JS

a

Jl

Líl

íZ ^

_í

DIT

ION

S

•z. O u es LU

'ÁR

AM

E!

SY

MB

OL

|

n.

H-

¡ r 2 t

5 5

§

a

1?

[x

[= [

r a.

> >

^

>

?

s s

> >

^ <

CC

Q

Q

irt

(N

•"

— "

O

Ó

t-

j

o n

L.1

-^

03

íCi

c

C

cí

in

;

<

>

c:

» í

« í

SE

£

i, °

2

S °

11

'

.5

j:

c

^

3

c

5

E -

~

ti

ó

^

1

c3

ll.il

£ 5

=

1

' *

«

u

¿?

£

.5

o

1

t

LF

155/

LF

156/

LF

157

Se

rie

s

HE

GA

I1V

E O

UT

PU

T V

OL

TR

Ct

SW

tNO I

ira -Ml2\¡5-

-1 I O X hO en co u¿ n -*• oo o M O O •J o n

-t > tn ""i

H IA •*- ío O fi» Ul

O I A -1 ¡A •4-

CO

U1

O ou n IA i A o o o o" -í > ¡A O,

O o IA H IA O

w c T3 c •<" o_ U

) u |A w |A M O !1 ÍT ¡A (/) IA M O s 1A tn IA co - ui

IA < C/í 10 o <;

to „ Ul

rr

ü•n

«i

-•

u¡

Ul >

m C

§ > >

r- •n Ul

oí el «j r~ TI

U Ul

Ul o 1 u Ul d OJ a o r~ TI U Ul o

,,-D

X

£

^

> >

0)

(/> —*i

O -1 03 o o'

O Ci

LF15

5/LF

156/

LF15

7 S

erie

*

LF

155/

LF

156/

LF

157

Se

rie

s?-

f D

lilP

UT

VO

LTA

GE

SW

ING

(V

)

EQ

UIV

AL

EN

! IN

PU

TN

OIS

E V

OL

TA

JE (

nV

/v'll

i)

fQU

IVA

UH

T Ü

JPU

T H

OIS

E V

CL

Tfl

CÉ

(nW

v'H*¡

t_

"F 3

CO

MH

GN

MU

CC

RE

JEC

TIS

N R

AT

IÜ (

di))

POVJ

ER S

UP

PLY

R

EJE

CT

IDN

flA

TIO

Id

3)

PO ',

'EliS

UP

PLV

RE

JEC

Tiü

N H

AT

IO (

i!3t

DU

TPU

T V

OL

TA

GE

SW

iNG

FñO

M f

lV (

V)

OP

Efí

LOO

P V

OL

TA

GE

CA

ÍN |

dS)

H o' Sí.

O <D -i

O O o —-J. o —I % «r O t»

lí n

un

ja

) llV

tt

LF

155/L

F156/L

F157

Se

rie

s

Provides greater dynamic rangeand redutes noise.

BY JOKNROBERTS

F,"7)ERHAPS the last írontier yet to bela crossed by high-fidelity programsources ¡s dynamic range. For example,the best consumar tape decks nave adynamic range of about 65 dB whenused with premíum tape formulas. Com-pare that lo the 1t5-dB range of musicproduced by a symphonic orchestra at aUve performance.

This project—a 2:1/1:2 compander—wiíl allow you to record Uve music onyour existing tapo deck and later play itback without losing its original dynamicrange. Other benefils of compansion are

increased tape headroom during recordand noise reduction during playback.These advantages can be realizedwhether the program material is beingrecorded live or transcribed (rom anoth-er format. The compander is easy tobuild and use. employs a new SignaticsIC, and has a low parís count. A stereocompander is available in kit form as de-scribed in the Parts List.

Compansion involves compressing asignal's amplitude before it is committedto tho recording médium, and then GX-

panding tt ¡n a complementan/ fashionwhen it is recovered. This is typicaSiyaccomplished by inserting a fixed-slope(2:1) compressor in the signa! path be-fore the tape deck's record preamp anda fixed-slope (1:2) expander ai the out-put of the deck's playback preamp. Theprocess is shown graphically in Fig. 1.Practicantes of electronic circuitry ¡npreamps and power ampiifiers iimit theirdynamic range to 100 to 120 dB. How-ever, this approaches the dynamicrange of live music and (comfortabie)human hearing, easily attainable by agood ta; e deck working with a 2:1/1:2compander.

The improvement in S/N becomer>apparent when we look at a specific ex-ample. Let's assume that we nave atape deck with a noise f'.ocr of -45 d3mand that we want to record a piece.ofmusic with passages as low as —50dBnv In the absence of any processing,the soft passages v/ou¡d disapoear intothe hiss. However, rf we pass the sigr.althrough a 2:1 compressor before record-ing ¡t, the mínimum arnplitude recordedts -25 dBm. a full 20 dB above thenoise. On píayback. passing the tapeoutput through a 1:2 expander restores

"the -25-dBm stgnal to iís original -50dBm. Simultaneously, the noise dropsby the same -25 dB to -70 dBm.

Improvements are also realized in theupward direcíion. That is, headroom isincreased. A tape that previously satu-rated (causing dístortion) at +10 dBmcan now handle a +20-dBm signa! atthe compressor input. Although com*pansion increases S/N and headroom, itplaces more stringent requírements onthe medium's frequency response andamplitude stability. Because the ex-pander's gain depends on the level ofthe compressed signa! applled to ií, anyamplitude errors wül be magnified. tn thecase of a 2:1/1:2 compander, any fre-quency response errors or amptKudeanomalies wül be doubled.

A Compander IC. Signetics Corpora-tion has recently dovelopcd an ICcalled the NE570. It is a dual-channc!linear IC, and either section can be usodIndependontly of the othor as a com-pressor or expander. A btock diajraníand pinout of the NE570 is shown ¡n Fig.

Sf '¿U I

t¿ o unce R E c-fj " t>(

LUf. ll?- U!A VE Af'-K

í, < ? L

M MÍ

Photo shows prototypeassembled on pe board and mounted in metal chassis.

K015E FLOOR

RECORD -4- STORAGEZ:| COUPKESSIOH OH TAPE

-PLAYBACK-t:Z EXPANSIÓN

Fifi. I. Comprensión is usect durino recording, expansión on piaybacíc.

r

¿G1NO—W,V*

TTKD TRM V+

e is

RS-VvV

20K

-ÍHÍ5TO/5TI

(A SECTCH)

i

•

5HW

'6R5• T OOT

A J>—íoirrl AG IK K

.(INT) 1

57TV5TItBSECTIOtil

i-, r. u u i f, i xji», .i i '•t •

IA) - IB)

Fig. 2. Block diagram CA)ancí piñout(B) ofthe NE570 IC,

'C?(->W

II R5

lOOOT

(A) i ' --J '.;" (B)

iTíiTn « K mi rxt>an(íer (,4>ancí coiíipressor fB>.

2. Packaged ¡n a 16-pin DÍP, only thepOwer supply and ground connectionsand an interna! 1.8-volt bias reguladorare shared by Ihe two companders.

Each compander comprises a AG(variable gain) cell. a full-wave rectifier,and an output amplifier. The AG cellgoverns compander gain. Its controlvoltage is developed by rectifying an in-put sígnal. The output signal is gencrat-ed by the op amp, which is driven by ascaled current supplied by the AG cell.Whether a section of the NE570 fuñe-tions as a compressor or expander de-pends on how Ihe basic blocks are ¡nler-connected. Typical specifícations íor íheNE570 are in table on the next page.

A 1:2 dynamic range expander (Fig.3A) is íormed by plactng the AG cell atthe input of the op amp. Its control slgnalis generated by sampling the input sig-na!, rccíifying and fiHering it. The fixedíeedback impedance sets the overallgain at unity when the input signal is OdBrn or 0.775 volt: As the input in-creases or decreases from this leve!, the .gain increases or decreases proportion-ally. For example, ii the input leve! in-creases by a factor oí two (-*- 6 dB), theoutput leve! is quadrupled (+12 dB), líthe input decreases by onehalf (-6 dB),the output drops ío one quarter (-12dB) of its previous valué.

Rearranging íhe biocks ío íorm thenetwork shown in Fig. 3B results in a 2:1dynamic range compressor, Here, IheAG cell is connected as a feedDackimpedance, and its control signa! is de-rived from the op amp output. The'fixedinput network sets overatl gain at unityfor aO-dBrn signal. If the input signal lev-e! increases by a factor of four (+12dB).Ihe output amplitude is doubled (+6 dB).H the input amplitude is decre'ased by afactor of four (-12 dB), the outpul signal

. decreases by a factor of two (-6 dB).

About the Circuit. The schematictíiagram oí the compander is shown inFig. 4. A convencional full-wave rectifierand RC fitter suppiy the required operat-ing voltages. Note that only one ccm-pander channe! is shown. The compo-nents with the suífix "A" are íor thechanne! A compander only. Integratedcircuit pin numbers in parenlhesis arethe corresponding inputs and outputs ofthe channel B compander. For example,pin 1 is connected to C4A, and pin 16should be connected to C4B.

Diodes O3 and D4, LEDí, UansistorsQJ and Q2, and thcir associated compo-nents form a level indicator. The LEOgtows when input signal pcaks exccod OdBm. Switch S2 intorconnects the

TYPICAL SPECÍFICAT1ONSNE570COMPANDER

Máximum input/output levet:Máximum output curtení:Uniíy Q3fn leve!:Tracking error:Ga;n cnange wiíh íemperature

(00lo700C}:Oufput s/ew rate:THD" (compressor or expander only):Expander noise output (measured

with input shorted):Frequency response;

Compressor. - '.Expanden: • " . " - . - : "

- ±20 mAO tíBm * 1 dB

" ±0.2dB

" ±0.1 dB

. _ . : -96dBm"A' weighting

20to20,OOQHz. -O, -1.5dBatOdBm20 to 20,000 Hz, -0.5. - 1 dB al O dBm

¿—Harmonic distortion is caused primarify by AG cell offsets and modulaiion oí Iheceil by control voiíage ripple. When the recorded signal is expanded by !he same AGcelt that compressed it, the distortion caneéis out, leaving tape noise or tape distortion_dominani Note—a phase inversión in Ihe reccrd/playback path will affect the accura-cy o/ this cancellation, . - . ' , , . .

blocks of each secíiori of the NE570 sothat !he JC functions as a compressor onrecord and an expander on playback.Pulsating de (rom the full-wave recMiar'is smoothed inío íhe AG cell's controlsignaí by capacitor C4A. CapacitorsC5A, C6A. C8A. and C9A provide accoupímg between various parts of thecompander circuit.

• Constructíon. The compander is bestassembíed using a printed circuit board.Suitable etching and driiling and partsplacement guides are shown in Fig 5.When mounting electrolytic capacitorsand semiconductors. be sure fo observepolanty and pin bastng An IC sockeí orMoiex Soldercons are preferabie ío so!-dering the compander IC directly to thecircuit board. Use íhe mínimum amcunt

D5l>¡9!*1 -f «CM

' ií-\-.-.VtVV~*— • • i-EB /-e»fí t '*n Í '4 C53.C63

Cl—1000-n.F, 25-volt axial-iead dcctrolyíiccapacitor ' ' . . "" ••. .

C2—100-yj.F, Í6-vo!t radial lead etectrolyticcapacitor

C3.C12—O. !-j¿F disc ccramic capacitorC4*,C5*,CS*— I-pjJ, 25-vo!t radial Icad clec-

trol>tic capacitor , _ . . . .C6'.C7',C9* —10-p.r. 16-volt radial lead

eíecírofyiic capacitorC10*—5-pF disc ccramic capacitorCl 1 *—27üOpF di se cerimic capacitorD1.D}— IN-íOOl siíicondiodeD3.D-1— IN'9I4si!iconiJiodeFl—Ví-ampere, fas(-b!ow piglail fu^eIC1--NE5"70N coir.pa.ider31* ihrough J4*—fíCA phono jackLED1—2\VmA l ight cmi t t i ng diodeQ1.Q2—-2N39CW npn >ilicon transistorThe ínllo^ing are Vi-w,att, 5% tolerante car-

l>:n conipoiiiíon resi i tors:R1.R2—7SOohnuR?.R4,R5',R6*—47,(>X5ohmsR7.RS*.R9',R10*—lOO.OOOohms .R M . R I 2 — I mcgohni : ..'K 1 3* ,R !4--~20,000 tíhiróR t 5 * — 1 20,000 ühmsR16*.R17*—lOOohmsS I — SPSTswiichS2—ipDTs*itchTI — 3-í .5-volt , 50-mA ccntcr-tappoií t r ans -

Fty. 4. In schematic of the compaña*r, í/u1 "A " s u f f t ¿ íaforonechanncl only. Duplícate componente are netíded for "&"channel.

forrticr (Signjl Transformor Co, iNo.241-3-28 oruquivalem)

Mise .—Linccord .s i ra ín rclícf, SUÚable cnclo-surc, htx)kup wírc, prin.icd c i rcui t board

. metal spiíccrs. h a r d w a r e , solJcr, etc.Note—The folios ing are avalla ble from

Phocnix S\sicms, 375 Springhill Road,Monroe, CT 06-J6S. complete k i t of pjrisi n e l u d i n g case (No. P-5I8-S). S65.00;

NE570N compander IC (No. P-518-C),$6.00; powcr t r jnsfonncr TI (No. P-M3-T). S5.00; ctched and driücd pe board (No.P-5IÍ-B), $5.00; Connecl icui rcs idcntspicase add 71,'2^ sales Mx; Canadian-i add$2.5QhandIingand$hippingchargcs;$1.0Ühan t l l i ng feo for ordcrs undcr $10.00.*—One compoiicaí requircd for cach com-parukr channel .

E D i T i O H

NE5 /571/SA57VJ

DESCR1PTIONThe NE570/5T1 is a versatüe low cost dualgain control circuit ¡n which either channelmay be used as a dynamíc ranga cornpres-sor or expamjor. Each channel has a fullwave rectifior to detect the average valué oíthe signal; a linerarized. temperaturecomponsa'ed variable gain ceil; and anoperationai amplifier.

The NE570'571 <s well suiíed for use in tele-yphone subscribir and trunkcarrier systems,Jtbmrnunications systsms and hi-fi audio

systems.

FEATURES• Complete compressor and expandor fn

1 IC« Temperature compensated• Greater (han 110dB dynamic ranga• Opérales down to SVdc• System levéis adjustable wilh externa!

CQ'ííponents• Distorlion may be trimmed out

CIRCUIT DESCRIPTIONThe NE570 571 compandcr building

J^blccKs. as shown in the bioc.kdiagram, áreafull W3v° rectifier, a variable ga-n cell. anoperatícna' arrpüfierand a bias systsm.Thearrangen-:-r,t of these blocks in ihe ICresuItin a circo1! which can perform well with fewexterna! com ponen ts, yet can beadapted tomany diverse applications,

The full wave rectifier rectifies the inputcurren! which flows from the rectifier input,to an ¡nternal summing node which is bi-ased at VREF The rectified current is aver-aged on an external filter capacitor tíed tothe Cp£CT terminal, and the average valuéof the inptjt current controis the gam of thevariable gain ceil The gam '.v¡il thus beproporciona! to the average valué of theinput sig-v?.; forcapacitívelycoupledvQltageinpuís 53 show--, in the fol!ow;ng equaticn.NC'.Í íhai for capac' t íveiy couplnd inputsthero is no offset volíage cap^ble of pro-

^ducmg a j.vn error. The only error w¡ II comefroiT; thr-,3 bi«":s curren? of the rectifier (sup-plied ¡níernalty) which is less than .1/oA.

G c

Of

| V , N ] ave^ — "R7 —

Tne sp^ed witii which gain changes to fol-

iow cnar,g-;S in input signa! levéis is deter-

mir^d by the rect i f ier filter capacitor. A

smcjü capacitor w¡ II yield rapid responsebut

will not fully filter low frequency signáis.

Any rippfe on the gain control signal will

mociu late the signal passing through the

varviblo" gn r> ceü In an expandor or com-

APPLICATIONS• Telephone trunk comp.indor—570• Telephone subscriber compandor—571• High level limitar• Low leve! expandor—noise gale• Dynarnic noise reduction systems• Voltage controlled amplifier• Dynamic filters

NE57Q/571-F.NSA571-F.N

PIN CONFIGURATION

F. N PACKAGE

R«ct C»o > [T

***i[rAG c.n m i [T

fítí 3, 1 [T

Ouipm i r~7^THD Tfim lf~^

TJ] (.«,. ln 2

2Ü vcc

JJ] Iny ln 2

jT] *** 3, I

T] THO Trim 2

Order Parí No.N£5TC F.NNE57) F.NSA57i F.N

ABSOLUTE MÁXIMUM RATINGSPARAMETEñ

TA

PO

Positiva supply570571

Operating temperalure rangeNESA

Power dissipation

RAT1NG

24

18

Oto 70-40 to ^-35

400

UNIT

Vdc

ac°cmW

BLOCK DIAGRAM

presscr apclication, this would !ead to thirdharmonic distortion. so íh-j.-3 is alradeoff tobe made between fast aiíack and decaytimes, and distortion. For step changes inamp'iíude. íhe change in ga¡.n with time ¡sshown by this equation.

G(t) = (G,nitiai - Gf,naO e~l/r

•G.. . r = 10KX Cfinal;

The variable gain cell is a current in, currentOut devíce with the ratio IQUT^IN con-troüed by the rectifier. I |jsj is the currentwhich flows from the AG input toan internalsumming node biased at Vp^p. The follow-íng equation appUes for capacííively cou-pled inputs. The output current, iQUT- 'sfed to the summing node of the op amp.

IN

A compensaron scheme buüt into the AGcell compensares for temperature. and can-eéis ouí oríd harmonic distortion. The onlydistoriion which rema'nsisevenharn-.onics.and they exist only because of íntemaloffset voltages. The THD trim terminal pro-vides a means fornulling the interna! offsetsfor low disíortion operation.

The operational amplifier (which is ¡nternal-ly compensaled) has the non-inverting in-put tied to V^Efr. and the inverting inputconnected to the AG cell output as well asbrought out externally. A resistor, H3, isbrought out from the summing node andallQws compre .-.sor or ejip^ndor g-nm to bedetermifcd Only by ir terna! coirponents.

423

..-U NE570/571/SW71

The ouipiíi stage is c.np.ible oí -20rnAout- TYPICAL PERFORMANCE

NE5/0'571-F.N

SA57Í-F.N

TYPICAL TEST CIRCUITpul currc-nt Tnis allows a -^l3riBm (3.5V CHARACTERISTICS ™ — ~ ~rmc) nntniíl mtn ? "ífinn Inad whtrh. wiJh a

series resistor and proper transformer. canresult ¡n -MSclBm with a 600 f) output mpod-

A band gap reference provides the refer-ence vollfcge íor ali summing nodes. a regu-ülívj s-iipp!y vo;;^ge íor the rc-Lti'ter and AGcHI and a t .=s curren! íor the AG ce!! Theow s?moco of this type oí rríer&nce pro-.\típs very *•.!.'->*•• le biwsing o^er a widc- tem-r-'" ^ i ' ) f c ••- '• '?^

Th'? typ¡c:i¡ ;>?rfo"'Mncn chr j t í - c t r r i s i t cs M-

us-tratior. ihcws 'he ba?.ic input-oi.tput

transfer curve for bssic compressor or ex-

pandor r.ircuits

BASIC tNPUT-OUTPUT

TRANSFER CURVE

S -10

Ü

£—

*•; jo

5 ^.^I

- f>0

ü

£

/

— "I

l\

J

7/!J

A i/ 1 1 1

0 *C 30 70 10 0 - 1 0u i OMPREbSO1» OUl"l)T LÍVEL

ORXFaMOGR t!s;rpLiT LÍVEl idBn-,

DC ELECTRICAL CHARACTERISTICS TA - 25CC. Vcc = 15V

PARAM.ETER

Vrp S..-;p!v vol tage

'CC CL: rc!v C l - ' T £ ? n tC.^oi.it r.v,-^r- r.-.r^fbiiiiyO-..'pu: ?i.-v,- raler.-i.n ceü dtslo't 'On1

Resistor toleranceInternal reference voUaqeOutput de shif t-Expanoor output no¡se

Umty gain leve!Ga¡n change^-

Reference dnft4

Resistor driit-

Trackíno error 5. mput

VT ' GdBm

TEST CONDITIONS

No siana!

IjnínmmedTrirnir ed

UntrirnmedNo signa!. 20Hz-20kHz

-40CC < T -- 70;C0-"C ' T * 70:C-40CC < T < 70'- C0:C f J - 70'- C-40'C < T ' 707C0"C < T - 70?CRectif er rnpul. V? =

-6dBm

- lOciBm

-20tíBm

-30cíBni

-40dBm

1 vcc liv

eií^ fc'°1) — ~

I_l\] I

1 1 *^

T i.-__.: ..__ l "if

:> -{\~j -*.•,'.-! -tH - i * A*v^-— j1 J ! ^

.. *.. .1 . . -4- - *Jt I - 1t • S 17 ! (5

J- í 11 r í- r

NE570

Min 1 Typ 1 Max

6

:2Ü

1.7

-1

3 2

= 5

.305¡í•3

1 8

í20

20-150í.

í .

1

1

-2. -25

;

-8.-1.

---

- 2.

j

-0

-0

2

24

4 0

1.0

t15

1.9

-50

+1

:.10. -4C

= 10

2 - 2.- 4

22

- 4

- 3.- 6- 5.-1

NE SA5716 ¡

" Win

6

1.65

-1.5

Typ j " Max

¡ ' ~i

32

D

. 1

1.8-30

0

í.1

±.1

J2, -25i5

- 2

184 8

2 0

1 95

t100

+ 1 5

'- 4

"20. -50

•20

- 2 4 - 7

UNiT

-

V

mA

mA

V us

°0

°-c

V

mV

pV

dBRNC

dBm

dB

mV

Do

dB

- 1 - 1 c- 2 ¡ . - 15- 2 . - 4 .. L-

1 E'-í'Q! v.^.F-'f mcj.r.atod Ihc 5 TI snoCif icat 'Ons are idpndcal lo t^P S70? Meciuifd a; Gd&m ixHz3 -Exfflfidor üc mpui chnnoí1 f'om n«,- »an,i; ic OdBTi4 Rmativr i;- •rf-.n- a! T A 2r C5 R«,.-'i'vc- 'o CrBnn6 Eu-cinca: tr>;,rflc'en5l'cs (c" i S-f"i T-IV »;e r.i'fC''.«í .-.o- -JO l

-ftí^'C le^rí'aiiire iange

424