practica 2: layout de una etapa inversora 1 layout del diseñopractica 2: layout de una etapa...
TRANSCRIPT
-
PRACTICA 2 Prácticas de Diseño de Circuitos y Sistemas Electrónicos
1º de Ingeniero en Electrónica http://www.gte.us.es/ASIGN/DCSE_1IE/ PRACTICA 2: Layout de una etapa inversora 1 Layout del diseño 2 Extracción de elementos del diseño 3 Cuestionario
1 Layout del diseño El objetivo de esta práctica es realizar una aproximación al layout de circuitos.
Vdd
M1
Vout
M2
Vdd
Ibias
M3
Vin
Con objeto de simplificar el desarrollo se detallarán los pasos a seguir: a) Ejecutar la aplicación MICROWIND2 y seleccionar la tecnología (File>Select Foundry
tsmc2p4m.rul) b) Empleando la opción MOS-generator, generar los transistores M1, M2 y M3. Situarlos en la
posición que se indica PASO1. c) PASO2: Dibujar los raíles de alimentación, empleando metal 1 con un ancho de 4 lambda d) PASO3: Conectar las fuentes a los raíles de alimentación y tierra. Asimismo para los
transistores de salida (M1,M2), conectar entre sí los drenadores. e) PASO4: Colocar dos raíles de metal 1 y ancho 4 lambda como se indica en la figura. f) PASO5: Extender el poly hasta el metal 1 anteriormente colocado. Situar un par de
conexiones metal1-poly sobre cada conexión. g) PASO6: Conectar el raíl de alimentación positivo al pozo N mediante una conexión
N+diff/Metal1 y asignarle la etiqueta “Vdd supply” h) PASO7: Conectar el raíl de alimentación negativo al sustrato P mediante una conexión
P+diff/Metal 1 y asignarle la etiqueta “Ground”
Pag 1
-
PRACTICA 2 Prácticas de Diseño de Circuitos y Sistemas Electrónicos
1º de Ingeniero en Electrónica http://www.gte.us.es/ASIGN/DCSE_1IE/ PASO 1 PASO 2 PASO 3
PASO 4
PASO 5
PASO 6 y 7: Conexiones de los raíles de alimentación y etiquetado
2 Extracción de elementos del diseño Microwind permite realizar una simple extracción de los elementos que componen el layout (File>Convert Into>SPICE netlist). Sin embargo existen otros parámetros que esta herramienta no calcula, por lo que es necesario calcularlos manualmente:
W
Lcd
L
Lcs
Drain
Gate
Source
Perimetro drenador: Perimetro fuente: Area drenador: Area fuente:
PD=2(W+Lcd) PS=2(W+Lcs) AD=W·Lcd AS=W·Lcs
La línea SPICE de un transistor MOS quedaría: Mx d_node g_node s_node b_node mos_model W=w L=l PD=pd PS=ps AD=ad AS=as NOTA: Cuidado con la numeración de los nodos generados por Microwind, al ser los transistores simétricos pueden aparecer los nodos de drenador intercambiados con los de fuente.
Pag 2
-
PRACTICA 2 Prácticas de Diseño de Circuitos y Sistemas Electrónicos
1º de Ingeniero en Electrónica http://www.gte.us.es/ASIGN/DCSE_1IE/ 3 Cuestionario Nombre:
D C B A
DNI
W1 (um) 3.5*(A+E+1) L1,L2,L3 (um) 0.25*(B+E+1) W2,W3 (um) 2.5*(C+E+1)
4
E
Año en curso
Q1 Completa la siguiente tabla W (m) L (m) AD (m2) AS (m2) PD (m) PS (m) M1
M2
M3
Q2 Completa el número de los nodos en la siguiente tabla (Cuidado con el reordenamiento de Microwind, los transistores deben aparecer como en el esquema del circuito)
Elemento Drenador Puerta Fuente Sustrato
M1
M2
M3
Q3 Comparativa entre el área activa y el área real del diseño Teórica Microwind Area (m2)
Q4 Capacidades parásitas
Elemento Valor (F)
CIN
COUT
Pag 3
Layout del diseñoExtracción de elementos del diseñoCuestionario