pspiceの活用方法 (2005年)

198
PSpice ののののの のののののののののののののののののののののののののの All Rights Reserved Copyright (C) Bee Technologies Inc. のののののの のののののの http://www.bee-tech.com/ “ ののののののののの” + “ のののののののののののの”

Upload: tsuyoshi-horigome

Post on 14-Jun-2015

2.534 views

Category:

Technology


9 download

DESCRIPTION

2005年の講演した時の「PSpiceの活用方法」の資料です。一部、内容的に古いものもありますが、ご了承下さい。

TRANSCRIPT

Page 1: PSpiceの活用方法 (2005年)

PSpice の活用方法

回路解析シミュレーション導入で商品開発時間を短縮する

All Rights Reserved Copyright (C) Bee Technologies Inc.

株式会社ビー・テクノロジー

http://www.bee-tech.com/

“ デバイスモデリング” + “ 回路解析シミュレーション”

Page 2: PSpiceの活用方法 (2005年)

講義の流れ

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論

1. PSpice シミュレーションに必要不可欠な要素技術について1.1 デバイスモデリング技術について1.2 デバイスモデリングの種類について1.3 シミュレーション技術について

2. PSpice シミュレーションに必要不可欠な環境について2.1 デバイスモデルの整備について2.2 回路解析シミュレーションのテンプレート集を準備する2.3 デザインキットについて

3. PSpice を活用した事例3.1 PWM IC を採用した電源回路のシミュレーション3.2 DC モーター制御回路のシミュレーション

Page 3: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論 エレクトロニクス業界・自動車業界の背景

アナログ回路 デジタル回路

デバイスモデル デバイスモデル

高周波回路

アナログ・デジタル混在回路+高周波回路及びモジュール化が最大の課題

Page 4: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論 Time to Market ( 商品開発時間 )

売上売上

利益利益

累積コスト・投資累積コスト・投資

Break Even Time( 損益分岐点到達時間 )

Time to Market( 商品開発時間 )

Break Even After Release( 販売開始後損益分岐点到達時間 )

Time to Market の短縮が売上、利益の増大と投資、コストの削減に直結する

開発開始 販売開始

具体的な施策としてシミュレーション技術の導入がある→ 1回でも試作回数を削減させるのが目的である

Page 5: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論

EDA ツール

シミュレーション技術 デバイスモデル

回路設計者

個々の電子部品のデバイスモデル

が必要不可欠である

回路解析シミュレーションの導入に必要な環境因子

Page 6: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路解析シミュレーション導入前の姿 (1/4)

Page 7: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路解析シミュレーション導入前の姿 (2/4)

Page 8: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路解析シミュレーション導入前の姿 (3/4)

Page 9: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路解析シミュレーション導入前の姿 (4/4)

Page 10: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路解析シミュレーション導入前の姿

Page 11: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路解析シミュレーション導入後の姿

回路解析シミュレーションを活用し、検証してから、実機を製作を行う。試作回数を削減する。

Page 12: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路解析シミュレーション導入の効果コスト計算 前提条件: 3 名の設計者、 8 時間労働、 1 名の労務費用 5,000 円 / 時間、基板サイズ 8cm×15cm

単層基板: 250,000 円、多層基板: 650,000 円

基板の種類

試作回数

基板製作費 設計サイク

試作日数 労務費用 合計金額

単層基板 6 回 1,500,000 円 10 日 60 日間 7,200,000 円 8,700,000 円

多層基板 11 回 7,150,000 円 10 日 110 日間 13,200,000 円 20,350,000 円

単層基板の場合、 3 回の試作削減で 4,350,000 円の削減、 30 日間の時間短縮多層基板の場合、 7 回の試作削減で 12,900,000 円の削減、 70 日間の時間短縮デバイスモデル導入コスト主要電子部品のデバイスモデル 13 個の費用: 1,000,000 円

回路シミュレーション + デバイスモデル採用時の効果基板の種類

試作回数

基板製作費 設計サイク

試作日数 労務費用 合計金額

単層基板 3 回 750,000 円 10 日 30 日間 3,600,000 円 4,350,000 円

多層基板 4 回 2,600,000 円 10 日 40 日間 4,800,000 円 7,450,000 円

Page 13: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路解析シミュレーション導入の効果

¥0

¥1

¥2

¥3

¥4

¥5

¥6

¥7

¥8

¥9

百万

現状 導入時¥0

¥2

¥4

¥6

¥8

¥10

¥12

¥14

¥16

¥18

¥20

百万

現状 導入時

単層基板の場合 多層基板の場合8,700,000 円⇒ 4,350,000 円

50% の削減効果30 日間の期間短縮

20,350,000 円⇒ 7,450,000 円63% の削減効果

70 日間の期間短縮

Page 14: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路開発以外での回路解析シミュレーションの利用について(1) 電子部品の選定⇒シミュレーションベースの選定

Shindengen/SF3L60UInternational Rectifier/HFA08TB60

Harris Semiconductor/RURD460General Semiconductor/UF5406

Circuit Simulation

Page 15: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路開発以外での回路解析シミュレーションの利用について(2) クレーム解析、不具合の原因究明

正常波形 異常波形

50V/div1mA/div

50V/div1mA/div

Page 16: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路開発以外での回路解析シミュレーションの利用について(2) クレーム解析、不具合の原因究明

原因究明を解明する回路図

各部品のパラメータを振ることで、異常波形の原因を追求した。原因となる部品を特定した。

Page 17: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論回路開発以外での回路解析シミュレーションの利用について(2) クレーム解析、不具合の原因究明

回路シミュレーションによる解析結果

Page 18: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論電子部品サプライヤ企業におけるデバイスモデルの使い方( 半導体メーカー、受動部品メーカー、電池メーカー )

SPICE MODEL

営業支援

顧客お問い合わせ対応の敏速化

クレーム原因究明

付加価値が高い

販売促進他社との差別化市場優位

サプライヤ企業

前提条件: SPICE MODEL の技術と体制が必要である

Page 19: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論

お客様からのお問合わせの敏速化 (1)

依頼企業:照明メーカー対象製品: AAAAAAA質問事項: AAAAAAA を下記のような倍電圧電流で使用した場合で        Ta=85℃の時、出力電流 Ioは何 A になるのか。

回路シミュレーション活用での回答期間 :1 時間従来とおりでの回答期間 :2週間

Page 20: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論

お客様からのお問合わせの敏速化 (1)

Page 21: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論

Io=1.396[A]

お客様からのお問合わせの敏速化 (1)

Page 22: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論

お客様からのお問合わせの敏速化 (2)

入力波形蛍光灯電子起動回路

回路シミュレーション

P=V*I

Page 23: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論

現状の姿半導体メーカーの営業のスタイル

Page 24: PSpiceの活用方法 (2005年)

新製品のデバイスが発売致しましたので、ご報告に参りました。以前よりも性能が良くなっております。

電子機器メーカーの商談室

電子部品メーカー営業担当者 回路設計技術者

All Rights Reserved Copyright (C) Bee Technologies Inc.

Page 25: PSpiceの活用方法 (2005年)

新製品のデータシートとサンプルを持参致しました。是非、このデバイスのご採用をご検討下さい。

All Rights Reserved Copyright (C) Bee Technologies Inc.

Page 26: PSpiceの活用方法 (2005年)

確かにこのデバイスは特性が良くなっていますね。

All Rights Reserved Copyright (C) Bee Technologies Inc.

Page 27: PSpiceの活用方法 (2005年)

今日はお時間を頂き、ありがとうございます。是非、このデバイスのご採用をご検討下さい。

解りました。

All Rights Reserved Copyright (C) Bee Technologies Inc.

Page 28: PSpiceの活用方法 (2005年)

電子回路に組み込んだ時の特性が問題なんだよなあ。納期に追われる仕事が多くて、新規採用のデバイスの評価をしている時間も無いしなあ。

実際にこのデバイスを評価する為には、回路実験も何回か必要だし、評価用のボードを作成し計測も必要になる。具体的な評価は出来ないなあ。

All Rights Reserved Copyright (C) Bee Technologies Inc.

Page 29: PSpiceの活用方法 (2005年)

納期に追われている仕事を早く終らせるぞ。

具体的な評価もされず、忘れられていくデバイス

All Rights Reserved Copyright (C) Bee Technologies Inc.

Page 30: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

序論

デバイスモデルを活用した営業のスタイル半導体メーカー

Page 31: PSpiceの活用方法 (2005年)

新製品のデバイスが発売致しましたので、ご報告に参りました。今日は、デバイスモデルを持参致しました。回路解析シミュレーションで評価する事が出来ます。

電子機器メーカーの商談室

電子部品メーカー営業担当者 回路設計技術者

All Rights Reserved Copyright (C) Bee Technologies Inc.

Page 32: PSpiceの活用方法 (2005年)

このデバイスのアプリケーション回路の事例です。このようなデバイスの活用方法があります。

All Rights Reserved Copyright (C) Bee Technologies Inc.

なるほど。このような回路に採用すると効果的なのですね。

Page 33: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ご覧なりたい所にカーソルを置くとその波形を見る事が出来ます。色々と回路条件を変えて、波形を確認する事が出来ます。

Page 34: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

この CD-R にはデバイスモデルと応用回路のシミュレーション・ファイルが格納されております。是非、お考えの回路でこのデバイスの採用をご検討下さい。

自分の考えている回路で、御社のデバイスモデルを使い、評価したいと思います。

Page 35: PSpiceの活用方法 (2005年)

今日はお時間を頂き、ありがとうございます。是非、このデバイスのご採用をご検討下さい。

解りました。今日はありがとうございました。

All Rights Reserved Copyright (C) Bee Technologies Inc.

早速、試してみた

い回路があるぞ。

Page 36: PSpiceの活用方法 (2005年)

回路解析シミュレーションかあ。デバイスモデルがあれば、シミュレーションは出来る。

早く、席に戻って、回路動作を確認したい。

回路実験とか評価用のボードを試作しなくても回路の波形が観察出来る

こういう営業は、本当に助かる。このメーカーは凄いなあ。

All Rights Reserved Copyright (C) Bee Technologies Inc.

Page 37: PSpiceの活用方法 (2005年)

今考えている回路で提供されたデバイスモデルでシミュレーションをしてみよう。

30 分で観たい波形が全て確認出来た。これは使えるぞ

All Rights Reserved Copyright (C) Bee Technologies Inc.

Page 38: PSpiceの活用方法 (2005年)

早速、自分の担当する回路で評価してみました。このデバイスの採用を検討したいと思います。

宜しくお願い致します。

All Rights Reserved Copyright (C) Bee Technologies Inc.

Page 39: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

SPICE シミュレーションとは?

回路解析シミュレーションのデファクトスタンダードに SPICE と呼ばれているものがあります。この SPICEはアメリカのカリフォルニア大学バークレイ校(U.C.Berkeley) で開発されました。

Simulation Program with Integrated Circuit Emphasis の頭文字です。

この名称の通り、集積回路をトランジスタ・レベルでシミュレーションする為のソフトウェアですが、個別半導体回路、受動部品、フィルタ、伝送線路、バッテリーなどもシミュレーションする事が出来ます。基本的なシミュレーションは、DC 解析、 AC 解析、過渡解析 ( トランジェント解析 )等があります。

回路データをネット・リストと呼ぶテキストファイル形式でシミュレータに入力致します。また、 SPICE で正確にシミュレーションする為には、正確なデバイスモデル (=SPICE モデル ) を必要とします。

序論

Page 40: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

デバイスモデルとは何か ?

デバイスモデル (=SPICE モデル ) とは、電子部品 ( 半導体部品、受動部品等 )の電気的振る舞いをコンピュータ上に表現するものです。このデバイスモデルは SPICE記述となっています。デバイスモデルを製作するプロセス及び行為をデバイスモデリングと呼んでおります。

回路解析シミュレーションの解析精度はデバイスモデル (SPICE モデル ) の解析精度に依存致します。

序論

Page 41: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

デバイスモデル・パラメータとは何か ?

デバイスモデルは、パラメータで表現致します。基本素子 (ダイオード、トランジスタ、 MOSFET等 )のパラメータであったり、ビヘイビア記述で表現したりします。ビヘイビア記述とは表や関数等で振る舞いを表現致します。

RS

N

IS

.MODEL D1F60A D+ IS=595.00E-12+ N=1.6000+ RS=18.700E-3+ IKF=1.1600+ CJO=51.100E-12+ M=.3231+ VJ=.525+ BV=600+ IBV=10.000E-6+ TT=7.1E-6

.MODEL D1F60A D+ IS=595.00E-12+ N=1.6000+ RS=18.700E-3+ IKF=1.1600+ CJO=51.100E-12+ M=.3231+ VJ=.525+ BV=600+ IBV=10.000E-6+ TT=7.1E-6

SPICE MODEL

デバイスモデリング

序論

Page 42: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

【 PSpice 最新事例 2005】のご紹介序論

PSpice にて回路シミュレーションを有効に活用する方法論、デバイスモデリングの考え方、回路シミュレーションの最新事例を4 つ取り上げ、解説しています。回路シミュレーションのご理解に是非、ご活用下さい。教材 CD-R の中にパワー・ポイント (334枚 ) のファイルを始め、ご理解を深める為に各種動画も格納してあります。

CD-R の中には以下のファイルが格納されています。(1) パワーポイント (334枚 )(2)白色発光ダイオード順方向特性の映像(3)三波長白色発光ダイオードの赤色 LED順方向特性の映像 (4)三波長白色発光ダイオードの青色 LED順方向特性の映像 (5)三波長白色発光ダイオードの緑色 LED順方向特性の映像 (6)白色発光ダイオード順方向特性の周囲温度における経時変化の映像 (7)白色発光ダイオード逆回復特性の周囲温度における経時変化の映像 (8)一般ダイオード逆回復特性のケース温度における経時変化の映像 (9)DC モーター単独の負荷無しの波形映像 (10)DC モーターの負荷有りの制御回路の波形映像

目次 ( パワーポイント )

序論 第 1 講 PSpice シミュレーションに必要な要素技術について1. デバイスモデリング技術について 2. デバイスモデリングの種類について 3. シミュレーション技術について 第 2 講 PSpice シミュレーションを有効に活用する為の環境 1. デバイスモデルの整備について 2. シミュレーションのテンプレートについて 第 3 講 PSpice を活用した最新事例 1.RCC 方式電源回路のシミュレーション 2.PWM IC を採用した電源回路のシミュレーション 3. 非昇圧白色発光ダイオード・ドライバーの温度依存性シミュレーション 4.DC モーター制御回路のシミュレーション

価格 21,000 円 (消費税込み )

Page 43: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

1.1 デバイスモデリング技術について1.2 デバイスモデリングの種類について1.3 シミュレーション技術について

1. PSpice シミュレーションに必要不可欠な要素技術について

Page 44: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

1.1 デバイスモデリング技術について

半導体

受動部品

デバイスモデリング開発のプロセス

.SUBCKT U4SBA60 1 2 3 4D1 2 1 U4SBA60AD2 3 2 U4SBA60AD3 3 4 U4SBA60AD4 4 1 U4SBA60A.MODEL U4SBA60A D+ IS=939.00E-12+ N=1.6000+ RS=11.900E-3+ IKF=1.7400+ CJO=79.200E-12+ M=.3231+ VJ=.525+ BV=600+ IBV=10.000E-6+ TT=9.2E-6.ENDS

.SUBCKT U4SBA60 1 2 3 4D1 2 1 U4SBA60AD2 3 2 U4SBA60AD3 3 4 U4SBA60AD4 4 1 U4SBA60A.MODEL U4SBA60A D+ IS=939.00E-12+ N=1.6000+ RS=11.900E-3+ IKF=1.7400+ CJO=79.200E-12+ M=.3231+ VJ=.525+ BV=600+ IBV=10.000E-6+ TT=9.2E-6.ENDS

電子部品測定 特性の把握

SPICE MODEL

数学 (微分・積分 )半導体物性測定技術等価回路開発電子部品動作・半導体・一般電子部品電子回路技術データ解析技術コンピュータ技術計測器制御技術

デバイスモデリング測定データ⇒デバイスモデル

モデリング理論 等価回路開発 測定方法確立 抽出方法確立 デバイスモデリング確立

評価

数学 (微分・積分 )半導体物性電子部品動作

等価回路開発電子回路技術

測定技術計測器制御技術

コンピュータ技術データ解析技術

【デバイスモデリングのプロセス】

Page 45: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立 デバイスモデリング確立

数学 (微分・積分 )半導体物性電子部品動作

等価回路開発電子回路技術

測定技術計測器制御技術

コンピュータ技術データ解析技術

ケース・スタディ 【フォトカプラ場合】

1

2

3

4①入力側ダイオードの理論②出力側トランジスタの理論③伝達特性の理論

1.1 デバイスモデリング技術について

Page 46: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

①入力側ダイオードの理論

1kT

qV

eISI

k:ボルツマン定数 (1.38×10^-23)[J/K]T:絶対温度 [K]IS:飽和電流 [A]q: 電子の電荷量 (1.6×10^-19)[C]N: エミッション係数

V>0の時

1.1 デバイスモデリング技術について

Page 47: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

①入力側ダイオードの理論

0>V>-BV(BV:ブレークダウン電圧 ) の時

NkT

qVISI

Vd<-BV の時

NkT

qBVeISI NkT

VBVq

1

1.1 デバイスモデリング技術について

Page 48: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

①入力側ダイオードの理論

CJO

Junction capacitance

Theory

SPICE

VJ

FC*VJ

Forward diode voltage Reverse diode voltage

VJ

VdMMFC

FC

CJOCj M 11

1 1

1.1 デバイスモデリング技術について

Page 49: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

①入力側ダイオードの理論

Ir/If=1 の場合TT=1.44*trrtrr:逆回復時間 [sec]

ビー・テクノロジーの経験式

693.0

trjTT

1.1 デバイスモデリング技術について

Page 50: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

①入力側ダイオードの理論

trj と trb の関係図

1.1 デバイスモデリング技術について

Page 51: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

②出力側トランジスタの理論

Evers-Moll モデルGummel-Poon モデル

出力トランジスタで持たせたい機能

Transistor Saturation Characteristics Switching Time Characteristics

フォトカプラのデバイスモデルを考えた場合、機能要件、回路に組み込んだ場合での収束性も踏まえて、 Evers-Moll モデルを採用する。

1.1 デバイスモデリング技術について

Page 52: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

②出力側トランジスタの理論

Evers-Moll モデルについて

古いモデルであるが、簡易的なモデルであり、厳密さを要求しない場合には、活用出来る。また、物理動作との関係性も良く、外部端子からの測定による抽出がしやすい為、現在でも使われている事がある。しかし、寸法の微細化により、改良型である Gummel-Poon モデルが主流になりつつある。

株式会社ビー・テクノロジーでは、フォトカプラの出力トランジスタに、Evers-Moll モデルを採用している。

【 Evers-Moll モデルの弱点】

①2次的効果が表現出来ない。②容量モデルが加味されていない。

1.1 デバイスモデリング技術について

Page 53: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

②出力側トランジスタの理論Evers-Moll モデルについて

1kT

qVbc

kT

qVbc

kT

qVbe

eBR

ISeeISIC

11 kT

qVbc

kT

qVbe

eBR

ISe

BF

ISIB

1.1 デバイスモデリング技術について

Page 54: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

②出力側トランジスタの理論Evers-Moll モデルについて

IB

ICBF (Vbe>0,Vbc<0)

IB

IEBR (Vbe<0,Vbc>0)

1.1 デバイスモデリング技術について

Page 55: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

伝達特性をどのように等価回路で表現する事が最大のポイントである

CTR(Current Transfer Ratio)

100% If

IcCTR

CTR を回路で表現しなければならない。⇒SPICE記述で表現する為

1.1 デバイスモデリング技術について

Page 56: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

1.1 デバイスモデリング技術について

Page 57: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

R3

1 0 0 M e g

R4

1 0 0 M e g

0

0

V 10 V d c

E_ IF1EX PR = ( -2 6 6 . 5 7 +(- 2 9 2 . 4 7 *L O G 1 0 (I(V 1 ) ))) *V (EK 1 )

EV A L UE

O UT+O UT-

IN+IN-

0

D1D_ PC3 5 7 NT

E_ IF2(6 5 6 .5 7 +1 6 9 .7 * L O G1 0 (I(V 1 )) )*V ( EK 2 )

EV A L UE

O UT+O UT-

IN+IN-

E_ IF

V (E_ IF1 ) +V ( E_ IF2 )

EV A L UE

O UT+O UT-

IN+IN-

R5

1 0 0 M e g

E_ IF1 E_ IF

I12 0 m A d c

E_ IF2

EK 2EK 2

EX PR = I(V 1 )

ETA B L E

TA B L E = ( 0 ,1 ) ( 9 .9 9 9 m , 1 ) (1 0 m , 0 )

O UT+O UT-

IN+IN-

EK 1

EX PR = I(V 1 )

ETA B L E

TA B L E = ( 0 ,0 ) ( 9 .9 9 9 m , 0 ) (1 0 m , 1 )

O UT+O UT-

IN+IN-

EK 1

R2

1 0 0 M e g

R1

1 0 0 M e g

IF

1.1 デバイスモデリング技術について

Page 58: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

0

-+

W 1

ION = 0IOF F = 1 0 0 u AW

RO N = 1 mRO FF = 1 0 e 6

V 10 V d c

D1D_ PC3 5 7 NT

Q 1Q _ PC3 5 7 NT

V 2

5 V d c

RB E

1 0 0 k

I12 0 m A d c

G 1

EX PR = I(V 1 )* (V (E_ IF) /1 0 0 ) /1 0 0

G V A L UE

O UT+O UT-

IN+IN-

IB=I(V1)*(V(E_IF)/A)/hFE

アナログ・ビヘイビア素子を活用し、増幅度を表現する

1.1 デバイスモデリング技術について

Page 59: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

0

-+

W 1

ION = 0IOF F = 1 0 0 u AW

RO N = 1 mRO FF = 1 0 e 6

V 10 V d c

D1D_ PC3 5 7 NT

Q 1Q _ PC3 5 7 NT

V 2

5 V d c

RB E

1 0 0 k

I12 0 m A d c

G 1

EX PR = I(V 1 )* (V (E_ IF) /1 0 0 ) /1 0 0

G V A L UE

O UT+O UT-

IN+IN-

蓄積時間の表現①電流が流れると RBE が動作する②Q1 にある蓄積された電荷を RBE で逃がすようにする③RBE のパラメータで蓄積時間を変更出来るようにする

1.1 デバイスモデリング技術について

Page 60: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

1.1 デバイスモデリング技術について

Page 61: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

0

-+

W 1

ION = 0IOF F = 1 0 0 u AW

RO N = 1 mRO FF = 1 0 e 6

V 10 V d c

D1D_ PC3 5 7 NT

Q 1Q _ PC3 5 7 NT RL

1 0 0

RB E

1 2 5 k

V CE2 V d c

CK E0 . 4 5 2 p

G 1

EX PR = I(V 1 )* (V (E_ IF) /1 0 0 ) /1 0 0

G V A L UE

O UT+O UT-

IN+IN-

CA C0 . 4 3 0 p

IF

TD = 0TF = 1 0 nPW = 2 0 uPER = 5 0 0 uI1 = 0I2 = 2 0 mTR = 1 0 n

R3

1 0 0 M e g

R4

1 0 0 M e g

0

0

V 10 V d c

E_ IF1EX PR = ( -2 6 6 . 5 7 +(- 2 9 2 . 4 7 *L O G 1 0 (I(V 1 ) ))) *V (EK 1 )

EV A L UE

O UT+O UT-

IN+IN-

0

D1D_ PC3 5 7 NT

E_ IF2(6 5 6 .5 7 +1 6 9 .7 * L O G1 0 (I(V 1 )) )*V ( EK 2 )

EV A L UE

O UT+O UT-

IN+IN-

E_ IF

V (E_ IF1 ) +V ( E_ IF2 )

EV A L UE

O UT+O UT-

IN+IN-

R5

1 0 0 M e g

E_ IF1 E_ IF

I12 0 m A d c

E_ IF2

EK 2EK 2

EX PR = I(V 1 )

ETA B L E

TA B L E = ( 0 ,1 ) ( 9 .9 9 9 m , 1 ) (1 0 m , 0 )

O UT+O UT-

IN+IN-

EK 1

EX PR = I(V 1 )

ETA B L E

TA B L E = ( 0 ,0 ) ( 9 .9 9 9 m , 0 ) (1 0 m , 1 )

O UT+O UT-

IN+IN-

EK 1

R2

1 0 0 M e g

R1

1 0 0 M e g

1.1 デバイスモデリング技術について

Page 62: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

入力ダイオードの逆回復時間の測定方法TT パラメータは、 IFIR 法で trr を測定しなければならない。

Tektronix TDS3054B DIGITAL PHOSHOR OSCILLOSCOPEKENWOOD PA250-0.42A REGULATED DC POWER SUPPLY (Forward Side)KENWOOD PA36-3A REGULATED DC POWER SUPPLY (Reverse Side)逆回復特性試験回路 ( 株式会社ビー・テクノロジー製 )

逆回復特性試験機器は汎用測定計測機器が無い為、内製化致しました

1.1 デバイスモデリング技術について

Page 63: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

等価回路開発を終えたら、等価回路モデルで動作するかを検証します。EVALUATION1 LED IV Curve Characteristics

E_ IF

V (N0 0 0 5 9 )+V (N0 0 0 6 5 )

EV A L U E

O U T +

O U T -

IN +

IN -

0

CK E0 . 4 5 2 p

EK 2EX PR = I(V s e n s e )

ETA B L E

TA B L E = ( 0 ,1 ) ( 9 .9 9 9 m , 1 ) (1 0 m , 0 )

O U T +

O U T -

IN +

IN -

V 25 V d c

V s e n s e0 V d c

N006

IFCTR1

R_ IF1

1 0 0 M e g

CA C

0 . 4 3 0 p

C

IFCTR2

N005

EI_ F1(- 2 6 6 . 5 7 + (- 2 9 2 .4 7 *L O G 1 0 (I(V s e n s e ) )) )*V (N 0 0 2 )

EV A L U E

O U T +

O U T -

IN +

IN -

0

0

EK 1EX PR = I(V s e n s e )

ETA B L E

TA B L E = ( 0 ,0 ) ( 9 .9 9 9 m , 0 ) (1 0 m , 1 )

O U T +

O U T -

IN +

IN -

I12 0 m A d c

RB E

1 0 0 k

E_ IF2(6 5 6 .5 7 +1 6 9 .7 * L O G1 0 ( I(V s e n s e ) ))* V ( N 0 0 3 )

EV A L U E

O U T +

O U T -

IN +

IN -

G 1I(V s e n s e ) *(V ( N0 0 0 7 1 )/ 1 0 0 ) /1 0 0

G V A L U E

O U T +

O U T -

IN +

IN -

N002

N001

R_ IF

1 0 0 M e g

0

N003

RK 21 0 0 M e g

E

RK 11 0 0 M e g

Q 1Q _ PC 3 5 7 NT

D1D_ PC 3 5 7 NT

A

N004

-+

W 1

ION = 0IOF F = 1 0 0 u AW

RO N = 1 mRO FF = 1 0 e 6

IFCTR

R_ IF2

1 0 0 M e g

K

1.1 デバイスモデリング技術について

Page 64: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

等価回路開発を終えたら、等価回路モデルで動作するかを検証します。EVALUATION1 LED IV Curve Characteristics

1.1 デバイスモデリング技術について

Page 65: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

等価回路開発を終えたら、等価回路モデルで動作するかを検証します。EVALUATION2 Transistor Saturation Characteristics

IFCTR

0

EK 2EX PR = I(V s e n s e )

ETA B L E

TA B L E = ( 0 ,1 ) ( 9 .9 9 9 m , 1 ) (1 0 m , 0 )

O U T +

O U T -

IN +

IN -

RK 11 0 0 M e g

EK 1EX PR = I(V s e n s e )

ETA B L E

TA B L E = ( 0 ,0 ) ( 9 .9 9 9 m , 0 ) (1 0 m , 1 )

O U T +

O U T -

IN +

IN -

V

C

G 1I(V s e n s e ) *(V ( IFCTR) /1 0 0 ) /1 0 0

G V A L UE

O U T +

O U T -

IN +

IN -

0

N002

0

A

R_ IF

1 0 0 M e g

EI_ F1(- 2 6 6 . 5 7 + (- 2 9 2 .4 7 *L O G 1 0 (I(V s e n s e ) )) )*V (N0 0 2 )

EV A L UE

O U T +

O U T -

IN +

IN -

N003

I12 0 m A d c

RB E

1 0 0 k

E_ IF2(6 5 6 .5 7 +1 6 9 .7 * L O G1 0 ( I(V s e n s e ) ))* V ( N0 0 3 )

EV A L UE

O U T +

O U T -

IN +

IN -

E

N006

N001

RK 21 0 0 M e g

IFCTR2

CK E0 . 4 5 2 p

Q 1Q _ PC3 5 7 NT

N004

E_ IF

V (IFCTR1 )+V ( IFCTR2 )

EV A L UE

O U T +

O U T -

IN +

IN -

RL

1 0 0

V 22 V d c

D1D_ PC3 5 7 NT

V s e n s e0 V d c

CA C

0 . 4 3 0 p

-+

W 1

ION = 0IOF F = 1 0 0 u AW

RO N = 1 mRO FF = 1 0 e 6

R_ IF2

1 0 0 M e g

R_ IF1

1 0 0 M e g

0

N005

K

IFCTR1

1.1 デバイスモデリング技術について

Page 66: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

等価回路開発を終えたら、等価回路モデルで動作するかを検証します。EVALUATION2 Transistor Saturation Characteristics

1.1 デバイスモデリング技術について

Page 67: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

等価回路開発を終えたら、等価回路モデルで動作するかを検証します。EVALUATION3 CTR Ratio Characteristics

0

0

-+

W 1

ION = 0IOF F = 1 0 0 u AW

RO N = 1 mRO FF = 1 0 e 6

N001

RK 21 0 0 M e g

V 25 V d c

R_ IF2

1 0 0 M e g

IFCTR1

EK 2EX PR = I(V s e n s e )

ETA B L E

TA B L E = ( 0 ,1 ) ( 9 .9 9 9 m , 1 ) (1 0 m , 0 )

O U T +

O U T -

IN +

IN -

IFCTR2

R_ IF

1 0 0 M e g

R_ IF1

1 0 0 M e g

I12 0 m A d c

EK 1EX PR = I(V s e n s e )

ETA B L E

TA B L E = ( 0 ,0 ) ( 9 .9 9 9 m , 0 ) (1 0 m , 1 )

O U T +

O U T -

IN +

IN -

N004

E_ IF

V (IFCTR1 )+V ( IFCTR2 )

EV A L UE

O U T +

O U T -

IN +

IN -

0

D1D_ PC3 5 7 NT

E

Q 1Q _ PC3 5 7 NT

RB E

1 0 0 k

G 1I(V s e n s e ) *(V ( IFCTR) /1 0 0 ) /1 0 0

G V A L UE

O U T +

O U T -

IN +

IN -

K

N006

CA C

0 . 4 3 0 p

E_ IF2(6 5 6 .5 7 +1 6 9 .7 * L O G1 0 ( I(V s e n s e ) ))* V ( N0 0 3 )

EV A L UE

O U T +

O U T -

IN +

IN -

V s e n s e0 V d c

0

N005

A

N002EI_ F1

(- 2 6 6 . 5 7 +(- 2 9 2 .4 7 *L O G 1 0 (I(V s e n s e ) )) )*V (N0 0 2 )

EV A L UE

O U T +

O U T -

IN +

IN -

CK E0 . 4 5 2 p

IFCTR N003

C

RK 11 0 0 M e g

1.1 デバイスモデリング技術について

Page 68: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

等価回路開発を終えたら、等価回路モデルで動作するかを検証します。EVALUATION3 CTR Ratio Characteristics

1.1 デバイスモデリング技術について

Page 69: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

等価回路開発を終えたら、等価回路モデルで動作するかを検証します。EVALUATION4 Switching Time Characteristics

0

IFCTR2

G 1I(V s e n s e ) *(V ( IFCTR) /1 0 0 ) /1 0 0

G V A L UE

O U T +

O U T -

IN +

IN -

IFCTR1

K

RK 21 0 0 M e g

N006

A

RB E

1 0 0 k

N002

N005-+

W 1

ION = 0IOF F = 1 0 0 u AW

RO N = 1 mRO FF = 1 0 e 6

C

R_ IF

1 0 0 M e g

CK E0 . 4 5 2 p

R_ IF1

1 0 0 M e g

CA C

0 . 4 3 0 p

D1D_ PC3 5 7 NT

N003

0

I3

TD = 0TF = 1 0 nPW = 2 0 uPER = 5 0 0 uI1 = 0I2 = 2 0 mTR = 1 0 n

E_ IF

V (IFCTR1 )+V ( IFCTR2 )

EV A L UE

O U T +

O U T -

IN +

IN -

N001

EK 2EX PR = I(V s e n s e )

ETA B L E

TA B L E = ( 0 ,1 ) ( 9 .9 9 9 m , 1 ) (1 0 m , 0 )

O U T +

O U T -

IN +

IN -

EI_ F1(- 2 6 6 . 5 7 + (- 2 9 2 .4 7 *L O G 1 0 (I(V s e n s e ) )) )*V (N0 0 2 )

EV A L UE

O U T +

O U T -

IN +

IN -

0

V 22 V d c

IFCTR

R_ IF2

1 0 0 M e g

E_ IF2(6 5 6 .5 7 +1 6 9 .7 * L O G1 0 ( I(V s e n s e ) ))* V ( N0 0 3 )

EV A L UE

O U T +

O U T -

IN +

IN -

RK 11 0 0 M e g

E

V s e n s e0 V d c

0

N004

Q 1Q _ PC3 5 7 NT R1

1 0 0

EK 1EX PR = I(V s e n s e )

ETA B L E

TA B L E = ( 0 ,0 ) ( 9 .9 9 9 m , 0 ) (1 0 m , 1 )

O U T +

O U T -

IN +

IN -

1.1 デバイスモデリング技術について

Page 70: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

等価回路開発を終えたら、等価回路モデルで動作するかを検証します。EVALUATION4 Switching Time Characteristics

1.1 デバイスモデリング技術について

Page 71: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

モデリング理論 等価回路開発 測定方法確立 抽出方法確立

抽出方法は、どのように各種パラメータを決定していくと、デバイスの機能要件を満足させるかという最適化を行います。つまり、デバイスモデリングの手順を決定していきます。

フォトカプラのデバイスモデルのプロセスは、 25 あり、これらの順序を、誤ると、最適解には辿り着く事が出来ません。

経験則と試行錯誤で、プロセスを決定します。

【理由】

パラメータが、各種電気的特性において、独立している場合は、問題はありません。現実のデバイスでは、それぞれの電気的特性において、パラメータが相関関係を持っているため、プロセスの最適化が、重要になります。

1.1 デバイスモデリング技術について

Page 72: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

1.2 デバイスモデリングの種類について

DC モーター

半導体部品 受動部品

バッテリー DC モーター

Page 73: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

現在提供しているデバイスモデル ( 半導体部品 )

一般ダイオード / スタンダードモデル一般ダイオード / プロフェッショナルモデル一般ダイオード / スペシャルモデルショットキ・バリア・ダイオードショットキ・バリア・ダイオード / プロツェナ・ダイオードJunction FETMOSFET/ スタンダードモデルMOSFET/ プロフェッショナルモデルパワー MOSFET/ スタンダードモデルパワー MOSFET/ プロフェッショナルモデルトランジスタパワー・トランジスタダーリントン・トランジスタパワー・サーミスタサイリスタIGBTボルテージ・リファレンスボルテージ・レギュレータシャント・レギュレータ

PWM ICオペアンプCMOSオペアンプコンパレータCMOS コンパレータサイダックフォトカプラフォト・ダイオードレーザー・ダイオード発光ダイオード光送信モジュール光受信モジュールシリコン・サージ・クランパサージ・アブソーババリスタTFD(Thin Film Diode)A-Si TFTPoly-Si TFTデジタルデバイス (一部 )

39 種類2005年 5月 26 日現在

1.2 デバイスモデリングの種類について

有償評価版を準備しております。お問合わせ下さい。

Page 74: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

現在提供しているデバイスモデル ( 受動部品 )

セラミックコンデンサ電解コンデンサフィルムコンデンサインダクタインダクタ / 直流重畳特性モデル抵抗器トランスコモン・モード・チョーク・コイル / スタンダードモデルコモン・モード・チョーク・コイル / プロフェッショナルモデルチョーク・コイルチョーク・コイル / 直流重畳特性モデルコア白熱電球ハロゲンランプ

【開発中のデバイスモデル】スピーカーマイクロフォン

14 種類

2005年 5月 26 日現在

1.2 デバイスモデリングの種類について

Page 75: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

現在提供しているデバイスモデル ( バッテリー )

リチウムイオン電池 (付加抵抗一定モデル )リチウムイオン電池 (付加抵抗可変モデル )リチウム電池 (付加抵抗一定モデル )リチウム電池 (付加抵抗可変モデル )ニッケルマンガン電池 (付加抵抗一定モデル )ニッケルマンガン電池 (付加抵抗可変モデル )ニッケル水素電池 (付加抵抗一定モデル )ニッケル水素電池 (付加抵抗可変モデル )アルカリ電池 (付加抵抗一定モデル )アルカリ電池 (付加抵抗可変モデル )オキシライド電池 (付加抵抗一定モデル )オキシライド電池 (付加抵抗可変モデル )

開発中のデバイスモデル太陽電池燃料電池 12 種類

1.2 デバイスモデリングの種類について

2005年 5月 26 日現在

Page 76: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

デバイスモデルの種別について

大きく分類すると、 2 つに区分出来ます。

①パラメータ・モデル⇒ デバイスモデル記述をパラメータのみで、表現します。単体のダイオード、ショットキ・バリア・ダイオードMOSFET 、トランジスタ、 Junction FET 、 a-Si TFT 、poly-Si TFT などのデバイスがモデルパラメータで表現されています。

但し、上記デバイスの場合でも、特定の電気的特性を持たせる為に、パラメータ・モデルをメインとして、周辺に、等価回路を組み込み、ビヘイビアモデルとして、表現する場合もあります。

②ビヘイビア・モデル =等価回路モデル =マクロモデル⇒ デバイスの電気的表現を、ビヘイビア素子などを活用し、等価回路でデバイスを表現しているモデルです。上記以外 ( 大部分 ) のデバイスモデルは、ビヘイビア・モデルで表現されています。

1.2 デバイスモデリングの種類について

Page 77: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

パラメータ・モデルの事例 (一般ダイオード )

*$*Part number:SF20LC30*Manufacturer:SHINDENGEN*All Rights Reserved Copyright (C) Bee Technologies Inc..MODEL SF20LC30 D+ IS=85.678E-6+ N=3.1502+ RS=6.8466E-3+ IKF=1.0882+ CJO=309.32E-12+ M=.41724+ VJ=.53477+ ISR=0+ BV=300+ IBV=250.00E-9+ TT=11.542E-9*$

1.2 デバイスモデリングの種類について

Page 78: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

パラメータ・モデルの事例 (一般ダイオード )

1.2 デバイスモデリングの種類について

Page 79: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例(一般ダイオード :逆回復特性 trj,trb を考慮したモデル )

逆回復特性を考慮したダイオード・モデルはどんなデバイスに有効か?

パワー・エレクトロニクス回路で採用されるダイオード⇒ 特にスイッチング時間の影響度合いが強い用途⇒ メインのデバイスに影響を与えるダイオード

IGBT の FWD

POWER MOSFET のボディ・ダイオード

1.2 デバイスモデリングの種類について

Page 80: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例(一般ダイオード :逆回復特性 trj,trb を考慮したモデル )

パラメータ・モデル

COMPONENTS:DIODE/ GENERAL PURPOSE RECTIFIERPART NUMBER: 1SR139-400MANUFACTURER: ROHM

*$* PART NUMBER: 1SR139-400* MANUFACTURER: ROHM* VRM=400,Io=1.0A=IFSM=40A* All Rights Reserved Copyright (C) Bee Technologies Inc. 2004.MODEL 1SR139-400 D+ IS=11.797E-12+ N=1.3533+ RS=52.928E-3+ IKF=.20632+ ISR=0+ CJO=22.539E-12+ M=.36819+ VJ=.46505+ BV=400+ IBV=10.000E-6+ TT=7.6751E-6.ENDS*$

*$* PART NUMBER: 1SR139-400* MANUFACTURER: ROHM* VRM=400,Io=1.0A=IFSM=40A* All Rights Reserved Copyright (C) Bee Technologies Inc. 2004.SUBCKT D1SR139-400 A KR_R2 5 6 3500 R_R1 3 4 1 C_C1 5 6 100p E_E1 5 K 3 4 1S_S1 6 K 4 K _S1RS_S1 4 K 1G.MODEL _S1 VSWITCH Roff=50MEG Ron=1m Voff=90mV Von=100mVG_G1 K A VALUE { V(3,4)-V(5,6) }D_D1 2 K D1SR139-400D_D2 4 K D1SR139-400F_F1 K 3 VF_F1 1VF_F1 A 2 0V.MODEL D1SR139-400 D+ IS=11.801E-12+ N=1.3533+ RS=52.928E-3+ IKF=.20632+ ISR=0+ CJO=22.539E-12+ M=.36819+ VJ=.46505+ BV=400+ IBV=10.000E-6+ TT=3.8551E-6.ENDS*$

ビヘイビア・モデル =等価回路モデル

1.2 デバイスモデリングの種類について

Page 81: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例(一般ダイオード :逆回復特性 trj,trb を考慮したモデル )

逆回復時間の定義

1.2 デバイスモデリングの種類について

Page 82: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例(一般ダイオード :逆回復特性 trj,trb を考慮したモデル )

パラメータ・モデル ビヘイビア・モデル =等価回路モデル

1.2 デバイスモデリングの種類について

Measurement Measurement

Page 83: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例(一般ダイオード :逆回復特性 trj,trb を考慮したモデル ) 【解析精度について】

ビヘイビア・モデル =等価回路モデル

Compare Measurement vs. SimulationSymbol Measurement Unit Simulation Unit %Error

trj 2.64 us 2.645 us 0.189trb 2.68 us 2.67 us 0.373

1.2 デバイスモデリングの種類について

Page 84: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例 (一般ダイオード : 電流減少率 didt モデル )

このモデルは、デバイス自体の特性よりも外部回路による電流減少率を如何に表現するかがポイントとなる。

電流減少率は、構成される回路定数で決定される為である。

モデルの等価回路において、外部回路により決定される電流減少率を検出し、それをデバイス自体の振る舞いに反映させる機能を持たせなければならない。

1.2 デバイスモデリングの種類について

Page 85: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例 (一般ダイオード : 電流減少率 didt モデル )

等価回路のポイント

trb 期間中の時定数

CR

tIi exp

CR

1.2 デバイスモデリングの種類について

Page 86: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例 (一般ダイオード : 電流減少率 didt モデル )

IF

IR

dt

diLVL

1.2 デバイスモデリングの種類について

Page 87: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例 (一般ダイオード : 電流減少率 didt モデル )

i

VL

L の両端の電圧

ダイオードに流れる電流

リカバリー現象の領域

1.2 デバイスモデリングの種類について

Page 88: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例 (一般ダイオード : 電流減少率 didt モデル )

i

VL

L の両端の電圧

ダイオードに流れる電流

インダクタンス L の両端に VL の電圧が発生し、ノイズを引き起こす。

dt

diLVL

1.2 デバイスモデリングの種類について

Page 89: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例 (一般ダイオード : 電流減少率 didt モデル )

trr

IR

Qrr

t

IF

電流変化率 di/dt が大きいとノイズの原因になる。

1.2 デバイスモデリングの種類について

Page 90: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例 (一般ダイオード : 電流減少率 didt モデル )

ソフト・リカバリー⇒青色の線ハード・リカバリー⇒赤色の線

trr

IR

Qrr

t

IF

1.2 デバイスモデリングの種類について

Page 91: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

ビヘイビア・モデルの事例 (一般ダイオード : 電流減少率 didt モデル )

ハード・リカバリー、ソフトリカバリーも表現出来る

黄色線⇒ハード・リカバリー赤線⇒ソフト・リカバリー

1.2 デバイスモデリングの種類について

Page 92: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

デバイスモデリング教材

1.2 デバイスモデリングの種類について

ダイオード・モデル編ダイオード・モデル + ノイズ・シミュレーション編逆回復特性 (trj+trb=trr) を考慮したダイオード・モデル編パワー MOSFET ・モデル編 (Ver.1.3)バイポーラ・ジャンクション・トランジスタ編

デバイスモデリングの学習にご活用下さい。詳細は、株式会社ビー・テクノロジーの WEB サイトをご覧下さい。http://www.bee-tech.com/

Page 93: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

1.3 シミュレーション技術について

EDA ツール

シミュレーション技術 デバイスモデル

回路設計者

個々の電子部品のデバイスモデル

が必要不可欠である

Page 94: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

①回路が間違っていても回路解析結果を計算してしまう。  ⇒回路動作について理解していなければならない。

②デフォルト (理想素子 ) のデバイス・モデル (SPICE モデル ) を採用すれば、  理想の解析結果を計算してしまう。実際の解析結果とは波形が明らかに  違う。  ⇒自分が取り扱うデバイスのデバイス・モデル (SPICE モデル ) を採用する    必要がある。

⇒ つまり、実際の回路を構成するデバイス (または等価的な回路 ) を採用すれば、  現実と整合性がとれた回路解析結果が得られる。

回路解析シミュレーションの注意点

1.3 シミュレーション技術について

Page 95: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

FCC(Forward Coupling Converter)

L5

L4

R1

R2

C3

C5

C1 R5

C4

L2

U1

D5LC20U_PRO

R3

L1 L3

C2

C6

U2

D5LC20U_PRO

R4

V1

TD = 0

TF = 100nPW = 1.2uPER = 5u

V1 = -28

TR = 50n

V2 = 45

RL

0

Output Voltage=5(V),Output Current=2(A)

1.3 シミュレーション技術について

Page 96: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

TR1 が ON した時に D1 が ON して負荷に電流を流します。TR1 が OFF した時にチョークコイルに溜まったエネルギーを D2 を通過し負荷に供給します。

TR1

C1Vcc

D2RL

ON

OFF

T1

ON

D1L1

FCC(Forward Coupling Converter) について1.3 シミュレーション技術について

Page 97: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

FCC(Forward Coupling Converter) について

TR1

C1Vcc

D2RL

ON

OFF

T1

ON

D1L1

Tr1 が ON の場合

ON

ON

1.3 シミュレーション技術について

Page 98: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

FCC(Forward Coupling Converter) について

Tr1 が OFF の場合

TR1

C1Vcc

D2RL

ON

OFF

T1

ON

D1L1

OFF

ON

1.3 シミュレーション技術について

Page 99: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

回路モデルの考え方

C4

1000u

C1330p

C12

1000u

C14

0.22u

R122

D5

D5LC20U C9680p

C15

0.22u

L1

69uH

R3

22C13

0.22u

0

V1

TD = 0

TF = 100nPW = 1.2uPER = 5u

V1 = -28

TR = 50n

V2 = 50R8

6

C8

680p

D4

D5LC20u

R2270R4

22C5

1000u

R3

22C4

3000u

C50.66u

0

R60.106

L910nHL1

69uH

L6

30nH

C8

680p

C9680p

L42.5n

R4

22

L830nH

V1

TD = 0

TF = 100nPW = 1.2uPER = 5u

V1 = -28

TR = 50n

V2 = 50

D12

D5LC20UR2270

C11

5p

D11

D5LC20u

R122

R5

6

C1330p

等価的に回路モデルを考える

1.3 シミュレーション技術について

Page 100: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

回路解析シミュレーションに必要なシミュレーション技術の考え方

トランス 2次側入力波形をパルス電源で表現する

整流側ダイオードとフライホイル側ダイオードを忠実に再現する

チョークコイルを等価的に考える

コンデンサの等価回路を考える

配線長の影響を考慮する

1.3 シミュレーション技術について

Page 101: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

トランスの入力波形の考え方

TR1

C1Vcc

D2RL

ON

OFF

T1

ON

D1L1

トランス 2次側入力波形をパルス電源に置き換えます。

実際の回路基板があれば、オシロスコープでトランス 2次側入力波形を確認し、その波形をパルス電源に置き換えます。

1.3 シミュレーション技術について

Page 102: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

トランス 2次側入力波形をパルス電源に置き換える

V1

TD = 0

TF = 100nPW = 1.2uPER = 5u

V1 = -28

TR = 50n

V2 = 45V1:初期電圧V2: パルス電圧TD:遅延値TR:立ち上がり時間TF:立ち下がり時間PW: パルス幅PER: 周期値

1.3 シミュレーション技術について

Page 103: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

整流側ダイオードとフライホイル側ダイオードのモデル

ここでのポイントは、逆回復特性の表現です。通常のダイオード・モデルパラメータでは正確に逆回復特性を表現する事が出来ません。ここでは、プロフェッショナル・モデルを採用致します。

Simulation Measurementプロフェッショナルモデルとは、逆回復特性 (trj,trb) を忠実に再現した等価回路モデルです。

1.3 シミュレーション技術について

Page 104: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

チョークコイルの考え方

C4

1000u

C1330p

C12

1000u

C14

0.22u

R122

D5

D5LC20U C9680p

C15

0.22u

L1

69uH

R3

22C13

0.22u

0

V1

TD = 0

TF = 100nPW = 1.2uPER = 5u

V1 = -28

TR = 50n

V2 = 50R8

6

C8

680p

D4

D5LC20u

R2270R4

22C5

1000u

チョークコイルは等価的に考えます。本格的にシミュレーションする場合は、周波数を考慮した等価回路モデルが必要になります。ここでは、特に回路に影響する要因を考え、等価モデルを作成します。

L3

69uH

C4

5p C4 を追加する事で、回路による影響要因を加える事が出来ます。

1.3 シミュレーション技術について

Page 105: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

コイルの等価回路の考え方 ( 周波数を考慮する )

10-3

100

103

106

109(Hz)

Impedance vs. Frequency Inductor model

R 1L 1

L 1

R 1

R 1L 1C 1

L 1

10-3

100

103

106

109(Hz)

Impedance vs. Frequency Inductor model

R 1L 1 R 1L 1

L 1

R 1

L 1

R 1

R 1L 1C 1

R 1L 1C 1

L 1L 1

1.3 シミュレーション技術について

Page 106: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

コンデンサをどのように表現するか

コンデンサの内部には ESR と ESL が存在します。回路動作に ESR 及びESL が影響する場合は、回路図上に無くても、回路解析シミュレーションをする場合は、具体的な値を入れなくてはいけません。 ESR値及び ESL値をサプライヤー企業にお問合わせするか。プレシジョン・インピーダンス・アナライザで計測を行う必要があります。

L510nH

R50.106

U2

D5LC20U_PRO

U1

D5LC20U_PRO

C4

5p

L230nH

C60.66u

C53000u

R122

R2

22

L1

30nH

0

R3

22

C3680p

R4270

C2

680p

L42.5n

V1

TD = 0

TF = 100nPW = 1.2uPER = 5u

V1 = -28

TR = 50n

V2 = 45

RL

5

C1330p

L3

69uH

1.3 シミュレーション技術について

Page 107: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

コンデンサの等価回路の考え方 ( 周波数を考慮する )

Impedance vs. Frequency Capacitor model

10-3

100

103

106

109

(Hz)

Impedance vs. Frequency Capacitor model

10-3

100

103

106

109

(Hz)

コンデンサの種類により、 ESR値及び ESL値には傾向があります。その特性も考慮しなければなりません。

1.3 シミュレーション技術について

Page 108: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

配線長を考慮し、反映させる

配線長の影響が回路動作に与える場合、配線長のインダクタンス値は回路図にはありませんが、配線長のインダクタンス成分を負荷しなければなりません。この回路の場合、特に影響度合いが強い箇所に配線長の値を入れております。 L5 のインダクタンスは配線長です。

L510nH

R50.106

U2

D5LC20U_PRO

U1

D5LC20U_PRO

C4

5p

L230nH

C60.66u

C53000u

R122

R2

22

L1

30nH

0

R3

22

C3680p

R4270

C2

680p

L42.5n

V1

TD = 0

TF = 100nPW = 1.2uPER = 5u

V1 = -28

TR = 50n

V2 = 45

RL

5

C1330p

L3

69uH

1.3 シミュレーション技術について

Page 109: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

回路解析シミュレーション

L510nH

R50.106

U2

D5LC20U_PRO

U1

D5LC20U_PRO

C4

5p

L230nH

C60.66u

C53000u

R122

R2

22

L1

30nH

0

R3

22

C3680p

R4270

C2

680p

L42.5n

V1

TD = 0

TF = 100nPW = 1.2uPER = 5u

V1 = -28

TR = 50n

V2 = 45

RL

5

C1330p

L3

69uH

Simulation SettingsAnalysis type:Time Domain(Transient)Run to time=50m(sec)Step Size=1m(sec)

1.3 シミュレーション技術について

Page 110: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

回路解析シミュレーション

収束問題について

回路解析シミュレーションにおいて、収束問題に直面します。回避方法は、回路図を工夫するか。もしくは .OPTION で回避するかの 2通りがあります。実際には .OPTION で回避します。 .OPTION で回避出来ない場合は、回路図上に問題があると考えた方がいいです。

この回路解析シミュレーションの場合は、下記のように設定します。

.OPTION RELTOL=0.01VNTOL=1mABSTOL=1nGMIN=1E-10ITL1=500ITL2=200ITL4=40

1.3 シミュレーション技術について

Page 111: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

出力電圧

出力電圧が目的の 10(V) である事を確認します。また、シミュレーション結果より、 6m(sec) 以降に出力電圧が安定している事が確認出来ます。

1.3 シミュレーション技術について

Page 112: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

出力電流

出力電流が目的の 2(A) である事を確認します。また、シミュレーション結果より、 6m(sec) 以降に出力電流が安定している事が確認出来ます。

Trace I(RL)

1.3 シミュレーション技術について

Page 113: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

整流側ダイオードとフライホイル側ダイオードにおける突入電流が確認出来ます。

Trace I(X_U1.VF_F1)= 整流側ダイオードの電流Trace I(X_U2.VF_F1)=フライホイール側ダイオードの電流

整流側ダイオードとフライホイル側ダイオードにおける突入電流1.3 シミュレーション技術について

Page 114: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

整流側ダイオードとフライホイル側ダイオードにおける突入電流

過渡解析における 0m(sec) から 8m(sec) の拡大図です。

Trace I(X_U1.VF_F1)= 整流側ダイオードの電流Trace I(X_U2.VF_F1)=フライホイール側ダイオードの電流

1.3 シミュレーション技術について

Page 115: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

整流側ダイオードの損失シミュレーション

損失の計算方法Trace AVG(V(U1:A,C2:1)*I(X_U1.VF_F1))で波形を表示させ、カーソル機能で数値を読み取ります。整流側ダイオードの損失は、 4.6595(W) でした。

1.3 シミュレーション技術について

Page 116: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

フライホイル側ダイオードの損失シミュレーション

損失の計算方法Trace AVG(V(U2:A,U2:K)*I(X_U2.VF_F1))で波形を表示させ、カーソル機能で数値を読み取ります。フライホイル側ダイオードの損失は、 15.259(W) でした。

1.3 シミュレーション技術について

Page 117: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

出力ノイズの検証

出力ノイズ波形を観察する事が出来ます。

1.3 シミュレーション技術について

Page 118: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

①回路技術の理解が必要不可欠である。

②回路図には描かれていない要因も考慮する必要がある。

③シミュレーション技術 = デバイスモデリング技術に近い。

シミュレーション技術を向上させる為には、どうすればいいか。

⇒経験豊富なエンジニアと一緒になって、または、指導を 受けながら、回路解析シミュレーションを行う。

1.3 シミュレーション技術について

Page 119: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

2.1 デバイスモデルの整備について2.2 回路解析シミュレーションのテンプレート集を準備する2.3 デザインキットについて

2. PSpice に必要不可欠な環境について

EDA ツール

シミュレーション技術 デバイスモデル

回路設計者

Page 120: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

2.1 デバイスモデルの整備について

回路解析シミュレーションを行う場合には、 EDA ツールが先ず必要です。

その次に、自分が回路設計を行う際に採用したいデバイスモデルを準備しなくてはなりません。

つまり、材料表ベースでの部品 ( デバイス ) のデバイスモデルを入手する必要があります。

回路解析シミュレーションの解析精度は、デバイスモデルの精度に起因する為、デバイスモデルを先ず、整備する必要があります。

ここでの EDA ツールは、 PSpice を想定しております。

Page 121: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

回路開発実験室と同じ環境をコンピュータ上に創る

自分が良く採用するデバイスのデバイスモデル (SPICE MODEL) を最初から準備し、整備していく。

2.1 デバイスモデルの整備について

【株式会社ビー・テクノロジーの調査結果】回路設計者が頻繁に取り扱うデバイスの平均は 19.5 個である。

Page 122: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

整備するべきデバイスモデル

デバイスモデルのデータだけではなく、そのデバイスモデルのバックグランドのデータが必要になる。

採用するデバイスモデルがどの程度の解析精度なのかを事前に知る必要があります。

実際のデバイスとどのくらいの整合性・再現性をもっているかを把握しなければなりません。

デバイスモデル バックグランドのデータ+

2.1 デバイスモデルの整備について

Page 123: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

バックグランドのデータについて ( 事例 )

COMPONENTS : OPERATIONAL AMPLIFIER (CMOS)PART NUMBER : NJU7007MANUFACTURER : 新日本無線株式会社

IN+

IN-

-

VDD

VSS

OUT

+

U 1

N J U 7 0 0 7

2.1 デバイスモデルの整備について

Page 124: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

*$*PART NUMBER: nju7007*MANUFACTURER: NEW JAPAN RADIO *CMOS OPAMP*All Rights Reserved Copyright (C) Bee Technologies Corporation 2004.SUBCKT nju7007 IN- IN+ VDD VSS OUTM1 2 IN- 3 VDD MbreakPD3 M2 2 IN+ 4 VDD MbreakPD2 M3 VDD 1 2 VDD MbreakPD M4 VDD 1 5 VDD MbreakPD ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(省略)・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・.MODEL MbreakPD3 PMOS (LEVEL=3 L=6u W=0.0963 VTO=-1.5+ RS=10.0E-3 RD=10.00E-3 RDS=1.14800E6 TOX=2E-6 CGSO=4.000E-12+ CGDO=1.000E-12 CBD=0.400E-8 RG=5 RB=1.0000E-3 KP=1E-6).ENDS nju7007.SUBCKT DbreakZ A KD1 A K DFDZ A2 A DRVZ K A2 1.MODEL DF D .MODEL DR D .ENDS DbreakZ*$

2.1 デバイスモデルの整備について

Page 125: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

Output Voltage Swing

00

V 11

IN+

IN-

-

VDD

VSS

OUT

+

U 2

N J U 7 0 0 7V 3

3

V O H

V 20

V 63

R 3

1 M E G

V 5

1

V O L

IN+

IN-

-

VDD

VSS

OUT

+

U 1

N J U 7 0 0 7 R 2

1 M E G

V 4

0

VOH

VOL

Measurement Simulation %Error

VOH (V) 2.9 2.9003 -0.01

VOL (V) 0.1 0.1 0

2.1 デバイスモデルの整備について

Page 126: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

Input Current

V 10 V d c

0

V 2

0 V d cV 3

3

O U T

IN+

IN-

-

VDD

VSS

OUT

+

U 1

N J U 7 0 0 7

Measurement Simulation % Error

Ib (pA) 1 0.9997 0.03

IOS (pA) 1 1 0

2.1 デバイスモデルの整備について

Page 127: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

Input Offset Voltage

V 1

0

IN+

IN-

-

VDD

VSS

OUT

+

U 1

N J U 7 0 0 7

0

V 23

O U T

Measurement Simulation %Error

VOS (mV) 4 3.9998 0.005

2.1 デバイスモデルの整備について

Page 128: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

Open loop Voltage Gain

I N

V 1

F R E Q = 0V A M P L = 0

V O F F = 0

A C = 1 mD C = -3 . 9 9 9 8 m

0

O U T

V 23

IN+

IN-

-

VDD

VSS

OUT

+

U 1

N J U 7 0 0 7

Measurement Simulation %ErrorAv (dB) 70 69.913 0.124

2.1 デバイスモデルの整備について

Page 129: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

Common-Mode Rejection Ratio

0

R 3

7 0 0 k

0

V I N 1IN+

IN-

-

VDD

VSS

OUT

+

U 2

N J U 7 0 0 7

R 2

1 k

0

o u t 2

0

R 8

7 0 0 k

R 7

7 0 0 k

V 11 . 5

V 23

R 6

1 k

V I N 11 . 5

V 31 . 5

V 43

0

0

IN+

IN-

-

VDD

VSS

OUT

+

U 1

N J U 7 0 0 7

R 4

7 0 0 k

R 5

1 k

V I N 2

0

0

V I N 20

o u t 1

R 1

1 k

Measurement Simulation %ErrorCMRR

(dB) 65 65.213 -0.328

RS

RSRF

VoutVout

VinVinCMRR

21

21log20

2.1 デバイスモデルの整備について

Page 130: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

Slew Rate

V 2

3

IN+

IN-

-

VDD

VSS

OUT

+

U 1

N J U 7 0 0 7

V 1

TD = 5 0 u

TF = 0P W = 5 0 0 uP E R = 1 m

V 1 = 0

TR = 0

V 2 = 5

O U T

0

Slew Rate= Slope of output = (2.6739-391.304m)/(76.362u-53.637u)= 0.1 V/us

Measurement Simulation % ErrorSR

(V/us) 0.1 0.1 0

2.1 デバイスモデルの整備について

Page 131: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

回路解析シミュレーションにおける全体時間の割合について

<Doc> <RevCode>

<Title>

B

1 1Monday, June 26, 2000

Title

Size Document Number Rev

Date: Sheet of

0

0

0

VoutP

VoutP

RM5

45.44K

CM540.31p

D109

D1N60

L61.72uH

L7

2.69uH

L9

8.74uH

L8

8.22uH

L5

348.38uHR11

0.011

R10

0.012

PC101

TLP721

0

1

2

3

A

K

C

E

R106

27K

R116

220

R1131k

R112

4.7k

R211

1.5k

R203

6.2K

R107

0.22

L211

2.93uH

R205

1.2k

R204

270

R201

220

R202

220

R206

1K

RL211

0.009

D104

DMTZJ3B

D110

DEG01C

RL221-2

7.5k

CL211

2.38p

D106

DRD22FB2

Q103

M2SK2188

R110

12k

D211DF5KQ60

0Vac

TRAN = pulse(0 135 0 1u 1u 25ms 30ms)

0Vdc

D222

DF5KQ60

Drooper

RLSWEEP_01_V2

01

23V2P

V2NVOUTPVOUTNS

V2

Implementation = V2

Q102

Q2SC3377

R_LOAD

5.7

D105

D1SS270A

K T101

COUPLING = 1K_Li1near

R6

0.004

R104

100K

R20

0.32

R119

27K

L11

11.31uH

R7

0.005

R105100k

R114

1k

Q101

M2SK2188

C113

ECKN3D471KBB

01

14

R11-1

4.15kCM11

18.06p

C108

APHF-200K223_0100

01

14

D111

D1SK2188

C111

SMH200VN270-22A

01

14

C202

TC04RKME50VB1

01

14

C214

RJJ-35V221MG5-T20

01

14

C211

RJJ-35V561MI5-T4

01

14

C212

RJJ-35V561MI5-T4

01

14

C213

RJJ-35V561MI5-T4

01

14

C117

ECQ-B1H102JF301

14

C110

ECQ-B1H103JF3

0 114

C115

ECQ-B1H103JF3

0 114

C116

ECQ-B1H103JF30 1

14

C201

ECQV1H104JL3

0 114

C125

ECKN3D471KBB01

14

L103

FBA04HA600AAB-00

0 11 3

L104

FBA04HA600AAB-00

0 11 3

L105

FBA04HA600AAB-00

0 11 3

L111

FBA04HA600AAB-00

0 11 3

U46

ANT1431T

0

12

R

AC

1

1

1

1

I

I

I

I

I

RCCMODEL_VALI_DCINPUT

1

採用回路: FETスナバー型 RCC回路仕様:入力 AC90-132(V) 出力 DC16(V),2.8A,f=50-110kHz

2.1 デバイスモデルの整備について

Page 132: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

○起動特性○動作波形検証○垂下特性○主スイッチ損失計算○ダイオード損失計算○過渡応答特性  対入力  対負荷

2.1 デバイスモデルの整備について

Page 133: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

波形比較 Vds, Id, Vgs( Q101) 全負荷

実測

2us/div

2us/div

Simulation

100V/div2A/div5V/div

50V/div1A/div2.5V/div

2.1 デバイスモデルの整備について

Page 134: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

波形比較 Vds, Id, Vgs( Q101) 軽負荷

2.1 デバイスモデルの整備について

Page 135: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

波形比較   I( C108) 全負荷

2.1 デバイスモデルの整備について

Page 136: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

波形比較   I( C108) 軽負荷

2.1 デバイスモデルの整備について

Page 137: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

波形比較   V( D222-A) 全負荷

2.1 デバイスモデルの整備について

Page 138: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

回路解析シミュレーションにおける全体時間の割合

①デバイスモデルの整備 (1ヶ月間 )②PSpice Capture CIS⇒ 回路図作成で 10 分間③PSpice による回路設計及び波形検証⇒ 設計とシミュレーション検証で 110 分間

回路解析シミュレーションを活用しないで、試作を繰り返しながら、回路設計をした場合、 2ヶ月間

⇒ デバイスモデルが最初から整備されていれば、 2 時間で回路設計  業務が終了する。

2.1 デバイスモデルの整備について

Page 139: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

デバイスモデルの有効的な環境

シミュレーションベースの部品選定⇒ 検証済みデバイスモデルをデータベースで持つ。

Shindengen/SF3L60UInternational Rectifier/HFA08TB60

Harris Semiconductor/RURD460General Semiconductor/UF5406

Circuit Simulation

2.1 デバイスモデルの整備について

人間可読から機械可読へ

Page 140: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

【株式会社ビー・テクノロジーの計画】2.1 デバイスモデルの整備について

スパイス・パーク

回路設計者を対象に、スパイス・パークの発売を計画しています。発売予定日は、 2005年 10月 5 日です。

スパイス・パークとは、デバイスモデル ( スパイスモデル ) のデータベースです。

詳細が決まり次第、告知していきます。

スパイス・パークは株式会社ビー・テクノロジーの商標登録です。

Page 141: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

2.2 回路解析シミュレーションのテンプレート集を準備する回路解析シミュレーションを効果的に活用する方法

①解析したい回路に合ったデバイス・モデルを活用する。  ⇒目的に合ったデバイス・モデルを活用する。単純な解析なのか、温度を    考慮しなければいけないのか、ノイズを解析したいのか。

②テンプレート集を持つ

大規模回路や、実績の無い回路の回路解析シミュレーションを行うと、必ずと言っていいほど、エラーが表示されてしまいます。また、エラーの原因を明確にする事は困難を極めます。

(1) 最初は小規模回路を作り実績を積む。(2) 回路を構成する素子数 ( デバイス数 ) を増やしていく。

⇒ 動作実績のあるサンプル回路をテンプレート集として、保有し、変更しながら  目的の回路図に近づけて行くのが効果的な方法です。

Page 142: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

2.3 デザインキットについて

ゼロから回路解析シミュレーションを行うのは大変です。回路解析シミュレーションのテンプレート集としてご利用下さい。

現在、ご提供しているデザインキットは 4 種類です。

Forward Coupling Converter(FCC 回路 )Ringing Choke Converter(RCC 回路 ) 低損失リニアレギュレータ高精度リニアレギュレータ

【内容】デバイスモデル ( スパイスモデル )回路図シンボルデバイスモデリング・レポート回路解析シミュレーションに必要な全てのファイル回路解析シミュレーションの解説書 (考え方 )

ご購入のその日から、回路解析シミュレーションを行う事が出来ます。デザインキットは、 PSpice で動作致します。

Page 143: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

2.3 デザインキットについて

Forward Coupling Converter(FCC 回路 ) Ringing Choke Converter(RCC 回路 )

低損失リニアレギュレータ 高精度リニアレギュレータ

デザインキットは、 PSpice で動作致します。

Page 144: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

2.3 デザインキットについて

現在開発中のデザインキットの回路方式について (25 回路方式 )

降圧チョッパ 昇圧チョッパ 昇降圧チョッパ フォワード フライバック フルブリッジ ハーフブリッジ プッシュプル CUK SEPIC ZETA 絶縁 CUK 電圧共振

電流共振 共振 E級共振 複共振 アクティブクランプ 位相シフト 同期整流 電流モード 力率改善 マルチフェーズ 電流型 三相フルブリッジインバータ

2005年 6月 15 日現在

Page 145: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

3. PSpice を活用した事例

3.1 PWM IC を採用した電源回路のシミュレーション3.2 DC モーター制御回路のシミュレーション

Page 146: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

3.1 PWM IC を採用した電源回路のシミュレーション

Page 147: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

この回路シミュレーションの場合、 PWM IC のデバイスモデリングがポイントとなります。

如何にして PWM IC の機能を等価回路に盛り込むか。を検討していきます。

等価回路の開発の際には、 IC の機能をモジュールに分割し、各モジュール毎にモデリングをしていきます。

COMPONENTS: Pulse Width Modulation IC (PWMIC)PART NUMBER: FA5311BPMANUFACTURER: Fuji Electronics

3.1 PWM IC を採用した電源回路のシミュレーション

Page 148: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

等価開発のプロセス3.1 PWM IC を採用した電源回路のシミュレーション

Page 149: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

等価開発のプロセス3.1 PWM IC を採用した電源回路のシミュレーション

Page 150: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

等価開発のプロセス3.1 PWM IC を採用した電源回路のシミュレーション

Page 151: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

等価開発のプロセス3.1 PWM IC を採用した電源回路のシミュレーション

Page 152: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

0

5

C 66 8 0 0 p

U 1 2

TC L O S E = 0

1 2

U 1 9

N O R 3

012

3123

6

U 1

D Z F A 5 3 1 X

01

12

0

Q 1Q N

U C O M P

P W M C O M P A R A TO R

0

1

2

3

4

1

2

3

4

5

R 1 1

0 . 0 0 1

Q 3Q N

Q 4Q P

U 1 4

C O M P 2

0

121

23

0

U V L O

C T3 6 0 pI C = 0

7

R 9

2 2 0

V 12 . 8 V d c

V 4

F R E Q = 5 0 KV A M P L = 0 . 2 5V O F F = 0

U 1 5

R S F F L O P

0

12

6

82

+

-

+

-

S 1

S

V O N = 1 . 0 VV O F F = 0 . 0 V

1

0

CS pin voltage

I 1

1 0 u A d c

3

U 1 1

O S CF R E Q = 1 3 5 K

0

1

1

7

R c s p

1 G

0

V D T2 . 2 V d c

E 2

I F ( V (U V L O ) >0 . 8 , 9 . 2 , 1 5 . 5 )E V A L U E

O U T+O U T-

I N +I N -

0

00

0

R 2 1

1 k

V 3 TD = 2 0 U

TF = 1 0 NP W = 2 0 0 UP E R = 5 0 0 U

V 1 = 5

TR = 1 0 U

V 2 = 2

0

8

V 7

0 . 2 4 V d c

R T

5 . 1 k

O S C C L K

Q 2Q N

DT voltage

0

U 1 7

I N V

0112

6

0

0

0

V 82 V

V 2

TD = 0

TF = 1 0 NP W = 2 0 0 UP E R = 5 0 0 U

V 1 = 0

TR = 5 0 U

V 2 = 3 . 6

V c c

1 8 V d c

2

p wm o u t

o v e rc u rre n t

U 1 6

C O M P 2

0

121

23

C 3

C O M P 2

0

121

23

U 1 3

C O M P 2

0

12

1

23

3.1 PWM IC を採用した電源回路のシミュレーション

PWM IC の等価回路図

Page 153: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

3.1 PWM IC を採用した電源回路のシミュレーション

PWM IC のシミュレーション

Page 154: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

+

U8

C23

Q1Q2SA1150

R3

4.7k

C56800p

CT

1500pIC = 0

U2MTZJ24B

U11

5D-11

R16

910U9PC817VS3

TD = 3.76m

TF = 0.48msPW = 1nPER = 20ms

V1 = 0

TR = 2.32ms

V2 = 6

R10

2.2k

D4

SF6L20U

sec

R2

4.7k

VDT10Vdc

R12

2.2k

R9

2.2

U10TL431

R7

220

0

VS4TD = 13.76m

TF = 0.48msPW = 1nPER = 20ms

V1 = 0

TR = 2.32ms

V2 = 6

R6

220

+

U5

C21

U4

T1

5

3

6_7

8_9

2

1

R load

48

C2

3300p

R40.22

U3

FA5311BPFOSC = 30K

1 2 3 45678

D1

D1NS4

out

R13

680

UT22SK1006-01MR

RT

5.6k

R1

22k

2.2kR17

0

C4

47uIC = 22.75

C32200p

C8

0.22u

R5

100

R14

330k

R8

0.001

0

0

U1

D2SBA60

1 2 3 4

CS

0.22uIC = 0.89

VS2

TD = 10m

TF = 3.44msPW = 2.8mPER = 20ms

V1 = 0

TR = 3.76ms

V2 = 144

UT12SK1006-01MR

D2

S2L60

R112.2k

D3

ERA91-02

U7

L21

VS1TD = 0

TF = 3.44msPW = 2.8mPER = 20ms

V1 = 0

TR = 3.76ms

V2 = 144

+

U6

C22

C1

220u

18kR15

C7

0.047u

PWM IC power supply circuit 24V 2A

Simulation setting

AnalysisAnalysis type: Time domain (Transient)Run to time: 100msMaximum step size: 1us

OptionsRELTOL: 0.01VNTOL: 1.0mABSTOL: 1.0nITL1: 500ITL2: 200ITL4: 40

3.1 PWM IC を採用した電源回路のシミュレーション

Page 155: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

V output, I output+

U8

C23

Q1Q2SA1150

R3

4.7k

C56800p

CT

1500pIC = 0

U2MTZJ 24B

U11

5D-11

R16

910U9PC817VS3

TD = 3.76m

TF = 0.48msPW = 1nPER = 20ms

V1 = 0

TR = 2.32ms

V2 = 6

R10

2.2k

D4

SF6L20U

s ec

R2

4.7k

VDT10Vdc

R12

2.2k

R9

2.2

U10TL431

R7

220

0

VS4TD = 13.76m

TF = 0.48msPW = 1nPER = 20ms

V1 = 0

TR = 2.32ms

V2 = 6

R6

220

+

U5

C21

U4

T1

5

3

6_7

8_9

2

1

R load

48

C2

3300p

R40.22

U3

FA5311BPFOSC = 30K

1 2 3 45678

D1

D1NS4

out

R13

680

UT22SK1006-01MR

RT

5.6k

R1

22k

2.2kR17

0

C4

47uIC = 22.75

C32200p

C8

0.22u

R5

100

R14

330k

R8

0.001

0

0

U1

D2SBA60

1 2 3 4

CS

0.22uIC = 0.89

VS2

TD = 10m

TF = 3.44msPW = 2.8mPER = 20ms

V1 = 0

TR = 3.76ms

V2 = 144

UT12SK1006-01MR

D2

S2L60

R112.2k

D3

ERA91-02

U7

L21

VS1TD = 0

TF = 3.44msPW = 2.8mPER = 20ms

V1 = 0

TR = 3.76ms

V2 = 144

+

U6

C22

C1

220u

18kR15

V

C7

0.047u

3.1 PWM IC を採用した電源回路のシミュレーション

Page 156: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

VAC input 110Vrms, 50Hz (Simulation)

3.1 PWM IC を採用した電源回路のシミュレーション

Page 157: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

V output, I output (Measurement)

3.1 PWM IC を採用した電源回路のシミュレーション

Page 158: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

VAC input, V Ripple+

U8

C23

Q1Q2SA1150

R3

4.7k

C56800p

CT

1500pIC = 0

U2MTZJ24B

U11

5D-11

R16

910U9PC817VS3

TD = 3.76m

TF = 0.48msPW = 1nPER = 20ms

V1 = 0

TR = 2.32ms

V2 = 6

R10

2.2k

D4

SF6L20U

sec

R2

4.7k

VDT10Vdc

R12

2.2k

R9

2.2

U10TL431

R7

220

V

0

VS4TD = 13.76m

TF = 0.48msPW = 1nPER = 20ms

V1 = 0

TR = 2.32ms

V2 = 6

R6

220

V

+

U5

C21

U4

T1

5

3

6_7

8_9

2

1

R load

48

C2

3300p

R40.22

U3

FA5311BPFOSC = 30K

1 2 3 45678

D1

D1NS4

out

R13

680

V+

UT22SK1006-01MR

RT

5.6k

R1

22k

2.2kR17

0

V-

C4

47uIC = 22.75

C32200p

C8

0.22u

R5

100

R14

330k

R8

0.001

0

0

U1

D2SBA60

1 2 3 4

CS

0.22uIC = 0.89

VS2

TD = 10m

TF = 3.44msPW = 2.8mPER = 20ms

V1 = 0

TR = 3.76ms

V2 = 144

UT12SK1006-01MR

D2

S2L60

R112.2k

D3

ERA91-02

U7

L21

VS1TD = 0

TF = 3.44msPW = 2.8mPER = 20ms

V1 = 0

TR = 3.76ms

V2 = 144

+U6

C22

C1

220u

18kR15

C7

0.047u

3.1 PWM IC を採用した電源回路のシミュレーション

Page 159: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

VAC input 110Vrms, 50Hz (Simulation)

3.1 PWM IC を採用した電源回路のシミュレーション

Page 160: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

VAC input 110Vrms, 50Hz (Measurement)

3.1 PWM IC を採用した電源回路のシミュレーション

Page 161: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

V Ripple ,V Thermistor 50Hz (Simulation)

3.1 PWM IC を採用した電源回路のシミュレーション

Page 162: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

V Ripple ,V Thermistor 50Hz (Measurement)

3.1 PWM IC を採用した電源回路のシミュレーション

Page 163: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

PWM IC: OSC, FB, and OUT

U1

D2SBA60

1 2 3 4

D4

SF6L20U

Q1Q2SA1150

+

U8

C23

U7

L21

U11

5D-11

CT

1500pIC = 0

C32200p

C4

47uIC = 22.75

s ec

R2

4.7k

U2MTZJ 24B

0

RT

5.6k

R7

220

V

U9PC817

0

U3

FA5311BPFOSC = 30K

1 2 3 45678

C2

3300p

R40.22

18kR15

R load

48

U10TL431

VS2

TD = 10m

TF = 3.44msPW = 2.8mPER = 20ms

V1 = 0

TR = 3.76ms

V2 = 144

C1

220u

R8

0.001

R10

2.2k

+

U5

C21

C7

0.047u

UT22SK1006-01MR

R6

220

D3

ERA91-02

C8

0.22u

R13

680

VDT10Vdc

R16

910

V

D1

D1NS4

2.2kR17

R5

100

+U6

C22

R12

2.2kUT1

2SK1006-01MR

C56800p

VS4TD = 13.76m

TF = 0.48msPW = 1nPER = 20ms

V1 = 0

TR = 2.32ms

V2 = 6

R3

4.7k

R14

330k

0

R9

2.2

R1

22k

VS1TD = 0

TF = 3.44msPW = 2.8mPER = 20ms

V1 = 0

TR = 3.76ms

V2 = 144

out

VS3TD = 3.76m

TF = 0.48msPW = 1nPER = 20ms

V1 = 0

TR = 2.32ms

V2 = 6

CS

0.22uIC = 0.89

D2

S2L60

0

U4

T1

5

3

6_7

8_9

2

1

V

R112.2k

3.1 PWM IC を採用した電源回路のシミュレーション

Page 164: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

PWM IC: OSC, FB, and OUT (Simulation)

3.1 PWM IC を採用した電源回路のシミュレーション

Page 165: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

PWM IC: OSC, FB, and OUT (Measurement)

3.1 PWM IC を採用した電源回路のシミュレーション

Page 166: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

Power MOSFET UT1 2SK1006-01MR VG and VC

U1

D2SBA60

1 2 3 4

D4

SF6L20U

Q1Q2SA1150

+

U8

C23

U7

L21

U11

5D-11

CT

1500pIC = 0

C32200p

C4

47uIC = 22.75

s ec

R2

4.7k

U2MTZJ 24B

0

RT

5.6k

R7

220

U9PC817

0

U3

FA5311BPFOSC = 30K

1 2 3 45678

C2

3300p

R40.22

18kR15

R load

48

U10TL431

VS2

TD = 10m

TF = 3.44msPW = 2.8mPER = 20ms

V1 = 0

TR = 3.76ms

V2 = 144

C1

220u

R8

0.001

R10

2.2k

+

U5

C21

C7

0.047u

UT22SK1006-01MR

R6

220

V

D3

ERA91-02

C8

0.22u

R13

680

VDT10Vdc

R16

910

V

D1

D1NS4

2.2kR17

R5

100

+

U6

C22

R12

2.2kUT1

2SK1006-01MR

C56800p

VS4TD = 13.76m

TF = 0.48msPW = 1nPER = 20ms

V1 = 0

TR = 2.32ms

V2 = 6

R3

4.7k

R14

330k

0

R9

2.2

R1

22k

VS1TD = 0

TF = 3.44msPW = 2.8mPER = 20ms

V1 = 0

TR = 3.76ms

V2 = 144

out

VS3TD = 3.76m

TF = 0.48msPW = 1nPER = 20ms

V1 = 0

TR = 2.32ms

V2 = 6

CS

0.22uIC = 0.89

D2

S2L60

0

U4

T1

5

3

6_7

8_9

2

1

R112.2k

3.1 PWM IC を採用した電源回路のシミュレーション

Page 167: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

PWM IC: OSC, FB, and OUT (Simulation)

3.1 PWM IC を採用した電源回路のシミュレーション

Page 168: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

PWM IC: OSC, FB, and OUT (Measurement)

3.1 PWM IC を採用した電源回路のシミュレーション

Page 169: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

3.2 DC モーター制御回路のシミュレーション

Page 170: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

回路解析シミュレーションのポイント

DC モーターのデバイスモデリング⇒過渡解析のおいて、機能を満たすモデル

タイマー IC のデバイスモデリング⇒過渡解析において、タイマー IC の機能を満たすモデル

3.2 DC モーター制御回路のシミュレーション

Page 171: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

DC モーターのデバイスモデル

12 Vdc power supply turn on

3.2 DC モーター制御回路のシミュレーション

Page 172: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

DC モーターのデバイスモデル

V1TD = 40m

TF = 10n

V1 = 0

TR = 6.4m

V2 = 12 +-

U1

12VDCMOTORLOAD = 0.615

0

1

0

LOAD = 0.125AT = IKT

T: torqueKT: torque constantI: current

Supply voltage 12Vdc6.4msec rise time

MOTOR NO LOAD : I = 0.125A

3.2 DC モーター制御回路のシミュレーション

Page 173: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

DC モーターのデバイスモデル

Motor voltage ,at no load

Motor current ,at no load

3.2 DC モーター制御回路のシミュレーション

Page 174: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

DC モーターのデバイスモデル

Motor voltage ,at no load

Motor current .at no load

3.2 DC モーター制御回路のシミュレーション

Page 175: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

DC モーターのデバイスモデル

V1TD = 40m

TF = 10n

V1 = 0

TR = 6.4m

V2 = 12 +-

U1

12VDCMOTORLOAD = 0.615

0

1

0

LOAD = 0.615AT = IKT

T: torqueKT: torque constantI: current

Supply voltage 12Vdc6.4msec rise time

MOTOR WITH FAN LOAD : I = 0.615A

3.2 DC モーター制御回路のシミュレーション

Page 176: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

DC モーターのデバイスモデル

Motor voltage ,at fan load

Motor current ,at fan load

3.2 DC モーター制御回路のシミュレーション

Page 177: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

DC モーターのデバイスモデル

Motor voltage ,at fan load

Motor current ,at fan load

3.2 DC モーター制御回路のシミュレーション

Page 178: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷無しの回路シミュレーション

U1

555B1

234

567

8

GND

TRIGGEROUTPUTRESET

CONTROLTHRESHOLDDISCHARGE

VCC

D6

D4001

0

R4

10k

0

R3

30k

Q1Q2SC1061

RV1

{vr1}

Q2QBC547

0

D4

D4001

V30Vdc

C2

1nFIC = 0

D7

D4001V1

FREQ = 50VAMPL = 19.2VVOFF = 0

C3470u

D5

D4001

OUT

GND

IN

U2

uPC7812A

PARAMETERS:vr1 = 250K

R1

10k

RV2

{500k-vr1}

0

0

D2

D1N4148

D3D4001

+-

U3

12VDCMOTORLOAD = 0.125

0

1

D1

D1N4148

V

C1

0.97nFIC = 0

R2

5k

Rectified dc voltage with ripple

3.2 DC モーター制御回路のシミュレーション

Page 179: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷無しの回路シミュレーション

Rectified dc voltage with ripple

3.2 DC モーター制御回路のシミュレーション

Page 180: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷無しの回路シミュレーション

U1

555B1

234

567

8

GND

TRIGGEROUTPUTRESET

CONTROLTHRESHOLDDISCHARGE

VCC

D6

D4001

0

R4

10k

0

R3

30k

Q1Q2SC1061

RV1

{vr1}

V

Q2QBC547

0

D4

D4001

V30Vdc

C2

1nFIC = 0

D7

D4001V1

FREQ = 50VAMPL = 19.2VVOFF = 0

C3470u

D5

D4001

OUT

GND

IN

U2

uPC7812A

PARAMETERS:vr1 = 250K

R1

10k

RV2

{500k-vr1}

0

0

D2

D1N4148

D3D4001

+-

U3

12VDCMOTORLOAD = 0.125

0

1

D1

D1N4148

C1

0.97nFIC = 0

R2

5k

IC 555 Output Pulse Voltage

3.2 DC モーター制御回路のシミュレーション

Page 181: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷無しの回路シミュレーション

IC 555 Output Pulse Voltage

3.2 DC モーター制御回路のシミュレーション

Page 182: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷無しの回路シミュレーション

U1

555B1

234

567

8

GND

TRIGGEROUTPUTRESET

CONTROLTHRESHOLDDISCHARGE

VCC

D6

D4001

V-

0

R4

10k

0

R3

30k

Q1Q2SC1061

RV1

{vr1}

V+Q2

QBC547

0

D4

D4001

V30Vdc

C2

1nFIC = 0

D7

D4001V1

FREQ = 50VAMPL = 19.2VVOFF = 0

C3470u

D5

D4001

OUT

GND

IN

U2

uPC7812A

PARAMETERS:vr1 = 250K

R1

10k

RV2

{500k-vr1}

0

0

D2

D1N4148

D3D4001

+-

U3

12VDCMOTORLOAD = 0.125

0

1

D1

D1N4148

V-

V+

C1

0.97nFIC = 0

R2

5k

Transistor Q2: VCE

3.2 DC モーター制御回路のシミュレーション

Page 183: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷無しの回路シミュレーション

Transistor Q2: VCE

3.2 DC モーター制御回路のシミュレーション

Page 184: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷無しの回路シミュレーション

U1

555B1

234

567

8

GND

TRIGGEROUTPUTRESET

CONTROLTHRESHOLDDISCHARGE

VCC

D6

D4001

0

R4

10k

0

R3

30k

Q1Q2SC1061

RV1

{vr1}

Q2QBC547

0

D4

D4001

V30Vdc

C2

1nFIC = 0

D7

D4001V1

FREQ = 50VAMPL = 19.2VVOFF = 0

C3470u

D5

D4001

OUT

GND

IN

U2

uPC7812A

PARAMETERS:vr1 = 250K

R1

10k

RV2

{500k-vr1}

0

0

D2

D1N4148

D3D4001

+-

U3

12VDCMOTORLOAD = 0.125

0

1

D1

D1N4148

V-

V+

C1

0.97nFIC = 0

R2

5k

Transistor Q1: VCE, IC

3.2 DC モーター制御回路のシミュレーション

Page 185: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷無しの回路シミュレーション

Transistor Q1: VCE, IC

3.2 DC モーター制御回路のシミュレーション

Page 186: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷無しの回路シミュレーション

U1

555B1

234

567

8

GND

TRIGGEROUTPUTRESET

CONTROLTHRESHOLDDISCHARGE

VCC

D6

D4001

V+

0

R4

10k

0

R3

30k

Q1Q2SC1061

RV1

{vr1}

V-

Q2QBC547

0

D4

D4001

V30Vdc

C2

1nFIC = 0

D7

D4001V1

FREQ = 50VAMPL = 19.2VVOFF = 0

C3470u

D5

D4001

OUT

GND

IN

U2

uPC7812A

PARAMETERS:vr1 = 250K

R1

10k

RV2

{500k-vr1}

0

0

D2

D1N4148

D3D4001

+-

U3

12VDCMOTORLOAD = 0.125

0

1

D1

D1N4148

C1

0.97nFIC = 0

R2

5k

Motor Voltage and Current

3.2 DC モーター制御回路のシミュレーション

Page 187: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷無しの回路シミュレーション

Motor Voltage and Current

3.2 DC モーター制御回路のシミュレーション

Page 188: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷有りの回路シミュレーション

C2

1nFIC = 0

D3D4001

D2

D1N4148

D6

D4001

D1

D1N4148

0RV1

{vr1}

RV2

{500k-vr1}

D4

D4001

D7

D4001

V30Vdc

0

R3

30k

C3470u

Q2QBC547

OUT

GND

IN

U2

uPC7812A

0

V

0

0

+-

U3

12VDCMOTORLOAD = 0.615

0

1D5

D4001

C1

0.97nFIC = 0

R2

5k

Q1Q2SC1061

R4

10k

V1

FREQ = 50VAMPL = 19.2VVOFF = 0

PARAMETERS:vr1 = 250K

R1

10k

U1

555B1

234

567

8

GND

TRIGGEROUTPUTRESET

CONTROLTHRESHOLDDISCHARGE

VCC

Rectified dc voltage with ripple

3.2 DC モーター制御回路のシミュレーション

Page 189: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷有りの回路シミュレーション

Rectified dc voltage with ripple

3.2 DC モーター制御回路のシミュレーション

Page 190: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷有りの回路シミュレーション

C2

1nFIC = 0

D3D4001

D2

D1N4148

D6

D4001

D1

D1N4148

0RV1

{vr1}

RV2

{500k-vr1}

D4

D4001

D7

D4001

V30Vdc

0

R3

30k

C3470u

Q2QBC547

OUT

GND

IN

U2

uPC7812A

0

V

0

0

+-

U3

12VDCMOTORLOAD = 0.615

0

1D5

D4001

C1

0.97nFIC = 0

R2

5k

Q1Q2SC1061

R4

10k

V1

FREQ = 50VAMPL = 19.2VVOFF = 0

PARAMETERS:vr1 = 250K

R1

10k

U1

555B1

234

567

8

GND

TRIGGEROUTPUTRESET

CONTROLTHRESHOLDDISCHARGE

VCC

IC 555 Output Pulse Voltage

3.2 DC モーター制御回路のシミュレーション

Page 191: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷有りの回路シミュレーション

IC 555 Output Pulse Voltage

3.2 DC モーター制御回路のシミュレーション

Page 192: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷有りの回路シミュレーション

D7

D4001

Q1Q2SC1061

PARAMETERS:vr1 = 250K

0

0

D3D4001

D5

D4001 C3470u

RV1

{vr1}

0

+-

U3

12VDCMOTORLOAD = 0.615

0

1

D4

D4001

Q2QBC547

C2

1nFIC = 0

V-

R3

30k

V+

R1

10k

0

OUT

GND

IN

U2

uPC7812A

RV2

{500k-vr1}

R2

5k

C1

0.97nFIC = 0

D1

D1N4148

D2

D1N4148

0

R4

10k

V1

FREQ = 50VAMPL = 19.2VVOFF = 0

V30Vdc

D6

D4001U1

555B1

234

567

8

GND

TRIGGEROUTPUTRESET

CONTROLTHRESHOLDDISCHARGE

VCC

Transistor Q2: VCE

3.2 DC モーター制御回路のシミュレーション

Page 193: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷有りの回路シミュレーション

Transistor Q2: VCE

3.2 DC モーター制御回路のシミュレーション

Page 194: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷有りの回路シミュレーション

U1

555B1

234

567

8

GND

TRIGGEROUTPUTRESET

CONTROLTHRESHOLDDISCHARGE

VCC

RV2

{500k-vr1}

R1

10k

D4

D4001

C3470u

D2

D1N4148

Q2QBC547

0

D6

D4001

D7

D4001

PARAMETERS:vr1 = 250K

0

0 V-

R2

5k

V+

+-

U3

12VDCMOTORLOAD = 0.615

0

1

V30Vdc

OUT

GND

IN

U2

uPC7812A

Q1Q2SC1061

D5

D4001

C2

1nFIC = 0

C1

0.97nFIC = 0

D3D4001

0

R4

10k

D1

D1N4148

V1

FREQ = 50VAMPL = 19.2VVOFF = 0

RV1

{vr1}

R3

30k

0

Transistor Q1: VCE, IC

3.2 DC モーター制御回路のシミュレーション

Page 195: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷有りの回路シミュレーション

Transistor Q1: VCE, IC

3.2 DC モーター制御回路のシミュレーション

Page 196: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷有りの回路シミュレーション

U1

555B1

234

567

8

GND

TRIGGEROUTPUTRESET

CONTROLTHRESHOLDDISCHARGE

VCC

RV2

{500k-vr1}

R1

10k

D4

D4001

C3470u

D2

D1N4148

Q2QBC547

0

D6

D4001

D7

D4001

PARAMETERS:vr1 = 250K

0

0

V-

R2

5k

V+

+-

U3

12VDCMOTORLOAD = 0.615

0

1

V30Vdc

OUT

GND

IN

U2

uPC7812A

Q1Q2SC1061

D5

D4001

C2

1nFIC = 0

C1

0.97nFIC = 0

D3D4001

0

R4

10k

D1

D1N4148

V1

FREQ = 50VAMPL = 19.2VVOFF = 0

RV1

{vr1}

R3

30k

0

Motor Voltage and Current

3.2 DC モーター制御回路のシミュレーション

Page 197: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

負荷有りの回路シミュレーション

Motor Voltage and Current

3.2 DC モーター制御回路のシミュレーション

Page 198: PSpiceの活用方法 (2005年)

All Rights Reserved Copyright (C) Bee Technologies Inc.

質疑応答

お問合わせ先 )[email protected]

Bee Technologies Group

【本社】株式会社ビー・テクノロジー東京都港区芝大門二丁目 2番 7号設立日 :2002年 9月 10 日資本金 :5,530 万円【子会社】Bee Technologies Corporation ( アメリカ )Siam Bee Technologies Co.,Ltd. ( タイランド )