resolução de exercícios - grancursospresencial.com.br · questão b6 (2010/cesgranrio - bacen)...
TRANSCRIPT
RESOLUÇÃO DE
EXERCÍCIOS
Prof. Carlos Caldas
1Prof. Carlos Caldas
Questões de Arquitetura
1
2
3
4
5
6, 7, 8
1
2
3
4
5
6
7
Sis. Numeração / Nível Lógico Dig. RISC vs CISC / RAID
2
Prof. Carlos Caldas
Questões de Arquitetura
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Diversos Diversos
3
Prof. Carlos Caldas
Questões de SO
1
2
3
4
5
1
2
3
4
Básicos Sistemas Arquivos
4
Prof. Carlos Caldas
Questões de SO
1
2
3
4
1
2
3
4
5
Gerência Memória Escalonamento
5
Prof. Carlos Caldas
Questão A1
(2009/FCC - TRE-PI - Analista Judiciário/TI - Análise de Sistema)
O numeral 10110111 no sistema binário representa a mesma quantidade nos sistemas octal, decimal e hexadecimal, respectivamente, pelos numerais:
a) 247, 182 e A7.
b) 247, 183 e B7.
c) 247, 182 e 117.
d) 267, 182 e A7.
e) 267, 183 e B7.
10 110 11102 6 7
1011 0111B 7
1*2^0 + 1*2^1 + 1*2^2 + 0*2^3 + 1*2^4 + 1*2^5 +
0*2^6 + 1*2^7
1 + 2 + 4 + 0 + 16 + 32 + 0 + 128
183
6
Conversão de um inteiro da base b para base 10
Prof. Carlos Caldas
Questão A2
(2009/CESPE – ANAC)
Para se representar o número decimal 524.288 em
binário, são necessários 19 bits.
219-1 = 2*2*2*2*2*2*2*2*2*2*2*2*2*2*2*2*2*2*2 - 1
210 * 29 - 1=1024 * 512 - 1
210 * 29 – 1 = 524.288 – 1 = 524.287
O maior número inteiro
representado por N Bits = 2n - 1
Falso
7
Valor máximo representado um um binário de n bits
Prof. Carlos Caldas
Questão A3
(2008/CESPE – TST) A operação binária de adição
módulo 2 equivale à aplicação da operação XOR
(OU-exclusivo) entre os bits correspondentes dos
operandos.
Verdadeiro
8
Prof. Carlos Caldas
Questão A4
(2008/CESPE MPE-TO – Análise de Sistemas)
Um dos fundamentos da utilização dos números em
ponto flutuante é a necessidade de um sistema de
representação numérica em que números de maior
magnitude possam ser expressos.
Correto
9
Ponto Fixo vs Ponto Flutuante
Prof. Carlos Caldas
Questão A5
(2006/ESAF – SEFAZ Ceará – Auditor TI)
A respeito de sistemas de numeração e aritmética computacional, analise as afirmações a seguir:
I - Tanto o sinal-magnitude quanto o complemento de 2 tem 2 representações para o zero (0): + 0 e -0.
II - Um sistema numérico de base n necessita de n símbolos distintos para representar seus dígitos de 0 a n – 1.
III - No sinal-magnitude, usa-se 1 bit para expressar o sinal negativo de um número inteiro – 0, quando o sinal é positivo e 1, quando ele é negativo.
IV- A memória dos computadores é finita, portanto, a aritmética computacional trata números expressos em precisão finita.
V - Uma mantissa cujo bit mais à esquerda é diferente de zero, é denominada normalizada.
F
V
V
V
V
10
Representação Binária de Inteiros Negativos
Prof. Carlos Caldas
Questão A6 A7 A811
(2009/CESPE – INMETRO)
Considerando os circuitos lógicos
nas figuras I, II e III acima, julgue os
itens subsequentes, com relação a
conceitos de álgebra booleana.
No circuito da figura I, se A = 1 e
B = 1, a saída S será igual a 1.
No circuito da figura II, se A = 1,
B = 1 e C = 1, a saída S será igual
a 0.
No circuito da figura III, se A = 1,
B = 1, C = 0 e D = 1, a saída S
será igual a 0.
F
V
V
Portas Lógicas
Prof. Carlos Caldas
Questão B1
(2009/CESPE – INMETRO) Nas arquiteturas RISC,
existe um grande número de registros de propósito
geral e poucos registros de propósito específico.
Verdadeiro
Arquitetura RISC vs CISC
12
Prof. Carlos Caldas
Questão B2
(2009/CESPE – INMETRO) Nas arquiteturas CISC,
as instruções levam geralmente mais de um ciclo de
clock e o tamanho das instruções não é o mesmo, o
que facilita a implementação do pipelining nessas
arquiteturas.
Falso
Pipeline
13
Prof. Carlos Caldas
Questão B3
(2009/CESPE – INMETRO) Um dos objetivos de o
CISC ter um conjunto mais rico de instruções é
poder completar uma tarefa com um conjunto de
linhas em Assembly do menor tamanho possível.
Verdadeiro
Arquitetura RISC vs CISC
14
Prof. Carlos Caldas
Questão B4
(2009/CESPE – INMETRO) As arquiteturas RISC
apresentam desempenho de operações em ponto
flutuante conveniente para execução de planilhas
eletrônicas. Se as planilhas não forem complexas,
as arquiteturas CISC também serão adequadas
para a execução dessas aplicações.
Verdadeiro
Arquitetura RISC vs CISC
15
Prof. Carlos Caldas
Questão B5
(2010/CESGRANRIO - BACEN) Determinado sistema de informação requer um banco de dados relacional OLTP com 1,5 TB de espaço livre em disco. Para facilitar a manutenção, os administradores do banco de dados solicitaram que fosse disponibilizado um único volume de disco. Adicionalmente, solicitaram que uma falha nesse único disco não ocasionasse a interrupção do sistema, nem a degradação significativa de seu desempenho. Considerando-se que 4 discos de 1 TB farão parte de um arranjo e que é importante alcançar bom desempenho nas operações de escrita, que nível de RAID é recomendado para essa situação?
(A)0
(B)1
(C)4
(D)5
(E)1+0
SISTEMA RAID
Alternativa E
16
Prof. Carlos Caldas
Questão B6
(2010/CESGRANRIO - BACEN) Um servidor de e-mail possui um arranjo RAID-5 formado por 6 discos rígidos, cada um com 1 TB de capacidade. Em determinado momento, um dos discos sofre uma pane, o que ocasiona
(A) perda de dados, caso o defeito tenha sido no disco de paridade.
(B) degradação significativa no desempenho, em virtude dos cálculos de paridade MD5.
(C) diminuição de 3 TB para 2,5 TB no espaço total de armazenamento.
(D) redução do desempenho, embora não haja perda de dados.
(E) parada do sistema operacional para redistribuição da paridadeentre os discos.
Alternativa D
SISTEMA RAID 5
17
Prof. Carlos Caldas
Questão B7
(2006/ESAF – CGU) Analise as seguintes afirmações relacionadas a sistemas de Tolerância a Falhas:
I. Em um espelhamento, os dois volumes envolvidos devem residir no mesmo disco rígido. Se um espelho se tornar indisponível, devido à falha do sistema operacional, pode-se usar o outro espelho para obter acesso aos dados.
II. No RAID 5 as informações de paridade são gravadas e distribuídas dentro dos próprios discos envolvidos, isto é, não existe a necessidade de um disco rígido extra para este fim.
III. O RAID 0, além de distribuir informações de paridade entre seus discos, usa um disco extra para armazenamento em redundância dessas informações de paridade.
IV. O RAID 4 funciona com três ou mais discos iguais. Um dos discos guarda a paridade da informação contida nos demais discos. Se algum dos discos falhar, a paridade pode ser utilizada para recuperar o seu conteúdo.
Indique a opção que contenha todas as afirmações verdadeiras.
a) I e II
b) II e III
c) III e IV
d) I e III
e) II e IV
Alternativa D
SISTEMA RAID
18
Prof. Carlos Caldas
Questão C1
(2009/CESPE - ANAC) Na área de arquitetura de
computadores, o espaço de endereçamento
determina a capacidade de um processador
acessar um número máximo de células da memória,
então um processador que manipula endereços de
E bits é capaz de acessar, no máximo, E2 células de
memória.
FALSO
Valor máximo representado um um binário de n bits
19
Prof. Carlos Caldas
Questão C2
(2009/CESPE - ANAC) Se um computador é de 16
bits e outro é de 32 bits, significa que esses
computadores adotam células de memória com
tamanho de 16 e 32 bits, respectivamente.
FALSO
Barramento
20
Prof. Carlos Caldas
Questão C3
(2009/CESPE - ANAC) Em um computador com 64K
células de memória, instruções de um operando, e
um conjunto de 256 instruções de máquina, em que
cada instrução tenha o tamanho de uma célula, que
é o mesmo tamanho da palavra do sistema, as
instruções que trabalham com o modo de
endereçamento direto nessa máquina devem ter 16
bits de tamanho.
FALSO
•64K células 16 bits pra endereçar
•256 instruções pelo menos 8 bits pra informar a instrução
•TAM(instrução) = TAM(célula) = tamanho da palavra = X de tamanho
•Instrução de modo direto operando + endereço Minimo seria 8 bits + 16 bits
= 24 bits
21
Prof. Carlos Caldas
Questão C422
(2009/CESPE – ANAC)
Ao se projetar um computador sequencial, seguindo
o modelo de von Neumann, é fundamental adotar
um processador no qual o tamanho em bits do
contador de instrução seja igual ao tamanho do
registrador de dados da memória.
Falso
Registradores Von Neumann
Prof. Carlos Caldas
Questão C5
(2009/CESPE - ANAC) Considerando que, em um
computador, as instruções M e N possuam um
código de operação e um operando, que a
instrução M acesse a memória principal no modo
indireto e a instrução N acesse a memória principal
no modo base mais deslocamento, é correto afirmar
que a instrução N fará menos ciclo de memória que
a instrução M para completar o seu ciclo de
instrução.
Verdadeiro
Modo endereçamento
23
Prof. Carlos Caldas
Questão C6
(2008/CESPE – INSS) O barramento PCI de um
computador pessoal possui uma vazão de dados
menor que o barramento que interliga as bridges
northbridge e southbridge.
Verdadeiro
Pontes
24
Prof. Carlos Caldas
Questão C7
(2008/CESPE – MP/TO) Uma palavra é um
agrupamento de bytes e serve para determinar o
tamanho da informação que é considerado pela
maioria das instruções. Supondo uma palavra
composta por alguns bytes, esses bytes podem ser
numerados da esquerda para a direita (little
endian) ou da direita para a esquerda (big
endian).
Falso
25
Prof. Carlos Caldas
Questão C8
(2007/CESPE – TSE) Julgue os seguintes itens acerca das arquiteturas de computadores.
I O projeto de um RISC não procura minimizar o tempo gasto nas chamadas a procedimentos,
pois programas escritos para esse tipo de processador têm menos chamadas do que os
escritos para um CISC.
II Uma técnica para simplificar o conjunto de instruções em um RISC é não prover instruções com
modos de endereçamento variados e complexos. Podem também ser reduzidas as instruções
que acessam a memória.
III Na arquitetura PC, o front-side-bus (FSB) interliga o processador à memória cache, mas não à
memória principal. A freqüência do clock da unidade central de processamento tem que ser a
do seu FSB.
IV Os termos IDE, SCSI e SATA designam tipos de interfaces usadas para comunicação com
unidades de disco rígido. A SATA é uma interface paralela para comunicação com unidades
de disco.
V O projeto de uma memória cache visa aumentar a chance de se encontrar o dado na cache,
minimizar o atraso resultante de um dado não estar na cache e minimizar o custo de atualizar
a memória principal.
A quantidade de itens certos é igual a
a) 1. b) 2. c) 3. d) 4.
Alternativa B
F
V
F
F
V
26
Prof. Carlos Caldas
Questão C9
(2007/CESPE - Perito Criminal Renato Chaves) Acerca da arquitetura de computadores e dos sistemas de numeração, julgue os seguintes itens.
I Existem processadores que contêm unidades para gerenciar a memória física. Algumas dessas unidades suportam variados modelos de organização da memória. A unidade no Intel Pentium 4 suporta a segmentação da memória.
II No Intel Pentium 4, a memória cache é organizada em níveis. A cache de primeiro nível (L1) é pesquisada quando os dados não estão na de segundo nível (L2). Nesse processador, a cache L1 é maior que a L2.
III Em uma placa-mãe com arquitetura do tipo PC, o processador e a memória física se comunicam via front side bus, os cartões de expansão podem ser conectados via barramento PCI e a placa de vídeo pode ser conectada via barramento AGP. Entre esses barramentos, o barramento PCI é o mais veloz.
IV A soma dos números binários 00110 e 01111 é igual a 10101. O valor do octal 027 é igual ao valor do decimal 23. A soma dos números hexadecimais B3 e 1A é igual a CD. O decimal 37 é igual ao hexadecimal 25.
A quantidade de itens certos é igual a
A) 1 B) 2 C) 3 D) 4
Alternativa B
F
F
27
Prof. Carlos Caldas
Questão C1028
(2006/ESAF – Auditor TI CE) Considere a organização, a arquitetura e os componentes
funcionais de computadores e assinale a opção correta:
a) As linhas de um barramento são classificadas em três grupos, de acordo com a sua função: de
dados, de endereços e de controle. Cada linha pode conduzir apenas 1 byte por vez, sendo
assim, o número de linhas total define quantos bytes podem ser transferidos por vez.
b) A temporização de um barramento define o modo por meio do qual os eventos nesse
barramento são coordenados. Na transmissão assíncrona, a ocorrência de eventos é determinada
por um relógio – que define um intervalo de tempo.
c) A entrada/saída programada trata interrupções para transferências entre a memória e a
entrada/saída por meio do processador.
d) O tempo de ciclo de memória compreende o tempo de acesso e o tempo adicional requisitado
antes de um próximo acesso ser iniciado – sendo uma definição aplicada principalmente a
memórias de acesso aleatório.
e) A relação entre o tamanho (em bits) de um endereço de memória T e o número de unidades
endereçáveis N é N = 2 x T (duas vezes T).
Falso
Falso
Falso
Alternativa D
Falso
Verdadeiro
Prof. Carlos Caldas
Questão C11
(2008/CESPE – INSS) Entre a unidade central de
processamento (CPU) e a memória RAM dinâmica,
encontra-se uma memória cache do tipo estática,
cuja latência no acesso aos dados armazenados é
menor que a da memória RAM dinâmica.
Verdadeiro
Memória RAM
29
Prof. Carlos Caldas
Questão C12
(2008/CESPE – INSS) O endereçamento de
memória em um computador pessoal, como o
apresentado, emprega notação de complemento a
dois para representar os endereços de onde serão
recuperados ou para onde serão armazenados os
dados que fluem em seus barramentos.
Falso
30
Prof. Carlos Caldas
Questão C13
(2008/CESGRANRIO – Petrobrás) Se um computador tem uma MP com disponibilidade de armazenar 2^16 bits e possui barramento de dados com tamanho de 16 bits, qual o tamanho mínimo do REM e do RDM ? (Considere que a barra de dado tem o tamanho de uma palavra)
a) 8 e 12
b) 8 e 16
c) 12 e 8
d) 12 e 12
e) 12 e 16Alternativa E
Capacidade = Qtde * Tam
2^16 = Qtde * 2^5
Qtde = 2^16/2^5
Qtde = 2^12
Tam(REM) = 12
Tam(RDM) = 16
31
Prof. Carlos Caldas
Questão C14
(2007/CESPE – Petrobrás) Existem processadores
nos quais programas podem ser executados em
diferentes modos de operação. Nesses
processadores, aplicações dos usuários são
tipicamente executadas em modo usuário, enquanto
núcleos de sistemas operacionais são tipicamente
executados em modo protegido.
Verdadeiro
Arquitetura Intel
32
Prof. Carlos Caldas
Questão C15
(2006/CESGRANRIO – EPE) Uma máquina possuiinstruções de 16 bits e endereços de 4 bits. Do conjuntototal de instruções 15 referenciam 3 endereços, 14referenciam 2 endereços e 16 não apresentamreferencia a endereço. Qual e o numero máximo deinstruções que referenciam 1 endereço que estamaquina pode ter?
(A) 7
(B) 16
(C) 31
(D) 63
(E) 128
Alternativa C
Resolução
33
Prof. Carlos Caldas
Questão C16
(2005/ESAF – Auditor Receita TI) Com relação à arquitetura de computadores é correto
afirmar que
a) a arquitetura RISC especifica que o microprocessador possui poucas instruções, mas cada uma
delas é otimizada para que sejam executadas muito rapidamente, normalmente, dentro de um
único ciclo de relógio.
b) o BIOS é o circuito de apoio ao computador que gerencia praticamente todo o funcionamento
da placa-mãe (controle de memória cache, DRAM, controle do buffer de dados, interface com a
CPU, etc.). Ele é responsável pelas informações necessárias ao reconhecimento de hardware
(armazenadas na sua memória ROM).
c) usando-se um endereço de K bits pode-se endereçar no máximo K² (K x K) posições de
memória ou células de memória.
d) o chipset é um pequeno programa armazenado na memória ROM da placa-mãe. É
responsável por acordar o computador, contar e verifi car a memória RAM, inicializar dispositivos,
e o principal, dar início ao processo de boot.
e) os registradores são memórias ROM utilizadas para o armazenamento de dados.
Alternativa A
34
Prof. Carlos Caldas
Questão C17
(2004/ESAF – CGU) Em um computador, localizações de memória são
organizadas linearmente em ordem consecutiva, são numeradas e correspondem a
uma palavra armazenada. O número único que identifica cada palavra é o seu
endereço. Com relação aos endereços de memória é correto afirmar que
a) na memória de acesso aleatório (RAM) o termo aleatório significa que qualquer
endereço de memória pode ser acessado na mesma velocidade, independentemente
de sua posição na memória.
b) devem ser armazenados no HD para que o processador possa recuperá-los no
momento do BOOT.
c) são utilizados quando o processador necessita acessar um arquivo ou parte dele.
d) os processadores que utilizam DMA (acesso direto à memória) não utilizam os
endereços de memória para acessar palavras armazenadas.
e) em computadores que utilizam 4 bytes por palavra, 25% da capacidade de
memória RAM instalada é utilizada para armazenar os endereços.
Alternativa A
DMA
35
Prof. Carlos Caldas
Questão D1
(2008/CESPE – TST) A inanição (starvation) resulta
da impossibilidade de um processo utilizar um
recurso em função de haver outros processos que
utilizam esse recurso de uma forma particular e sem
nenhuma forma de bloqueio.
Verdadeiro
36
Prof. Carlos Caldas
Questão D2
(2008/CESPE – TST) Um processo zumbi é lançado
pelo sistema operacional para verificar
sistematicamente a atividade de uma família de
pai e filhos de modo que estes não ajam de forma
combinada para prejudicar outros processos.
Falso
Estados de um processo
37
Prof. Carlos Caldas
Questão D338
(2007/VUNESP - Camara SP)Analise as afirmações sobre o comportamento de threads, normalmente encontradas em implementações típicas de sistemas operacionais:
I. sistemas preemptivos não suportam a implementação de threads;
II. uma thread pode reinicializar a CPU do computador, caso não possua os recursos para a sua execução;
III. uma thread pode se duplicar sem a necessidade de duplicar todo o processo;
IV. uma thread pode voluntariamente desistir de utilizar a CPU do computador.
Sobre as afirmações, pode-se dizer que está correto o contido em
(A) I, apenas.
(B) I e II, apenas.
(C) II e III, apenas.
(D) III e IV, apenas.
(E) I, II, III e IV
Alternativa D
Introdução a Processos e Threads
Prof. Carlos Caldas
Questão D4
(2006/ESAF – SEFAZ CE) Os sistemas operacionais gerenciam o hardware de computadores e oferecem uma base para os aplicativos, provendo assim, um serviço aos usuários finais. Para tal contexto, é incorreto afirmar que:
a) do ponto de vista de um sistema computacional, o sistema operacional atua como um alocador de recursos, tais como espaço de memória, tempo de CPU (Central Processing Unit) e espaço para armazenamento de arquivos, por exemplo.
b) nos sistemas multi-programados, o sistema operacional mantém várias tarefas simultaneamente, na memória – o que aumenta a utilização efetiva da CPU, uma vez que o sistema operacional assegura que a CPU sempre esteja executando uma tarefa.
c) multi-programação fornece o compartilhamento de tempo; todavia, possui restrições de tempo fixas e bem-definidas. Com isso, o processamento deve ser efetuado em função destas restrições.
d) um sistema operacional de rede oferece recursos tais como compartilhamento de arquivos por meio de comunicação em rede, de modo que diferentes processos em diversos computadores troquem mensagens – sendo assim, é considerado um sistema operacional menos autônomo que os demais.
e) um sistema operacional de tempo compartilhado utiliza o escalonamento de CPU e a multi-programação para fornecer a cada usuário, uma pequena parte de um processamento com o tempo compartilhado.
Alternativa C
Classificação de SO
39
Prof. Carlos Caldas
Questão D5
(2006/ESAF – SEFAZ CE) A respeito do gerenciamento de processos, inclusive com paralelismo, é
incorreto afirmar que
a) uma thread (linha de execução) de um processo é denominada alvo (target thread) quando precisa
ser cancelada, podendo ocorrer de modo assíncrono (quando a thread encerra imediatamente) ou
adiado, quando a thread alvo pode averiguar periodicamente se deve encerrar a sua execução.
b) o escalonador de processos classificado como de longo prazo (long term scheduler) ou escalonador
de tarefas é executado com menos freqüência que o escalonador de curto prazo (short term scheduler)
ou escalonador de CPU; e ainda controla o grau de multiprogramação no sistema.
c) no Unix, um novo processo é criado a partir da chamada de sistemas fork( ) - que consiste em uma
cópia do espaço de endereços do processo-pai. O processo pai, por sua vez, comunica-se com seu
processo-filho por meio do uso do identificador de processo (PID – Process Identifier) retornado.
d) o estado de um processo é definido de acordo com a sua atividade corrente, em: novo (new) –
quando está sendo criado, executando (running) – quando em execução, pronto (ready) – quando está
esperando algum evento específico; e terminado (terminated) – ao final de sua execução.
e) os benefícios da programação multithread são: responsividade, já que é possível um programa
continuar funcionando mesmo com parte dele bloqueado; compartilhamento de recursos (memória e
processamento); economia, pois threads compartilham recursos do processo ao qual pertencem; e a
utilização de arquiteturas multi-processadas, uma vez que as threads podem executar em paralelo, nos
diferentes processadores.Alternativa D
Estados de um processo
40
Prof. Carlos Caldas
Questão E1
(2010/FCC – TRE-AM) Em relação aos sistemas de arquivos, é correto afirmar que
a) os arquivos podem ser estruturados de várias maneiras, o que não importa para o sistema operacional, pois tudo que ele vê é uma sequência de bytes.
b) a organização de arquivos em árvore consiste em uma árvore de registros, todos necessariamente de mesmo comprimento e cada um contendo um campo-chave, localizado em qualquer posição do registro.
c) arquivos comuns são arquivos ASCII ou arquivos binários, sendo que estes últimos podem ser impressos da maneira como são exibidos, além de facilitarem a conexão de uma saída de programa à entrada de outro.
d) arquivos de acesso sequencial são essenciais para muitos aplicativos como, por exemplo, sistemas de banco de dados, pois seu método de leitura assegura que nenhum registro será deixado de lado.
e) em operações com arquivos, o propósito as chamadas de sistema OPEN é permitirque o sistema transfira os atributos e a lista de endereços da memória principal para o disco.
Alternativa A
Arquivos
41
Prof. Carlos Caldas
Questão E1
(2010/FCC – TRE-AM) Em relação aos sistemas
de arquivos, é correto afirmar que
“No momento da criação de um arquivo seu criador pode definir qual a organização
adotada. Esta organização pode ser uma estrutura suportada pelo sistema operacional
ou definida pela própria aplicação.
A forma mais simples de organização de arquivos é através de uma sequência não
estruturada de bytes....
Alguns sistemas operacionais possuem diferentes organizações de arquvos. Neste caso,
cada arquivo criado deve seguir um modelo suportado pelo sistema de arquivos....”
Arquiteturas de Sistemas Operacionais. Francis Berenger Machado
Arquivos
42
Prof. Carlos Caldas
Questão E2
(2009/CESPE - ANAC) Entre as camadas do
gerenciamento de entrada e saída de um sistema
operacional, há uma camada chamada de device
drivers. Os device drivers são definidos como
programas que objetivam padronizar a
comunicação entre o susbsistema de E/S e o kernel
do sistema operacional.
Falso
“Tem como objetivo implementar a comunicação do subsistema E/S com os dispositivos”
Gerência de dispositivoss
43
Prof. Carlos Caldas
Questão E3
(2008/CESPE - STJ) Há sistemas operacionais nos quais a cada arquivo é associado um bloco de índice em que são armazenados endereços de blocos com os dados do arquivo. Esse método, chamado alocação indexada, reduz a fragmentação interna presente quando é empregada alocação contígua. Se um sistema suporta ambos os métodos de alocação, deve-se usar alocação indexada se o acesso aos dados for direto, e alocação contígua se o acesso for seqüencial.
Falso
Alocação indexada
44
Prof. Carlos Caldas
Questão E4
(2008/CESPE – TST) Em uma estrutura de diretório
em árvore, o diretório de trabalho do usuário
corresponde ao diretório padrão que o usuário
acessa imediatamente após o login no sistema.
Falso
45
Prof. Carlos Caldas
Questão F1
(2009/CESPE - ANAC) A diferença entre
fragmentação interna e externa é que a primeira
ocorre na memória principal, e a segunda, no disco.
Falso
Alocação Particionada Estática
46
Prof. Carlos Caldas
Questão F2
(2009/CESPE - ANAC) Uma das responsabilidades dos sistemas operacionais é gerenciar a memória. Para que essa gerência possa garantir eficiência na execução dos processos, os sistemas operacionais tentam maximizar o número de processos residentes na memória principal. Para isso, foi introduzido, nos sistemas operacionais, o conceito de swapping, que consiste em dividir o programa em módulos de tamanhos diferentes, a fim de carregar o módulo que tiver o tamanho da área livre na memória principal.
Falso
Técnica de Overlay
47
Prof. Carlos Caldas
Questão F3
(2008/CESPE – TST) Durante uma operação de
swapping, o processo envolvido deve se encontrar
em estado de execução ativa.
Falso
Estados de um processo
48
Prof. Carlos Caldas
Questão F4
(2008/CESGRANRIO - CAPES) Em qual técnica de escrita (write) em cache a informação é gravada, de maneira síncrona, tanto no cache como nos blocos inferiores da hierarquia de memória?
(A) Write-Through
(B) Write-Back
(C) Paginação Síncrona
(D) Paginação Paralela
(E) Segmentação DMA-LRU
Alternativa A
Técnicas de escrita de cache
49
Prof. Carlos Caldas
Questão G1
(2009/CESPE - ANAC) Considerando que os processos P1, P2, P3, P4 e P5 tenham tempo de burst de CPU, em milissegundos, iguais a 10, 1, 2, 3 e 5, respectivamente, se os processos chegarem na CPU simultaneamente no instante 0, o tempo de espera médio dos cinco processos, se eles forem escalonados para a CPU por meio de um algoritmo de escalonamento do tipo SJF (shortest job first), será maior do que se eles forem escalonados por um algoritmo FCFS (first come, first served), considerando a ordem de chegada P1, P2, P3, P4 e P5, e que o processo P1 tenha chegado no instante 0.
Falso
Resolução
50
Prof. Carlos Caldas
Questão G2
(2009/CESPE – INMETRO) Um processo vai do
estado ready para o estado running quando o
quantum de tempo é finalizado em um esquema do
tipo round robin.
Falso
Round robin
51
Prof. Carlos Caldas
Questão G3
(2009/CESPE – INMETRO) Se um processo está em
execução em uma CPU que utiliza o escalonamento
round robin, o estado em que esse processo estará
após uma interrupção de clock será o ready.
Verdadeiro
Round robin
52
Prof. Carlos Caldas
Questão G4
(2009/CESPE – INMETRO) Na política de
escalonamento não preemptivo, o escalonamento
somente ocorre quando um processo entra no
estado de espera ou termina.
Verdadeiro
Escalonamento não preemptivo
53
Prof. Carlos Caldas
Questão G5
(2008/CESPE - STJ) No algoritmo de escalonamentoshortest-job-first (SJF), a prioridade de cada processoé inversamente proporcional ao próximo tempo de processamento (CPU burst) necessário ao processo. Porsua vez, no algoritmo round-robin (RR), a lista de processos prontos é tratada como uma lista circular e o processador é alocado, a cada processo, em fatias de tempo. Quando comparados os tempos médios de espera em sistemas que empregam os algoritmos, o tempo médio de espera para execução é tipicamentemais longo no SJF que no RR.
Falso
54
Prof. Carlos Caldas
Valor máximo representado no sistema
binário
Quantas representações numéricas podemos formar
com N digitos binários?N=3
Binário Decimal
000 0
001 1
010 2
011 3
100 4
101 5
110 6
111 7
N=1
Binário Decimal
0 0
1 1
N=2
Binário Decimal
00 0
01 1
10 2
11 3N=1 2 representações
N=2 4 representações
N=3 8 representações
N digitos binários 2n representações
Maior número inteiro com N digitos binários = 2n-1
55
Prof. Carlos Caldas
Conversão de um número inteiro de
qualquer base para base 10
Seja Base b = 8
Os digitos assumem valores relativos à posição:
são os coeficientes de potências de base 10
Exemplo 1:
14058
Posição
1 * 83=512 4 * 82=256 0 * 81=0 5 * 80=5
Algarismos
Valor
Relativo
512 + 256 + 0 + 5 = 77310
3 2 1 0
1 4 0 5
56
=77310
Prof. Carlos Caldas
Mudança de Base 82
Base 8 Base 2
Cada digito em Octal necessita de 3 digitos binários
para representá-lo
Exemplo:
7518 111 101 0012
111
101
001
57
Prof. Carlos Caldas
Número Flutuante
Qual o maior número inteiro expresso com 8 bits?
28-1 = 255
58
Prof. Carlos Caldas
Ponto Fixo vs Ponto Flutuante (1)
Como representar frações em ponto fixo?
157,3510
1 5 7, 3 5
2 1 0 -1 -2
1 * 102=100 5 * 101=50 7 * 100=7 3 * 10-1=0,3 5 * 10-2=0,05
Algarismos 100 + 50 + 7 + 0,3 + 0,05 = 157,35Valores
relativos
Posições+ -
59
Máximo = 999,99
Prof. Carlos Caldas
Ponto Fixo vs Ponto Flutuante (2)
4 digitos mantissa
1 digitos expoente
635.100.00010 = 6,351 * 10^5
6, 3 5 1 5
Algarismos
635.100.000 (9 digitos)
6,351 * 105 (5 digitos)
60
Mantissa Expoente
0,000001 0,1 × 10−5 ( 7 digitos 3 dígitos)
Prof. Carlos Caldas
Representação Binária de Inteiros
Negativos (1)
Formas comumente conhecidas
Magnitude com sinal
Complemento de um
Complemento de dois
Excesso 2m-1 para números de m bits
61
Prof. Carlos Caldas
Representação Binária de Inteiros
Negativos (2)
Magnitude com sinal
O bit da extrema esquerda é o bit de sinal, onde zero é positivo e 1 é negativo e os bits restantes contêm a magnitude absoluta do número.
Exemplo
00000001 = 1 Sinal positivo
10000001 = -1 Sinal negativo
00000000 = 0 Sinal Positivo
10000000 = 0 Sinal Negativo
Intervalo
[-127, ..., -0, +0, ..., +127]
62
Prof. Carlos Caldas
Representação Binária de Inteiros
Negativos (3)
Complemento de 1
Tem um bit de sinal (bit mais à esquerda), onde o 0(zero) é positivo e o 1(um) é negativo.
Troca-se todos os zeros por um e todos os uns por zero.
Exemplo
11111110 = -1 Sinal negativo
11111111 = 0 Sinal Negativo
01111111 = 0 Sinal Positivo
Intervalo
[-127, ..., -0, +0, ..., +127]
63
Prof. Carlos Caldas
Representação Binária de Inteiros
Negativos (4)
Complemento de 2
Tem um bit de sinal (bit mais à esquerda), onde o 0(zero) é positivo e o 1(um) é negativo.
Aplica-se complemento de 1 e depois soma-se um bit ao digito menos significativo
Exemplo
000000110 = 6
111111001 = -6 (complememto de 1)
111111010 = -6 (complemento de 2)
Intervalo
[-128, ..., +0, ..., +127]
64
Prof. Carlos Caldas
Representação Binária de Inteiros
Negativos (5)
Excesso 2m-1 para números de m bits
Representa um número armazenado como a soma dele mesmo com 2m-1.
Exemplo
m = 8bits denominado Excesso 128
(-6)10 em Excesso 128 é representado por (-6 + 128)10
= (122)10
(-6)10 em Excesso 128 = (122)10 = (01111010)2
Intervalo
[-128, 127] são mapeados para [0, 255 ]
65
Prof. Carlos Caldas
Representação Binária de Inteiros
Negativos (6)66
Prof. Carlos Caldas
Representação Binária de Inteiros
Negativos (7)67
Prof. Carlos Caldas
Arquitetura Organização
Este processador reconhece uma instrução de multiplicação?
Como o compilador gera o código objeto?
Conjunto de instruções
Tipos de dados
Modos de endereçamento
Conjunto de registradores
Existe circuito lógico capaz de multiplicar ou são feitas adições repetitivas?
Qual o tipo de memória não volátil é usada para armazenar o Bios?
Execução de instruções microprogramadas ou via hardware?
Interconexões
68
Arquitetura vs Organização (1)
Prof. Carlos Caldas
Modelo de Von Neumman (4)69
Registradores mais importantes
MBR (Memory Buffer Register) ou MDR (Memory Data
Register)
MAR (Memory Address Register)
IR (Instruction Register)
PC (Program Counter)
AC (Acumulator)
Prof. Carlos Caldas
Portas Lógicas (1)70
Portas Lógicas
Circuitos digitais compostos por transistors bipolares da
familia TTL (Lógica Transistor Transistor)
Prof. Carlos Caldas
Portas Lógicas (2)71
A B S
0 0 0
0 1 0
1 0 0
1 1 1
S = A x B
Símbolo Expressão da função Tabela de verdade
A
B
S
A B S
0 0 1
0 1 1
1 0 1
1 1 0
Símbolo Expressão da função Tabela de verdade
S = A x B
A
B
S
Negação
AND
NAND
Prof. Carlos Caldas
Portas Lógicas (3)72
A B S
0 0 0
0 1 1
1 0 1
1 1 1
S = A + B
Símbolo Expressão da função Tabela de verdade
A
B
S
A B S
0 0 1
0 1 0
1 0 0
1 1 0
Símbolo Expressão da função Tabela de verdade
S = A + B
A
B
S
Negação
OR
NOR
Prof. Carlos Caldas
Portas Lógicas (4)73
A S
0 1
1 0
Símbolo Expressão da função Tabela de verdade
S = A A S
A B S
0 0 0
0 1 1
1 0 1
1 1 0
Símbolo Expressão da função Tabela de verdade
S = A B
A
B
S
NOT
XOR
Prof. Carlos Caldas
Portas Lógicas (5)74
A B S
0 0 1
0 1 0
1 0 0
1 1 1
Símbolo Expressão da função Tabela de verdade
A
B
S S = A B
Negação
XNOR
Prof. Carlos Caldas
Pipeline (1)75
Projeto monociclo
1) Busca Instrução na memória
2) Leitura dos registradores e decodificação
das instruções
3) Execução de operação ou cálculo de
endereço
4) Acesso a operando na memória
5) Escrita do resultado em registrador
O tempo para executar a instrução
mais lenta deve ser atribuído as
demais.
Prof. Carlos Caldas
Pipeline (2)76
Buffer de Busca antecipada (Prefetch Buffer)
Ameniza o gargalo da busca de instruções na memória
principal
Busca antecipada divide a execução de uma
instrução em duas partes:
Busca
Execução
Prof. Carlos Caldas
L EInstrução 1
Instrução 2
Instrução 3
Instrução 4
0 1 2 3 4 5 6
L - leitura (busca) da instrução
E - execução da instrução
tempo
Pipeline (3) - Pipeline de 2 estágios
L E
L E
L E
77
Prof. Carlos Caldas
B DInstrução 1
Instrução 2
Instrução 3
Instrução 4
0 1 2 3 4 5 6
B - busca da instrução (com acesso à memória)
D - decodificação do código de operação (sem acesso à memória)
C - cálculo do endereço dos operandos (sem acesso à memória)
O - busca do(s) operando(s) (com acesso à memória)
E - execução da operação (com acesso ou não à memória)
tempo7 8 9 10 11
C O E
B D C O E
B D C O E
B D
Pipeline (4) - Pipeline de 5 estágios78
Prof. Carlos Caldas
Obs:
– somente um acesso à memória pode ser realizado
de cada vez;
– no estágio E há acesso à memória ou não para
armazenar o resultado da operação;
– todos os estágios são realizados em um período de
tempo igual.
Pipeline (5) - Pipeline de 5 estágios79
Prof. Carlos Caldas
Pipeline (6) – Problema crítico
Necessidade de evitar atrasos no processamento
dos estágios, de modo a se manter um fluxo
contínuo das instruções no seu percurso de um
estágio para outro.
O problema ocorre no tratamento das instruções de
desvio, devido ao desconhecimento do endereço da
próxima instrução
80
Prof. Carlos Caldas
Tipos de pipeline81
Pipeline simples
Implantado no i486
Prof. Carlos Caldas
Pipeline82
Pipeline duplo
Implantado no Pentium
Pipeline u
Pipeline v
Prof. Carlos Caldas
Pipeline83
Processador superescalar
Implantado no Pentium II
Prof. Carlos Caldas
RISC - Reduced Instruction Set Computer
CISC - Complex Instruction Set Computer
Muitos registradores
Intruções com tamanho fixo
Poucas instruções
3 operandos por instrução.
Parâmetros, endereço de retorno e valor das funções em registradores.
Poucos registradores
Instruções de tamanho
variável
Muitas instruções
2 operandos por instrução
por instrução.
Parâmetros e endereço de
retorno na stack.
RISC vs CISC (1)84
Prof. Carlos Caldas
RISC - Reduced Instruction Set Computer
CISC - Complex Instruction Set Computer
Modos de endereçamento simples (requerem cálculo de endereços por software)
Operandos não podem estar em memória.
Operações complexas conseguidas à custa de operações simples.
Modos de endereçamento complexos, permitem que muitos endereços possam ser calculados pelo hardware.
Utilização intensiva de operandos em memória.
Operações complexas implementadas com uma única instrução
RISC vs CISC (2)85
Prof. Carlos Caldas
Memória - Introdução (1)
Definição
Local onde os dados e informações são armazenados para que possam ser recuperados posteriormente.
Características Fundamentais
Capacidade de armazenamento
Características físicas
Tecnologia de Fabricação
Hierarquia
Desempenho
Método de acesso
86
Prof. Carlos Caldas
Memória - Introdução (2)
Características físicas
Voláteis / Permanente
Leitura e Escrita /
Somente Leitura
Tecnologia de
fabricação
Semicondutores.
Magnéticas
Óticas
87
Prof. Carlos Caldas
Memória - Introdução (3)
Nivel hierárquivo
Registrador
Cache
Principal
Secundária
Método de acesso
Sequencial
Direto
Aleatório
Mapeado ou associativo
88
Prof. Carlos Caldas
Memória - Capacidade
Normalmente medida em:
Bytes
Palavras
Palavra é a unidade de informação que trafega
entre a CPU e a memória principal. Normalmente
depende do tamanho do barramento de dados.
89
Prof. Carlos Caldas
Memória – Hierarquia (1)90
Registradores
Cache
Memória Principal
Memória Secundária
Velo
cid
ad
ePre
ço
Prof. Carlos Caldas
Memória – Hierarquia (2)91
Princípios da Localidade
Localidade Temporal Se um ítem é referenciado, ele
tenderá a ser referenciado novamente.
Ex: Loops (instruções e dados).
Localidade Espacial Se um ítem é referenciado,
itens cujos endereços são próximos a este, tenderão a
ser referenciados também.
Ex: acesso a dados em um array.
Prof. Carlos Caldas
Memória - Desempenho (1)
Desempenho
Tempo de acesso ou tempo de leitura
Período de tempo decorrido entre o endereçamento do processador e a resposta no barramento de dados.
Tempo de Ciclo de memória
Algumas memórias impedem o uso sucessivo da memória por um pequeno intervalo de tempo.
Período de tempo decorrido entre duas operações sucessivas de acesso à memória.
Taxa de transferência
Vazão na qual os dados podem ser transferidos de ou para a unidade de memória.
92
Prof. Carlos Caldas
Memória - Desempenho (2)
Taxa de transferência:
Para uma memória de acesso não-aleatório, e valida a
seguintes relação:
TN = TA + N/R
Onde:
TN = Tempo médio para ler ou escrever N bits
TA = tempo médio de acesso
N = número de bits
R = taxa de transferência em bits por segund (bps).
93
Prof. Carlos Caldas
Memória - Método de Acesso (1)
Acesso Seqüêncial:
Os dados são organizados na memória em unidades
chamadas registros;
O acesso é feito segundo uma seqüência linear
específica;
Além dos dados armazenados existem também
informações de endereçamento;
Exemplo: Unidades de fita
94
Prof. Carlos Caldas
Memória - Método de Acesso (2)
Acesso Direto:
Cada bloco de memória possui um endereço único,
baseado na sua localização física;
O tempo de acesso é variável
Exemplo: Disco rígido
95
Prof. Carlos Caldas
Memória - Método de Acesso (3)
Acesso Aleatório:
Cada posição de memória endereçável possui um
mecanismo de endereçamento único e fisicamente
conectado a ela;
O tempo de acesso é constante.
Exemplo:
A memória principal e memória cache.
96
Prof. Carlos Caldas
Memória - Método de Acesso (4)
Acesso Associativo:
Uma palavra é buscada na memória com base em
parte de seu conteúdo e não de acordo com seu
endereço.
Exemplo:
a memória cache
97
Prof. Carlos Caldas
Memória Principal (1)
Tipos
Voláteis: Memória RAM
Não voláteis: Memória ROM
98
Prof. Carlos Caldas
Memória Principal (2)
Memória RAM
Também conhecidas como Conhecidas como DRAM
(Dinamic Random Access Memory)
Armazenam instruções e dados do programa (Modelo
Von Neumman)
Composta por células (normalmente 8 bits)
Quantidade máxima endereçada (MAR – Memory
Address Register)
Palavra é a unidade de informação Processador/MP
99
Prof. Carlos Caldas
Memória Principal (2)
Memória ROM (Read Only Memory)
Não volátil
Armazena o POST (Power On Self Test)
Tipos
PROM - Programmable ROM
Pode ser escrito uma vez. Ex: CD-R
EPROM - Erasable Programmable ROM
Poder apagar a ROM usando uma luz ultra-violeta dentro de um sensor da própria ROM por um certo tempo.
EEPROM - Electrically Erasable Programmable ROM ou Flash BIOS
Pode ser re-gravada com o uso de um software especial.
A Flash BIOS opera dessa maneira, assim o usuário pode atualizar a BIOS.
100
Prof. Carlos Caldas
Memória Principal (3)
RAM – Randomic Access Memory
Leitura/Escrita
SRAM DRAM
FPMEDO
DRAMBEDO DRAM
SDRAM RDRAMDDR e DDR2
ROM (Somente Leitura)
ROM PROM EPROMEEPROM e Flash Memory
101
Prof. Carlos Caldas
Memória cache (1)
Memórias estáticas denominadas SRAM (Static Randomic Access Memory)
Memória volátil de alta capacidade
Objetiva diminuir o gargalo do acesso à memória principal
Possui tipo de acesso aleatório ou mapeado
Possuem eficiência na ordem de 95 a 98%
Conceitos
Cache-hit
Cache-miss
102
Prof. Carlos Caldas
Memória Cache (2)
Existem dois tipos de cache:
Nível um
Nível um é construído dentro do processador.
Nível dois.
Pode ser colocado a própria motherboard
103
Prof. Carlos Caldas
Tecnologia RAID (1)
RAID
Redundant Array of Inexpensive Disks
Redundant Array of Independent Disks
"Matriz Redundante de Discos Independentes".
Combina vários discos rígidos (HD) para formarem uma única unidade lógica
Composto por diversas configurações (níveis), podendo prover
Tolerância a falhas através de redundância
Balanceamento de carga nos acessos às informações
104
Prof. Carlos Caldas
Tecnologia RAID (2)
Requisitos É preciso utilizar pelo menos 2 HDs.
Placa mãe compativel ou Placa controladora compatível
Motivação Demanda por maior capacidade de armazenamento
Demanda por maior taxa de I/O
Demanda por tolerância a falhas
Visão do SO
Impactos
Desempenho de latência (tempo de acesso).
105
Prof. Carlos Caldas
Tecnologia RAID (3)
Dos que oferecem redundância, RAID-1 e
RAID-5 são os mais populares.
Níveis
RAID – Nível 0
RAID – Nível 1
RAID – Nível 2
RAID – Nível 3
RAID – Nível 4
RAID – Nível 5
RAID – 0 + 1
RAID – 1 + 0
106
Prof. Carlos Caldas
RAID Nivel 0 (1)
Também é
conhecido como
"Striping" ou
"Fracionamento"
Os Dados são divididos em pequenos
segmentos chamados tiras (compostos por
setores) e distribuídos entre os discos por
auternância circular.
Não oferece tolerância a falhas, pois não
existe redundância.
107
Prof. Carlos Caldas
RAID Raid 0 (2)
Vantagens
Acesso rápido as informações (até 50% mais rápido).
Custo baixo para expansão de memória.
Desvantagens
Perda de confiabilidade
Indicações
Grandes requisições de dados.
Com o RAID, os dados cabíveis a cada disco são gravados ao mesmo tempo. É muito usado em aplicações de CAD e tratamento de imagens e vídeos.
Minimo de 2 discos
108
Prof. Carlos Caldas
RAID – Nível 0 (3)109
Prof. Carlos Caldas
RAID Nível 1 (1)
Também
conhecido
como
Mirroring ou
Espelhamento
RAID 1 funciona adicionando HDs
paralelos aos HDs principais existentes no
computado
Se um dos HDs apresentar falha, o outro
imediatamente pode assumir a operação
e continuar a disponibilizar as
informações.
Disco 1 Disco 2
110
Prof. Carlos Caldas
RAID RAID 1 (2)
Vantagens
Tolerância a falha
A leitura dessas informações é mais rápida, pois pode-se acessar duas fontes.
Desvantagens
A gravação de dados é mais lenta, pois é realizada duas vezes.
Indicações
Servidores de arquivos
Mínimo de dois discos
111
Prof. Carlos Caldas
RAID Nível 2 (1)
Mecanismo de
ECC – Error
Correcting
Code
Diferentemente dos niveis 0 e 1 trabalha
por palavra (bytes) ao invés de tiras de
setores.
A gravação ocorre em todos os discos no
nivel de bit.
Utiliza mecanismos de detecção e
correção de erros (Hamming)
112
Prof. Carlos Caldas
RAID Nível 2 (2)
Vantagens
Leitura rápida
Escrita rápida
Permite detecção e correção de falhas
Desvantagens
Requer que a rotação de todos os discos sejam sincronizadas
Exige muito do controlador porque ele tem que fazer uma verificação de Hamming para cada leitura de bit
Indicações
Praticamente não é utilizado devido ao altissimo custo e ao fato de que quase todos os discos rígidos novos saem de fábrica com mecanismos de detecção de falhas implantados.
Mínimo de sete discos
113
Prof. Carlos Caldas
RAID Nível 2 (3)114
Prof. Carlos Caldas
RAID Nível 3 (1)
Versão simplificada do RAID 2
Os dados são divididos entre os discos e há um
disco específico para utilização de paridade.
Através da verificação desta informação, é
possível assegurar a integridade dos dados, em
casos de recuperação.
115
Prof. Carlos Caldas
RAID Nível 3 (2)
Vantagens
Leitura rápida
Escrita rápida
Possui detecção de erros
Desvantagens
Requer que a rotação de todos os discos sejam
sincronizadas
Pelo menos 3 discos são necessários
116
Prof. Carlos Caldas
RAID Nível 3 (3)117
Prof. Carlos Caldas
RAID Nível 4 (1)
RAID 4
Um disco
exclusivo de
paridade
Dividem os dados entre os discos, sendo
que um é exclusivo para paridade.
Funciona como o RAID 0 com paridade
das tiras.
Se um setor for atualizado é necessário
ler todos os drives para atualizar a
paridade. (Disco paridade é um
gargalo).
118
Prof. Carlos Caldas
RAID Nível 4 (2)
Vantagens
Não necessita sincronizar todos os discos como o RAID
3.
Desvantagens
Desempenho ruim para pequenas atualizações
Indicações
Armazenamento de arquivos grandes
Pelo menos 3 discos são necessários
119
Prof. Carlos Caldas
RAID Nível 4 (3)120
Prof. Carlos Caldas
RAID Nível 5 (1)
RAID 5
Substituto dos
níveis 3 e 4
Paridade
distribuida
A paridade não fica destinada a um
único disco, mas a toda matriz.
Isso faz com que a gravação de
dados seja mais rápida, pois não é
necessário acessar um disco de
paridade em cada gravação.
121
Prof. Carlos Caldas
RAID Nível 5 (2)
Vantagens
Minimiza o gargalo sobre o disco de paridade
existente nos níveis 3 e 4
Indicações
Propósitos gerais, SGBD, Servidor de Arquivos,
etc.
Necessita de pelo menos 3 discos para
funcionar.
122
Prof. Carlos Caldas
RAID Nível 5 (3)123
Prof. Carlos Caldas
Tipos híbridos
RAID 1+0
Combinação de discos espelhados (RAID-1) com a segmentação de dados (data stripping) (RAID-0)
Se algum disco falhar assume-se o comportamento RAID 1.
São necessários pelo menos 4 discos
RAID 0+1
Combinação dos níveis 0 (Striping) e 1 (Mirroring).
Se algum disco falhar assume-se o comportamento RAID 0.
São necessários pelo menos 4 discos
RAID 1+0
RAID 0+1
124
Prof. Carlos Caldas
Barramento (1)
Meio de comunicação compartilhado que permite a
comunicação entre as unidades funcionais de um
computador.
Tipos de informação que trafega:
Dados, Endereço e Controle
125
Prof. Carlos Caldas
Barramento (2)
Entre as trocas de informações há uma relação
Mestre/Escravo
126
Prof. Carlos Caldas
Barramento (3)
Barramento de dados
Número de linhas de dados define a largura dobarramento de dados.
Normalmente 8, 16, 32 e 64 bits.
A largura do barramento de dados constituí umparâmetro fundamental para o desempenho global dosistema
Exemplo:
O barramento de dados tem largura de 8 bits e cada instruçãotem tamanho de 16 bits. O processador tem de acessar duasvezes o módulo de memória em cada ciclo de instrução.
127
Prof. Carlos Caldas
Barramento (4)
Principais considerações de projeto
Temporização
Síncrono
Assíncrono
Mecanismo de arbitragem
Tratamento de interrupções
128
Prof. Carlos Caldas
Barramento – Temporização (5)
Síncrono
Um sinal de relógio temporiza as operações do
barramento
Assíncrono
O protocolo do barramento é definido com base em
relações de causa e efeito entre os sinais de controle
Usa-se um protocolo de “handshaking”
129
Prof. Carlos Caldas
Barramento (6)
Mecanismo de arbitragem
Centralizados
Descentralizados
130
Prof. Carlos Caldas
Barramento (6)
Principais barramentos
Interno
Utilizado internamente pelo microprocessador
Barramento Traseiro (Backside Bus ou Barramento de
Cache)
Conecta o processador à memória cache
Barramento Local (ou de Sistema ou Frontal (FSB)
Conecta o processador (ou memória cache) ao Chipset
(Ponte Norte)
131
Prof. Carlos Caldas
Barramento (7)132
Prof. Carlos Caldas
Barramento (8)133
Prof. Carlos Caldas
Barramento (9)134
Prof. Carlos Caldas
Dispositivos de E/S
Controlador
Controlar o dispositivo e manipular para ele o acesso
ao barramento.
Dispositivo
Dispositivo propriamente dito: teclado, disco rígido,
pen drive, etc.
Driver
Software que vai enviar os comandos ao controlador
de dispositivo
135
Prof. Carlos Caldas
Métodos para controle de entrada e
saída
Entrada e saida programada
Interrupção
DMA
136
Prof. Carlos Caldas
DMA – Direct Memory Access
Implementada através de um controlador
específico: o controlador de DMA
Três passos:
O processador programa o controlador de DMA
Identificação do dispositivo, operação a ser realizada,
endereço de memória (fonte ou destino dos dados),
quantidade de bytes a serem transferidos
O controlador de DMA dirige a transferência de dados
entre o dispositivo e a memória
137
Prof. Carlos Caldas
Papéis do Sistema Operacional (1)
Fornece uma camada de abstração simplificada que permita aos usuários interagir com o hardware através de instruções simples denominadas chamadas de sistema.
Gerencia as partes de um sistema complexo fornecendo uma alocação ordenada e controlada de processadores, memórias e dispositivos de E/S entre vários programas que competem por eles.
138
Máquina Virtual ou Estendida (Top-Down)
Gerente de Recursos
(Bottom-Up)
Prof. Carlos Caldas
Papéis do Sistema Operacional (2)
Camada de abstração simplificada139
Prover interfaces de acesso aos dispositivos, mais
simples de usar que as interface de baixo nível.
Tornar os aplicativos independentes do hardware.
Definir interfaces de acesso homogêneas para
dispositivos com tecnologias distintas.
Prof. Carlos Caldas
Papéis do Sistema Operacional (2)
Gerência de recursos140
Cabe ao SO definir políticas para gerenciar o uso
de recursos de hardware pelos aplicativos e pelos
usuários.
Resolver disputas e conflitos
Prover justiça
Evitar a inatividade
Exemplos de recursos:
Tempo de uso
Prof. Carlos Caldas
Processos (1)141
Definição
Processo é um programa em execução acompanhado
de um conjunto de atributos que permite ao Sistema
Operacional gerenciar a sua execução.
Ambiente onde o programa é executado
Contém informações sobre a execução e recursos do sistema
que cada programa pode utilizar.
Prof. Carlos Caldas
Processos142
Estrutura
contexto de hardware
contexto de software
espaço de endereçamento
As três partes mantêm todas as informações necessárias à execução de um programa.
Prof. Carlos Caldas
Processos143
Contexto de Hardware
Armazena o conteúdo dos registradores da CPU
Registradores gerais
Registradores específicos: PC, SP (stack pointer) e PSW
(program status word).
Prof. Carlos Caldas
Processos
Troca de contexto
Processo A
Processo B
Carrega o conteúdo dos
registradores do Processo B
Salva o conteúdo dos registradores
do Processo A
Salva o conteúdo dos registradores
do Processo B
Carrega o conteúdo dos
registradores do Processo A
Sistema Operacional
144 Prof. Carlos Caldas
ProcessosEstrutura – Contexto de Software (1)
145
Limites e características dos recursos que podem ser alocados pelo
processo.
Definidos na criação
Alterados durante a existência
Arquivo de usuários.
Especifica os limites dos recursos que cada processo pode alocar, sendo
gerenciado pelo administrador do sistema.
Prof. Carlos Caldas
ProcessosEstrutura – Contexto de Software (2)
146
Contexto de Software
PID (Process Identification)
Quotas
arquivos abertos simultâneamente,
operações I/O pendentes,
processos, subprocessos e
threads que podem ser criadas,
espaço em disco, etc.
Privilégios
Prioridade de execução,
desativação sistema,
interrupção de processos, etc.
Prof. Carlos Caldas
ProcessosEstrutura – Espaço de endereçamento
147
Área de memória pertencente ao processo onde
instruções e dados do programa são armazenados
para execução.
Cada processo possui seu próprio espaço de
endereçamento, que deve ser devidamente protegido
do acesso dos demais processos.
Prof. Carlos Caldas
Processos
Estrutura - Resumo148
Programa
Contexto de
Software
Contexto de
Hardware
Espaço de
Endereçamento
nome
PID
dono (UID)
prioridade de execução
data/hora de criação
tempo de processador
privilégios
registradores gerais
registrador PC
registrador SP
registrador de status
Endereços de memória
principal alocadosProf. Carlos Caldas
Processos
Implementação (1)149
Tabela de processo
Bloco de Controle de Processo (Process Control
Block – PCB).
A tabela de processos geralmente é limitado por
um parâmetro do sistema operacional que permite
especificar o número máximo de processos que
podem ser suportados simultaneamente pelo
sistema.
Prof. Carlos Caldas
Processos
Implementação (2)150
Gerenciamento de Processos Gerenciamento de
memória
Gerenciamento de
arquivos
•Identificador (ID) do
processo
•ID. Processo pai
•Registradores
•Contador de
programa
•Palavra de estado
do programa
•Ponteiro de pilha
•Estado do processo
•Prioridade
•Parâmetros de
escalonamento
•Grupo do processo
•Sinais
•Momento em que o
processo iniciou
•Tempo usado da
CPU
•Tempo de CPU do
filho
•Momento do
próximo alarme
•Ponteiro para o
segmento de código
•Ponteiro para o
segmento de dados
•Ponteiro para o
segmento de código
•Diretório-raiz
•Diretório de
trabalho
•Descritores de
arquivos
•Identificador (ID) do
usuário
•Identificador (ID) do
grupo
Campos de uma PCB (ou tabela de processos) típicaProf. Carlos Caldas
Processos
Estados (1)151
Execução (Running)
Pronto (Ready)
Espera ou Bloqueado (Wait / Blocked)
Prof. Carlos Caldas
Processos
Estados (3)152
Execução
Espera Pronto Criação
Término
Espera Pronto
Residente na MP
Não Residente na MP
Prof. Carlos Caldas
Processos
Classificação153
Utilização processdor e dispositivos I/O
CPU Bound
Maior parte do tempo no estado de Execução
I/O Bound
Maior parte do tempo bloqueado por realizar muitas
operações I/O.
Comunicação com usuário
Foreground
Background
Prof. Carlos Caldas
Implementação de concorrência154
Processo EProcesso A Processo D
Processo B Processo C
Subprocessos
Processos
Independentes
Prof. Carlos Caldas
Criação de Processos155
Há quatro eventos principais que fazem com que
processos sejam criados:
Início do sistema
Execução de uma chamada ao sistema de criação de
processo por um processo em execução.
Uma requisição do usuário para criar um processo novo.
Início de um job em lote.
Chamadas de Sistema
Unix/Linux Fork
Windows CreateProcess
Prof. Carlos Caldas
Processos
Término156
Saída normal (voluntária)
Saída por erro (voluntária)
Erro fatal (involuntário)
Cancelamento por um outro processo (involuntário)
Chamadas de Sistema
Unix/Linux kill
Windows TerminateProcess
Prof. Carlos Caldas
Política de Escalonamento
Utilização do Processador (CPU)
Tempo gasto pela CPU na execução dos processos do
usuário.
Throughput (Vazão)
Número de processos executados em um determinado
intervalo de tempo.
157
Prof. Carlos Caldas
Política de Escalonamento
Tempo de Processador (CPU) ou CPU Burst
É o tempo que um processo leva no estado de
execução durante seu processamento.
Tempo de Espera
Tempo total que um processo permanece na fila de
pronto durante seu processamento, aguardando para
ser executado.
158
Prof. Carlos Caldas
Política de Escalonamento
Tempo de Turnaround
É o tempo que um processo leva desde a sua
criação até seu término.
Tempo de Resposta
É o tempo decorrido entre uma requisição ao
sistema ou à aplicação e o instante em que a
resposta é exibida.
159
Prof. Carlos Caldas
Política de Escalonamento
Não-Preemptivo
Neste tipo de escalonamento, quando um processo está em execução, nenhum evento externo pode ocasionar a perda do uso da CPU.
O processo somente sai do estado de execução caso termine seu processamento ou execute instruções do próprio código que ocasionem uma mudança para o estado de espera.
Preemptivo
Neste tipo de escalonamento o sistema operacional pode interromper um processo em execução e passá-lo para o estado de pronto, com o objetivo de alocar outro processo na CPU.
160
Prof. Carlos Caldas
Gerência do ProcessadorFIFO ou FCFS
FIFO (first in, first out)
Conhecido como FCFS (first come, first served)
O processo que chegar primeiro ao estado de pronto é
selecionado para execução.
Sempre que chega um processo no estado de pronto, ele é
colocado no final da fila.
Se um processo for para o estado de espera, o próximo da
fila é escalonado.
Quando um processo do estado de espera volta para o
estado de pronto, este vai para o final da fila.
161
Prof. Carlos Caldas
Gerência do ProcessadorCooperativo
O escalonamento cooperativo é uma implementação que busca aumentar o grau de multiprogramação em políticas de escalonamento que não possuam mecanismos de preempção.
Neste caso, um processo em execução pode voluntariamente liberar o processador, retornando à fila de pronto e possibilitando que um novo processo seja escalonado, permitindo assim uma melhor distribuição no uso da CPU.
A principal característica do escalonamento cooperativo está no fato de a liberação do processador ser uma tarefa realizada exclusivamente pelo processo em execução, que de uma maneira cooperativa libera a CPU.
162
Prof. Carlos Caldas
Gerência do Processador163
SJF – Shortest Job First
Seleciona o processo que tiver o menor tempo de
processador (burst) ainda por executar.
Execução
Espera
Criação
Término
Fila dos processos no estado de Pronto
Prof. Carlos Caldas
Gerência do Processador164
SRT (Shortest Remaining Time)
Toda vez que um processo no estado de pronto tem um
tempo de processador estimado menor do que o
processo em execução, o sistema operacional realiza
uma preempção substituindo-o pelo novo processo
Escalonamento não preemptivo
Prof. Carlos Caldas
Gerência do ProcessadorFila Circular ou Round Robin
Execução
Espera
Criação
Término
Fila dos processos no estado de Pronto
Preempção por tempo
165
Prof. Carlos Caldas
Gerência do ProcessadorFila Circular Virtual
Execução
Espera
Criação
Término
Fila dos processos no estado de Pronto
Preempção por tempo
Fila auxiliar
166
Prof. Carlos Caldas
Gerência do ProcessadorEscalonamento por Prioridades
Execução
Espera
Criação
Término
Fila dos processos no estado de Pronto
Preempção por Prioridade
Prioridade P1
Prioridade P2
Prioridade Pn
167
Prof. Carlos Caldas
Gerência do ProcessadorEscalonamento Circular com Prioridades
Execução
Espera
Criação
Término
Fila dos processos no estado de Pronto
Preempção por Tempo ou Prioridade
Prioridade P1
Prioridade P2
Prioridade Pn
168
Prof. Carlos Caldas
Gerência do ProcessadorEscalonamento por Múltiplas Filas com Realimentação
Fila dos processos no estado de Pronto
Prioridade P1
Prioridade P2
Prioridade P3
Prioridade Pn
Criação
Execução Espera Pronto
Execução Espera Pronto
Execução Espera Pronto
Execução Pronto
Execução Pronto
Execução Pronto
Fila Circular ou Round robin
Quantum
Maior
Prioridade
Menor
Prioridade
Menor
Quantum
Maior
Quantum
169
Prof. Carlos Caldas
Gerência do Processador
Escalonamento em Sistema de Tempo Real
Sistemas de Tempo Real
Aplicação deve ser executada em sistemas operacionais de tempo real
O escalonamento em sistemas de tempo real deve levar em consideração a importância relativa de cada tarefa na aplicação.
O escalonamento por prioridades é o mais adequado, já que para cada processo uma prioridade é associada em função da importância do processo dentro da aplicação.
No escalonamento para sistemas de tempo real não deve existir o conceito de quantum, e a prioridade de cada processo deve ser estática.
170
Prof. Carlos Caldas
Objetivos da gerência de memória171
Manter na memória principal o maior número de processos residentes.
Permitir que novos processos sejam aceitos e executados mesmo na ausência de espaço livre na memória principal.
Permitir a execução de programas que sejam maiores que a memória física disponível.
Proteger áreas de memória
Oferer mecanismos de compartilhamento de memória.
Prof. Carlos Caldas
Objetivos da gerência de memória172
Manter o controle de quais partes da memória
estão em uso e quais não estão.
Alocar memória quando um programa precisa e
desalocar quando ele deixa de precisar.
Gerenciar a troca de processso (swapping) entre a
memória e o disco
Prof. Carlos Caldas
Sistemas de Gerenciamento de
Memória173
Tipos
Movem processos entre a memória principal e a
secundária
Não movem processos entre a memória principal e
secundária
Monoprogramação Sem Swap ou Paginação
Multiprogramação com partições fixas
Prof. Carlos Caldas
Sistemas de Gerenciamento de
Memória174
Alocação de memória
Sem Swapping
Alocação Contígua Simples
Sem ProteçãoCom
ProteçãoOverlay
Alocação Particionada Estática
Absoluta Relocável
Alocação Particionada
Dinâmica
Com Swapping
Processo Inteiro
Memória Virtual
Paginação Segmentação
Prof. Carlos Caldas
Armazenamento em disco (1)175
Prof. Carlos Caldas
Armazenamento em disco176
Prof. Carlos Caldas
Armazenamento em disco177
O disco pode ser divido logicamente em partições.
No setor denominado “Setor 0” está o MBR
MBR – Master Book Record (Registro de
Inicialização Mestre)
Apenas uma partição Ativa
Permite até 4 partições primárias
Outras partições extendidas
Boot loaders são gravados no MBR.
Prof. Carlos Caldas
Estruturas de Arquivos (1)178
Estrutura deve ser definida no momento da
criação
Prof. Carlos Caldas
Estruturas de Arquivos (2)179
Organização não estruturada ou sequência de
bytes
Mais comumente utilizado: Windows, Linux
Significado ao conteudo do arquivo é dado pela
aplicação
Prof. Carlos Caldas
Estruturas de Arquivos (3)180
Sequência de registros ou registros de tamanho fixo
Uma operação de leitura retorna um registro
Uma operação de escrita escreve um registro
Exemplo dos cartões perfurados
Não mais utilizado
Prof. Carlos Caldas
Estruturas de Arquivos (4)181
Árvore de registros ou registros de tamanho
variável
O arquivo é composto por uma árvore de registros.
Cada registro possui uma chave em uma posição fixa
do registro.
Árvore é ordenada pela chave que é utilizada para se
realizar buscas
Prof. Carlos Caldas
Métodos de acesso utilizados182
O sistema de arquivos pode provar mais de um método de acesso a seus arquivos
Sequencial
Conveniente para dispositivos de armazenamento sequenciais
Acesso aleatório
Operação read é utilizada para indicar em qual posição do arquivo se inicia a leitura
Operação seek é fornecida para estabelecer a posição atual
Prof. Carlos Caldas
Arquivos - Chamadas de Sistema183
Create
Delete
Open
Close
Read
Write
Append
Truncate
Get Attributes
Set attributess
Prof. Carlos Caldas
Diretórios184
Contém entradas associadas aos arquivos onde cada
entrada armazena informações como localização física,
nome, organização e demais atributos
Implementações
Single Level Directory
Master File Directory/User File Directory
Tree Structured Directory
Caminho absoluto
Caminho relativo / diretório de trabalho
Prof. Carlos Caldas
Diretórios185
Prof. Carlos Caldas
Gerência de alocação em disco186
Alocação Contígua (1)
Consiste em armazenar um arquivo em blocos
seqüencialmente dispostos no disco.
Estratégias
First fit
Best-fit
Worst-fit
Prof. Carlos Caldas
Gerência de alocação em disco187
Alocação Contígua (2)
Prof. Carlos Caldas
Gerência de alocação em disco188
Alocação contígua (3)
Vantagens
Simples de implementar: endereço em disco do primeiro
bloco e o tamanho do bloco
Excelente desempenho de leitura
Problema
Fragmentação
É necessário saber antecipadamente o tamanho do novo
arquivo.
Prof. Carlos Caldas
Gerência de alocação em disco189
Alocação por lista encadeada
Prof. Carlos Caldas
Gerência de alocação em disco190
Alocação por lista encadeada
Vatanges
Todos os blocos do disco podem ser utilizados
Desvantagens
Busca aleatória no disco é algo extremamente lento
Prof. Carlos Caldas
Gerência de alocação em disco191
Alocação por lista encadeada usando tabela na memória (1)
Vantagens
Resolve o problema do acesso aleatório ao disco
Desvantagem
A tabela inteira deve estar na memória consumindo muita memória principal.
Prof. Carlos Caldas
Gerência de alocação em disco192
Alocação indexada (I-node) (1)
Associa a cada arquivo uma tabela chamada i-node.
A tabela só é trazida para a memória quando o
arquivo é aberto.
Vantagens
Economiza muito espaço na memória principal em relação à
lista encadeada usando tabela na memória.
Prof. Carlos Caldas
Gerência de alocação em disco193
Prof. Carlos Caldas
Gerenciamento do espaço em disco194
Questões de projeto do sistema de arquivos
Tamanho do Bloco
Quotas de espaço em disco
Confiabilidade do sistema de arquivos
Cópias de segurança
Prof. Carlos Caldas
Gerência de espaço livre195
Tabela de Mapa de bits
Problema: excessivo gasto de memória
Lista encadeada
Tabela de blocos livres
Leva em consideração que blocos contíguos são
geralmente alocados ou liberados simultaneamente.
Contém o endereço do primeiro bloco e o número de
blocos livres contíguos que se seguem
Prof. Carlos Caldas
Proteção de acesso196
Mecanismos
Senha de acesso por arquivo
Grupos de usuário (Dono, Grupo e Todos)
Lista de controle de acesso (Access Control List – ACL)
Prof. Carlos Caldas
Técnicas de Escrita de Cache
Write-Back
CPU escreve os dados diretamente no cache, cabendo ao sistema a escrita posterior (assíncrona) na memória principal.
Rápido
Write-Through
CPU escreve na memória cache e o sistema realiza uma escrita síncrona (praticamente ao mesmo tempo) na memória principal.
Lento
197
Prof. Carlos Caldas
Gerência de DispositivosSubsistema de Entrada e Saída
198
Prof. Carlos Caldas
Questão 15 - Resolução
Seja X = Cód. Operação; E = Endereço
15 instruções referenciam 3 endereços. Sobra 1 representaçãoXXXX EEEE EEEE EEEE
0000 YYYY EEEE EEEE
15 referenciam 3 endereços
14 referenciam 2 endereços
16 não apresentam referencia a endereço
0000 0000 XXXX XXXX
0000 0001 XXXX EEEE
14 instruções referenciam 2 endereços. Sobra 2 representações
Fixando as 16 que não referenciam endereço em
0000 0000 0000 XXXX
Sobram 15 representações
Sobram 16 representações que podem referenciar 1 endereço
Resultado = 15 + 16
199
Prof. Carlos Caldas
Questão G1 - Resolução
Algoritmo SJF Algoritmo FCFS
Processo Tempo de Espera
P2 1
P3 1 + 2 = 3
P4 3 + 3 = 6
P5 6 + 5 = 11
P1 11+10 = 12
Média (1+3+6+11+12)/5 =
33/5 =
6,6
Processo Tempo de Espera
P1 10
P2 10 + 1 = 11
P3 11 + 2 = 13
P4 13 + 3 = 16
P5 16 + 5 = 21
Média (10+11+13+16+21)/5 =
71/5 =
14,2
P1 P2 P3 P4 P5
CPU Burst 10 1 2 3 5
200
Prof. Carlos Caldas