様式Ｓ－１－１８（「領域計画書」応募内容ファイル（添付ファイル項目））　 　 　　領域計画書－１

１ 領域の目的等

（１）目的

本申請領域では、界面の性質が色濃く反映されるナノメートル領域 (< ~10nm) の材料系におい て、界面の幾何学（曲率、自由度、次元性）や界面におけるエネルギー輸送（集積・緩和・散逸等）等の新概念を導入し、その物性制御 と機能発現 を目的とする新たな学問領域として、ナノス ケール構造の界面科学を探求・深耕する。さらに、この科学的基盤に立脚して、直近に差迫ったシリコン MOS トランジスタの高集積化・高性能化限界を打開する『新世代ナノ電子デバイス』創出に向け、材料・デバイス開発のパラダイムシフトを目指したナノ材料・プロセスインテグレーションの方法論を確立する。これにより、我国が将来のナノエレクトロニクスにおいて世界をリードするための基盤サイエンスの構築を担う。

研究領域の学術的背景・目的

半導体集積回路の基本素子である金属―絶縁膜―半導体電界効果トランジスタ（MOSFET）の技術開発は、「スケーリング（比例縮小）則」を基本原理として素子の微細化を進め、超大規模集積回路（ULSI）の高性能化と高集積化を同時に達成してきた。しかし、微細化が進み素子サイズがナノメートル領域に入ると、ゲート絶縁膜のリーク電流の増加による消費電力の増大などの様々な問題が生じ、単純な微細化ではデバイスサイズの縮小に見合った性能向上が困難になってきた。そのため近年では、メタルゲート電極/高誘電率ゲート絶縁膜や歪チャネルの導入などによりトランジスタの高性能化が進められている。今後さらにトランジスタの性能向上を続けていくため、新材料・新構造の導入などの延命技術も種々提案されているが、この 10 年以内には、様々な揺らぎ／ばらつきの顕在化による精度・性能限界、集積度の増加による発熱量・消費 電力電量の限界などによって、微細加工の限界以前に CMOS の集積化と高性能化が困難になることが確実である。従って、これまでの CMOS 技術の延命では達成困難な超高集積度、高性能・高機能性の追求・実現に活路を拓くためには、新しい概念に基づくデバイス動作原理や新材料・プロセスの導入による「新世代ナノ電子デバイス」の開発が必須であり、これなくしては産業と IT 社会の持 続的発展はありえない。「新世代ナノ電子デバイス」は、単に微小なナノ構造で構成されるというだけでなく、サイズの観点から、バルク部分が存在せず、デバイスのほぼ全領域が表面・界面から構成されるため、材料物性や形成プロセス、デバイスの性能や機能が表面・界面の性質に支配されるようになる。つまり、ナノ構造・界面の特性・機能を極限まで引き出し、これをデバイスに応用できるかが鍵となり、従来のデバイス研究開発で培ってきた方法論とは原理的に異なる材料・プロセス科学、アトムスケール分析・制御技術の創成が必要となる。

物質のサイズがナノメートル領域に突入すると、バルク物質には見られない特異な物性が現れるようになり、これらはサイズに強く依存している。例えば、金属ナノ粒子においては、電子のプラズマ振動に起因したプラズモン吸収により、特定の波長の光が吸収されるため、金属の種類やサイズによって色が異なって見えることや、融点がサイズの縮小に伴い低下すること(図 1)などが知られている。また、ナノ粒子には、正 20 面体構造や 5角 10面体構造などの特異な対称性を持ち、巨視的な結晶には存在しない原子配列が現れることが、これまで様々な系で発見されてきた。これらの事象は、ナノ粒子においては、サイズが縮小すると

L

0

0.2

0.4

0.6

0.8

1.0

1.0 10 100サイズL (nm)

Si

図 2 Si ナノ立方体におけるバルク原子数に対する表面原子数の割合

粒子半径 (nm)2.00 4.0 6.0 8.0 10

200

0

400

600

800

1000Au

G. Schmid et al., Eur. J.Inorg. Chem., (2003) 3081.

図 1 金ナノ粒子の融点におけるサイズ依存性

共に構成原子に対して表面原子の占める割合が著しく大きくなり、バルクとは異なる表面の物理的・化学的性質によって支配されるためと説明できる。シリコンの立方体を考えると、表面原子数の全原子数に占める割合は、サイズ 8.1nm でも 10%、2.2nm で 31%、1.1nm では 53%にもなる(図 2)。そのため、ナノ構造の表面・界面の性質を巧みに制御して、ナノ材料

　　　　　　　　　　　　　　　　　　　　　　　領域計画書－２

目的（つづき）

の特性を飛躍的に向上させ、新たな機能の発現や革新的製造プロセスを構築できれば、性能・機能が革新的に進化した新世代ナノ電子デバイスを実現できる可能性が高い。

しかし、ナノデバイスを構成する主な材料である金属、絶縁膜、半導体などにおいても、ナノスケールでの基本的な物性は十分には調べられておらず、その制御手法も確立されていない。一例を挙げれば、先端MOS FET のゲートやソース・ドレインに用いられるシリサイドの仕事関数は、シリサイド組成、不純物界面パイルアップ、結晶方位や界面構造・歪によって実効的に変化することが議論されているが、その定量的な理解には至っておらず、ナノスケールのシリサイドの仕事関数に関する報告は殆ど無い。その一方で、表面・界面の科学・技術に関して、近年、新しい展開が起こっている。例えばメタル／high-k 界面のダイポールに関する新しい知見は、従来、常識とされたショットキー極限を超える現象に斬新な理解を与え、従来の界面物理に変革をもたらした。このようにナノスケール界面では、従来スケールで成り立っていた概念のみでは、デバイス応用に対応できなくなることが予見されており、例えば、「ナノ領域におけるショットキー接合や PN接合とは何か」と言う様な基礎的課題に答えるには、界面物性の原点に立ち返って考察し、ナノサイズの材料物性を考慮したデバイス物理を再構築する必要がある。また、ナノ構造故に成立するプロセス技術も存在する。例えば、Si ナノ構造の熱酸化において

は、酸化の進行に伴う体積膨張により発生する応力分布がパターン形状に依存しており、酸化速度に影響する。この現象を利用して、短い Si ナノ細線の熱酸化により、細線中に Si島が自己整合的に形成され単電子トランジスタが自然に作製できることが報告されており、この様なナノ構造に生じる歪を積極的に活用したプロセス技術を確立するための基礎科学が必要となっている。また、歪は、デバイス特性の観点からも重要な制御因子であり、現在も、MOSFET の電流駆動能力向上には、歪誘起バンド構造変調によるチャネル移動度の増大が図られている。歪効果がより大きくなると予想されるナノサイズ領域では、歪をさらに積極的かつ多角的に活用したデバイス化技術が要請されており、そのためには、欠陥発生と表裏をなす歪の導入／緩和機構のサイズ・形状依存性などを正確に把握し、歪場導入によってナノ構造の電子物性を精密に制御する手法の確立が求められる。加えて、ナノデバイスにおいては、界面の原子レベルの不均一性が素子特性の揺らぎ／ばらつきに直接影響することから、界面構造や組成・歪を原子スケールで分析・制御することが不可欠である。

デバイスのアクティブ領域がド・ブロイ波長あるいは非弾性散乱長以下のサイズになると、電子の運動が、粒子モデルに基づく古典物理から波動性により支配されるようになり、ナノ領域に固有の物理現象や効果が発現する。半導体ナノ構造では、閉じ込め方向の電子エネルギーが量子化され、量子ドットでは、電子エネルギー準位が完全に離散化し、薄い絶縁膜を介して電子がトンネルできるようになる。これらの効果を積極的にデバイスの動作原理として利用することで、従来のデバイスでは達成できないレベルの高性能化や、共鳴トンネルデバイス、多値メモリデバイスなどの新機能デバイスへの応用が実現できる。さらに、ナノエレクトロニクス時代には、グラフェンなどの優れた材料物性を持った「新規ナノ材料」の導入による飛躍的なデバイス機能・性能の向上が期待される。　以上の学術的・技術的背景を踏まえて、本申請では、「多様な研究者による新たな視点や手法による共同研究等の推進により、当該研究領域の新たな展開を目指すもの」に相当する新学術領域を設定した。本研究領域において、界面の幾何学（曲率、自由度、次元性）や界面におけるエネルギー輸送（集積・緩和・散逸等）の視点から、ナノ構造や新材料における界面特性や歪のキャリア輸送に及ぼす効果を解明し、ナノ構造・ヘテロ界面の元素組成・歪、欠陥などを原子スケールで評価・分析することで、ナノ界面に関する科学的な知識基盤を構築する。これらの科学的知見に基づいて界面制御技術を構築することで、新世代電子ナノデバイスの開発に向けたプロセス技術を確立する。

学術水準向上への貢献

本申請では、次新世代ナノ電子デバイスに不可欠な「ナノスケール構造・界面」に関する研究領域を、「ナノ構造化と機能制御」「ヘテロ界面のアトムスケール分析・制御」「第一原理量子論によるナノ構造界面の物性予測」の観点から探求し、得られる知見を体系的に整理・統合することで新たな概念に基づくナノ界面科学を創成する。さらに、これを真のナノテクノロジ開発に繋げることにより、シリコンテクノロジーへの新概念と技術価値が創出され、我が国における半導体産業再生の基礎固めに貢献できる。

領域計画書－３

（２）応募領域に関連する国内・国外の研究動向等

今後のエレクトロニクスの発展には、材料・デバイス開発のパラダイムシフトを目指したナノ材料・プロセスインテグレーションの方法論の確立が必要である。この目的のためには、ナノメートル領域に突入した構造・材料の物性制御を目的とする『ナノスケール構造の界面科学』という新しい学問分野の創成が必須となっている。しかしながら現在のところ、我が国には、本提案のようなナノスケール構造の界面科学を探究するプロジェクトは存在しない 。我が国が将来のナノエレクトロニクスの覇権を握るためには、ナノスケールで顕在化する基礎サイエンスを早急に構築しなければならない。

＜国内の研究動向・プロジェクト＞　MOS トランジスタの微細化スケーリングの限界追求という切り口で、新エネルギー・産業技

術総合開発機構（NEDO）が研究委託を行った半導体 MIRAI プロジェクト が設けられており、半導体集積回路(LSI)の一層の高機能化・低消費電力化に不可欠なデバイス・プロセス基盤技術を平成 22 年度までに確立することを目的にしている。特に、MIRAI第 3期(平成 18 年度から平成 22 年度まで)では、ハーフピッチ(hp)45nm を超える技術領域の課題を解決する革新的技術を開発し、LSI実現に向けてのデバイス・プロセス技術選択を提示することを目標として掲げている。同様に、民間コンソーシアムである（株）半導体先端テクノロジーズ (Selete) は、2006 年4月から半導体産業界による“あすかⅡプロジェクト”、および“半導体 MIRAI プロジェクト”に参画し、hp45nm/hp32nm対応モジュール技術の開発とともに超低消費電力 LSI実現のため科学的理解に基づいたブレイクスルー技術を必要とする革新的な基盤技術の開発を目的とし、 5ヵ年計画の活動を遂行中である。スケーリング則に基づいた高誘電率絶縁膜 /メタルゲートスタック、SiGe/Ge チャネルなどを導入したトランジスタの開発や、チャネル層の準バリスティック輸送現象を視野に入れた基盤的研究も含まれているが、何れのプロジェクトも次世代および次々世代のプロセス技術開発とデバイス試作・評価が主であり、十年後の材料・プロセス・デバイス開発を見据え、そこで本質的に鍵となる「ナノ界面物性の制御と機能発現」に特化した新しい科学領域を探求する本申請とは目標設定が異なる。ナノスケールデバイスの新世代を切り拓く上で、両者は相補的な関係にあると言える。

さらに、文科省大型研究プロジェクトでは、戦略的創造研究推進事業 (CREST) において、（1）スケーリング則に基づく技術進化の飽和を超越することを目的とし、微細化パラダイムのみでは実現できない機能・性能を持つエレクトロニクスデバイスを創製するために材料・構造の開発及びプロセス開発を目指した「次世代エレクトロニクスデバイスの創出に資する革新材料・プロセス研究」(総括：渡辺 久恒・Selete)や、（2）フォトリソグラフィ等のトップダウンプロセスと自己組織化に代表されるボトムアッププロセスの高度化と統合化を進めることによって、革新的な機能を発現する次世代ナノシステムの創製を目指す「 プロセスインテグレー ションによる機能発現ナノシステムの創製 」 (総括：曽根 純一・日本電気（株））が推進されている。これらの研究では、新しい技術開発に主眼が置かれており、本領域が目標とする新し

い学問領域の探求とは異質である。また、界面科学に関する CREST プロジェクト として、（3）「ナノ界面技術の基盤構築」（総括：新海征治・九州大）、（4）「ナノ科学を基盤とした革新的製造技術の創成」（総括：堀池靖治・NIMS）等において様々なナノ界面の研究が進められているが、個別の材料・プロセス技術の開発に重点が置かれ、本領域が目指す『ナノスケール構造の界面科学』の体系的構築とは本質的に方向性が異なっている。さらに、（5）科学研究費補助金、特定領域研究「シリコンナノエレクトロニクスの新展開－ポストスケーリングテクノロジー」（代表者：財満鎭明・名古屋大、平成 18 年度－平成 21 年度）ではポストスケーリング技術を、「サイエンスに基づく新機能化・極限集積化を実現し、性能や機能の革新的向上を目指したナノ CMOS(Nano-CMOS)」と定義し、従来のスケーリング技術や既知のCMOS 延命技術の枠を超える技術と位置付けて、将来のユビキタスネット社会にとって必要不可欠な高性能・高機能と低環境負荷、柔軟性などを兼ね備えたエレクトロニクスの実現を目指して、Nano-CMOS の新機能化・極限集積化を達成するための科学の研究を進めている。本領域では（5）の成果を基盤とする一方、新世代ナノ電子デバイスの要

　　　　　　　　　　　　　　　　　　　　　　　　領域計画書－４

応募領域に関連する国内・国外の研究動向等（つづき）

との研究を進めている。本領域では（5）の成果を基盤とする一方、新世代ナノ電子デバイスの要の研究を進めている。本領域では（5）の成果を基盤とする一方、新世代ナノ電子デバイスの要となるナノスケール界面に特化し、その特異性と新たな機能を体系化するという新規な目標の下で、新しい学問領域を開拓する。＜国外の研究動向・プロジェクト＞　米国では、2001 年より開始された Albany 大学の CNSE (College of Science and Engineering)を中核とする産官学連携コンソーシアム(Albany NanoTech)により、次世代 LSI 開発やナノエレクトロニクスの研究開発が精力的に推進されている。さらに、2006 年に NRI(Nanoelectronics Research Initiative)と呼ばれる大学コンソーシアムが 30以上の大学と Intel や IBM社などの産業界とで設立され、「WIN」「SWAN」「MIND」「INDEX」の 4 グループにより、2020 年までに、シリコンCMOS の延長では対応できない次世代ナノエレクトロニクス(Beyond CMOS)デバイス開発に向けた革新的な研究が推し進められている。CMOS の微細化限界を見据えた研究開発は、大学が中心であり、大学間の共同研究の活性化と将来のナノエレクトロニクスを支える研究者の育性・確保が行われている。また、ヨーロッパの IMEC (Inter-University Microelectronics Center)では、世界の企業や大学との産学共同でナノエレクトロニクスの研究が進められている。その他、アジア圏でも、台湾や韓国、シンガポールにおいて、ナノエレクトロニクスに対する研究開発が活発化し始めており、我が国が将来のナノエレクトロニクスの主導権を握るため、ナノスケールで顕在化する基礎サイエンスを、至急構築しなければならない。

上述した多くの研究プロジェクトは、従来のスケーリングもしくはポストスケーリング技術による CMOS デバイスの高性能化あるいは CMOS を超える新たな動作原理に基づいたデバイス開発を目指しており、ナノスケール領域での「界面科学」およびこれに立脚した「真のナノテクノロジー」を構築し、新世代ナノ電子デバイスの実現に向けた科学的・技術的基盤の確立を意図している本申請提案とは、目的および目標ともに本質的に異なっている。

（３）準備状況等

領域代表者と計画研究に携わる研究者の一部は、特定領域研究「シリコンナノエレクトロニクスの新展開－ポストスケーリングテクノロジー」（領域代表者：財満鎭明・名古屋大学、平成18 年度－平成 21 年度）に参加しており、「CMOS のポストスケーリング技術」と「ポストスケーリング世代のデバイス」を支える科学に対して、学問的基礎の体系化と基盤技術の創出を行ってきた。その場を通じて、新世代のナノ電子デバイスには、表面・界面特性が顕著になるナノ構造特有の電子物性の理解とこれに付随する新規機能発現の制御に向けた新しい知識・技術が必要不可欠であるとの認識を強めたことが指摘された。参加研究者間の密な議論の結果、現在の我が国には、本提案のように「新世代ナノ電子デバイス」の材料・デバイス開発のパラダイムシフトを目指したナノスケール構造の界面科学を新たに切り開くことを目的とするプロジェクトは存在しないために、新学術領域研究への応募を決定した。

本領域研究では、界面科学の新展開を拓くと同時に、新世代のナノエレクトロニクスの発展を担う若手研究者の育成も重要視しており、若手研究者を交えた勉強会の開催や計画班内の他研究グループ間での短期滞在型の共同研究、国内外への情報発信などを積極的に支援する体制を整えつつある。また、主要研究業績に示した通り、本研究には、材料・プロセス・デバイスおよび理論分野で第一線の専門家が集結しており、各研究項目においてでの、すでに本領域に関わる研究に的確かつ迅速に取り組める状況にある。加えて、本領域には、大規模 クリーンルームと最先端シリコンデバイスプロセスを有している広島大、東北大、名古屋大、東京大、東京工

業大、大阪大や大型放射光施設 SPring-8 を運営する(財)高輝度光科学研究センターに所属する研究者らが参加しており各機関の相互連携によって、ナノスケール構造・界面基礎物性の評価から、これを応用したデバイス作製までを円滑に推進できる準備が整っている。実際に、SPring-8を活用したヘテロ接合界面の詳細分析が、既に始まっている。さらに理論班は、界面電子構造の第一原理研究に多くの実績を持ち、本領域が目指す界面の次元・自由度やエネルギー輸送が扱える新たな理論的枠組みも整いつつある。以上のことより、研究内容やその意義を統一的な視点の下で明確化し、協調して研究を推進していくための万全の準備が整っている。

　　　　領域計画書－５

２ 領域推進の計画・方法

（１）領域推進の計画の概要

ナノスケール構造の界面科学を体系的に構築し、『新世代ナノ電子デバイス』創出に向け、材料・デバイス開発のパラダイムシフトを目指したナノ材料・プロセスインテグレーションの方法論を確立するために、ナノ構造・界面における物理的・化学的現象を実験・理論の両面から精査し、そこから得られるナノ構造・界面に固有の概念を基に、ナノ構造の高精度形成プロセスを構築し、機能制御する手法を確立する。具体的には、精密制御されたナノ構造における電子物性を評価し、ナノ構造化による物性制御と機能発現に取り組む。ナノ構造・界面の精密制御に不可欠なプロセス技術の高度化には、極めて高い空間・時間・エネルギー分解能を有する高度な構造分析技術を駆使して、原子挙動を把握しその制御手法を確立する。これらの実験から得られたデータと、ナノ界面における幾何学（曲率、自由度、次元性）や界面におけるエネルギー輸送（集積・緩和・散逸等エンタルピー等）等の概念に基づいて、物性予測と機能探索への指針となる新理論を構築する。

そこで、本領域申請では、A01:「ナノ構造化と機能制御」A02:「ヘテロ界面の高精度構造分析と原子挙動制御」A03:「ナノ界面の構造・機能の新理論」の 3 研究項目を設け、『新世代ナノ電子デバイス』の実現に必須となるナノ構造・界面に関する基礎概念について、この分野の第一線の研究者を統括して、一致した目標の下に研究を推進する。各研究項目の内容研究項目 A01 では、ナノ構造を精密制御して形成

し、IV族半導体の低次元構造に固有の電子物性や現象を実験的に探索するとともに、ナノ構造化デバイスにおける機能の検討を行う。これらの結果に基づいて、ナノ材料・デバイスの設計指針を得る。

研究項目 A02 では、IV族半導体、金属、酸化膜から構成されるナノヘテロ界面における結晶欠陥，歪，化学組成等の分析技術と，欠陥制御や機能制御手法の構築を行い、ナノ構造で発現する物性・機能と界面構造との相関を実験的に調べる。これにより、革新的ナノ材料プロセス技術の指針を得る。

研究項目 A03 では、A01、A02 で展開するナノ構造・ナノ界面の評価・制御の問題点を解決するだけでなく、界面の幾何学や界面におけるエネルギー輸送（集積・緩和・散逸等）の視点から、そこに潜む普遍的特性を明らかにし、ナノ界面の科学的基盤を理論的に構築する。

研究項目の必要性

本申請での重要な新しい観点は、「界面の幾何学」と「界面におけるエネルギー輸送」である。10nm以下の界面は巨大歪を伴い自発的に"曲率"を持つため、そこでの反応や機能には、平坦バルク界面を仮定した従来の界面概念はもはや全く適用できない。また更なる高密度集積化の推進には、界面を介して、いかに高速にエネルギー（発熱）を転送し、少ないエネルギーと揺らぎで、素子動作を実現するかが、鍵となる。特に、ナノサイズ物質を実デバイスに組み込む場合には、ナノ界面及びのそのそ界面機能が主役となる。しかし、バルクとは異なるナノ構造・界面において、これら性質がどう変質するかに関する界面研究は未だ皆無である。そこで、研究方向をここに集中させ、新しい界面科学を創成することが大きな目的である。そのため上記三つの研究項目において、半導体・半導体ナノ界面、金属・半導体ナノ界面、絶縁体・半導体ナノ界面、ナノ界面特異欠陥構造に力点を置き、ナノ界面構造の形成と時空間安定性、界面電子挙動と欠陥生成・消滅、キャリア散乱・エネルギー散逸輸送に注目した研究を展開する。各研究項目に対する具体的な必要性は以下の通りである。新世代ナノ電子デバイスの実現に向け、新機能および新動作原理を検討するためには、ナノ構造形成プロセスを確立し、精密制御された低次元構造や新材料において電子物性を明らかにするとともに、デバイスレベルでの機能探索や機能制御を行うことが必要不可欠である（研究項目 A01）。また、究極的な電子物性・機能の発現には、界面とその遷移領域における構造や挙動の原子スケールでの理解に基づき、界面構造や欠陥を制御、またエネルギーバンド構造や局所領域の元素組成および歪分布等をの設計を可能とするナノ界面構造・材料・プロセス技術を確立することが、最適なキャリア輸送や電子状態遷移を実現する上で必須である（研究項目 A02）。さらに、バルク界面とは本質的に異なるナノ界面物性は未踏の研究領域であり、ナノ界面の形成・性能・機能を制御する上で指針となる理論的基盤が存在しないため、新理論を構築する必要がある。そのためには、第一原

　　　　　　　　　　　　　　　　　　　　　　　　領域計画書－６

領域推進の計画の概要（つづき）

ャリア輸送や電子状態遷移を実現する上で必須である（研究項目 A02）。さらに、バルク界面とはさらに、バルク界面とは本質的に異なるナノ界面物性は未踏の研究領域であり、ナノ界面の形成・性能・機能を制御する上で指針となる理論的基盤が存在しないため、新理論を構築する必要がある。そのためには、第一原理電子状態計算とそれに基づくシミュレーションにより、ナノ界面に特有の物性を理解することが有効である（研究項目 A03）。

研究連携・相互協力計画研究に参加する研究者は、材料・プロセスの分野だけでなく、評価、理論・計算物理の専門家が揃っている。各研究者がそれぞれの専門とする領域でその力を発揮することに加えて、それぞれの分野の専門性を生かして相互連携することによって初めて、未踏の境界領域が開拓でき、ゆるぎない日本独自のテクノロジ構築への道が切り開かれるであろう。従って、各研究項目内での連携のみならず、研究項目間での連携が、本研究領域の遂行上不可欠と考える。本研究領域では、「各班相互の関係」の図にあるような連携を想定し、各研究項目内はもとより各班相互や班を越えた連携を奨励・重視し て お り 、図に示す よ う に責任を持って連携を進める担当者も配置している。また、2 年目以降の研究配分については、連携による成果も重視する方針である。さらに、関連の大学の設備等も有効に活用し、組織全体がバーチャルラボとして機能するよう、研究項目間の連携の調整を留意して遂行する。

研究計画・方法平成２２年度

研究項目 A01 では、Ge ナノドットや Si ナノワイヤの形成および高歪 IV族半導体ヘテロエピタキシャル成長などの要素プロセスを検討するとともに、カーボンナノウォールへの第 3 元素導入による物性変調への効果を調べる。また、A01 で作製した半導体ナノ構造/絶縁膜積層構造や IV族半導体ヘテロ構造、およびカーボンナノウォールの界面欠陥構造を研究項目 A02 において評価・分析し、界面構造・欠陥制御への指針を得る。また、研究項目 A01 ～ A03 全体で、 Ge MOS および GOI の作製について、構造形成技術・処理装置に関するノウハウを共有しながら、最適形成手 法・条件の探索を行い、界面欠陥評価および制御に関する研究を連携して進める。研究項目 A02 では、金属/半導体あるいは酸化膜/半導体界面の構造や歪、欠陥評価手法の構築および欠陥制御や界面改質の基礎的研究に注力する。研究項目 A03 では、ナノ界面の形成過程と安定性、構造や電子状態を、第一原理計算を中心に明らかにする。平成２３年度以降

研究項目 A01 では、ナノドットフローティングゲート MOS メモリ、共鳴トンネル素子、Si ナノワイヤやカーボンナノウォールを用いたトランジスタのデバイス作製プロセスを確立し、デバイスレベルでの性能・機能評価を行う。また、低次元半導体の界面物理や電子輸送および Ge MOS の界面欠陥の起源については、研究項目 A01 および A03 で連携して研究を推進する。研究項目 A02では、金属/IV族半導体コンタクト形成の精密制御と界面物性の評価や、欠陥制御金属酸化物ナノ構造における抵抗スイッチング現象の発現機構の解明を進めるとともに、その機能性を探索する。また、積層機能性薄膜界面の界面制御やナノ電子材料の界面構造ダイナミクスの分析・評価を行い、デバイス応用への指針を与える。さらに Ge MOS 界面の原子挙動や金属/半導体ナノ界面の電子物性について、研究項目 A02 およびA03 が連携して研究を推進する。研究項目 A03 では、ナ

A02:ヘテロ界面の高精度構造分析と原子挙動制御

A01:ナノ構造化と機能制御

ア&イ量子閉じ込め

トンネリング制御

ア&エ&サナノドット・ウォール

界面の物理

ア&コナノ界面欠陥制御

ウ&キナノワイヤ界面制御

イ&シSiGe(C)複合系・共鳴トンネルの物理

イ&コ積層ヘテロ構造欠陥制御

ウ&サ&シ ナノワイヤ界面の物理

エ&ケナノウォール構造制御

ア&オ&カ&キ&コ&サGeMOSおよびGOI界面制御

オ&シ&ス GeMOS界面欠陥の起源

カ&キ&ケナノヘテロ構造の歪・欠陥評価

カ&サ 金属/半導体ナノ界面の電子物性物理

コ&スGeMOS界面の原子挙動の物理

A03:ナノ界面の構造・機能の新理論

ア:宮崎（リーダ）ナノドット・機能イ:櫻庭

量子井戸・共鳴トンネルウ:岩井

ナノワイヤエ:堀

ナノウォールオ:高木（サブリーダ）

Ge-MOS

カ:中塚（リーダ）高機能化ナノ界面

キ:酒井（サブリーダ）界面分析・機能制御

ク:生田目 積層機能膜界面制御

ケ:木村界面構造ダイナミクス

コ:中島 ナノ薄膜結晶・欠陥制御

サ:中山（リーダ）金属・半導体ナノ界面シ:影島 絶縁体・半導体ナノ界面

ス:丸泉 キャリア・物質輸送ナノ界面

新世代ナノ電子デバイスのためのナノスケール構造の界面科学

ク&サナノ界面間相互作用の物理

ノ界面を介したキャリアやエネルギー輸送、エネルギー散逸特性および物質輸送機構を評価・解析する。また、界面における欠陥や歪などの不均一性がこれらの特性に及ぼす影響を明らかにする。これら成果に基づいて、ナノ界面独自の新概念を創造し、超低消費電力・機能集積化の要請に適合する新世代ナノ電子デバイス開発への重要な技術指針を得る。

領域計画書 －７－（１）

（２）各計画研究（総括班を除く）の研究組織及び研究内容の概要

計画研究ア：低次元シリコン・ゲルマニウムの反応制御と量子機能制御（3名）

研究代表者：宮崎 誠一（広島大学・大学院先端物質科学研究科・教授・半導体工学）　研究分担者：東 清一郎（広島大学・大学院先端物質科学研究科・准教授・半導体工学）　　研究分担者：村上 秀樹（広島大学・大学院先端物質科学研究科・助教・半導体工学）

ナノドットを電荷保持ノードとするフローティングゲート型（FG）メモリの機能レベルでの進化を目指し、高移動度 Ge チャネルにベストマッチする電荷蓄積ポテシャル井戸を実現しうる Ge系ナノドットを活用するための、ナノ界面制御の研究に取り組む。具体的には、これまでの Si量子ドットの自己組織化形成の実績を踏まえて、直接トンネリングが可能な極薄絶縁層の表面化学修飾を制御して、Ge ナノドットの高密度( > ~1011cm-2)・一括形成やドット形成表面の分子吸着層制御によるイオン化不純物のデルタドーピングに取り組むとともに、ドット表面の酸化・窒化、さらに CVD 反応による表面被覆や金属との合金化の基盤データを蓄積する。これにより、ナノドット内の電荷閉じ込めポテンシャルの制御手法を確立し、室温で電子・正孔の空間分離閉じ込め・分極を可能にする二重シェル・コア構造の「新規ナノドット（New-type Nanodots）」を創成し、均質な量子ドットに見られない電子状態の融合や新規電子状態の発現を目指す。Ge コアを Si 内殻とシリサイド外殻で被覆した構造では、電子は、シリサイド外殻層の深い量子井戸に多数蓄積することができ、正孔は、Ge コア内の離散化したエネルギー準位へ段階的に注入できるので、均質の量子ドットでは原理的に実現不可能な多数電子の安定保持能力と多値性を兼ね備ええることができるともに、メタルシリサイド外殻と Ge コア間の価電子移動に伴う分極現象をデバイス動作に反映させた新原理機能メモリへの展開が期待できる。

計画研究イ：IV族半導体ヘテロ構造の高度歪化による高性能共鳴トンネル素子の開発（2名）

　研究代表者：櫻庭 政夫（東北大学・電気通信研究所・准教授・半導体工学）　研究分担者：室田 淳一（東北大学・電気通信研究所・教授・半導体工学）

SiGe(C)系 IV 族半導体ナノ薄膜を用いた量子へテロ構造により、電子伝導型並びにホール伝導型それぞれの共鳴トンネル素子製作プロセスの構築を進める。その中で特に、高度歪化すなわち高 Ge 比率化・高C 比率化とヘテロ界面高品質化

高度歪 IV族半導体障壁の適用による共鳴トンネル量子へテロ構造構成例

試作した Si障壁／歪 Si0.42Ge0.58量子井戸ホール共鳴トンネル素子の電流－電圧特性

の推進による共鳴トンネル素子の高性能化を目指す。特に、伝導帯側へのバンド不連続形成が期待される Si 基板上への C ドープ Si ナノ薄膜形成において、高 C 比率での置換位置制御のための成膜条件を見いだす。同時に、伝導帯及び価電子帯に形成されるバンド不連続構造の実験的分析評価を進めるとともに、量子へテロ構造材料構成に関する指針を探索し、高性能 SiGe(C)系 IV族半導体共鳴トンネル素子を開発するものである。

金属/CNWs界面制御

ゲート絶縁膜/CNWs界面制御

膜中・表界面への第３元素添加

カーボンナノウォール(CNWs)ゲート電極ソース・ドレイン電極

カーボンナノウォールデバイス ( 模式図 )

領域計画書－７－（２）

（２）各計画研究（総括班を除く）の研究組織及び研究内容の概要

計画研究ウ：3 次元ナノ界面構造の解析と機能化（5名）

研究代表者：岩井 洋（東京工業大学・フロンティア研究センター・教授・半導体電子工学）連携研究者：筒井 一生（東京工業大学・大学院総合理工学研究科・准教授・個体電子工学）

　研究分担者：名取 研二（東京工業大学・フロンティア研究センター・特任教授・半導体理論）　　　　　　： Ahmet Parhat（東京工業大学・フロンティア研究センター・特任准教授・電子デバ

イス材料）　　　　　　：　角嶋 邦之（東京工業大学・大学院総合理工学研究科・助教・電子デバイス）

　CMOS 微細化限界が近づいている中でトランジスタ構造を従来の平面型からナノワイヤなどの3 次元構造にして限界打破しようという研究が盛んになってきた。このような構造が実用化される時代にはワイヤの径が 10nm級やそれ以下になることが予想されている。しかしサイズが 10nm級の 3 次元ナノ界面がデバイスに及ぼす影響は未知の領域にあり、十分に解明されていない状況にある。またゲート絶縁膜材料として新規な high-k(高誘電率)材料を用いた絶縁膜がワイヤ半導体と直接接する状態で用いられると考えられており、この直接接合界面も重要な点となる。ナノワイヤ FET の伝導は従来の平面型 FET とは大きく異なっている。表の界面だけでなく裏も含めワイヤの全ての界面を考慮して伝導解析を行う必要がある。従って、ワイヤの径や断面形状によりサブバンド構造が大きく変化する。さらに界面に欠陥などによる界面準位が存在する場合には解析がさらに複雑になる。また、high-k 新材料と半導体界面の直接接合などの欠陥への新要素も考慮しなければならない。本研究ではワイヤなどの 3 次元界面の構造の解析を行い、その機能を明らかにする。

計画研究エ：カーボンナノウォールの表界面修飾と電子・量子物性制御（2名）

　研究代表者：堀 勝（名古屋大学・大学院工学研究科・教授・プラズマ工学）　連携研究者研究連携者：平松 美根男（名城大学・大学院理工学部電気電子工学科・教授・電気電子工学）

【研究組織】研究代表者たる堀が研究計画の立案・統括を行う共に、研究実務は堀と平松との緊密な連携のもとに遂行する。主として堀がカーボンナノウォール(CNW)の形成と CNW デバイスの構築を、平松が表界面修飾・制御手法の提案と、物性評価を担当する。【研究内容の概要】グラフェンやカーボンナノチューブ(CNT)などのナノカーボン材料は、その優れた電子物性から次世代の電子デバイス材料として期待されている。我々は ラジカル制御型プラズマ気相堆積法を開発し、世界で初めて半導体的性質を有する垂直成長グラフェンシート(CNW)の合成に成功している。また放射光を用いた光電子分光、X線回折により、同 CNW が極めて高い結晶化率と、グラファイトとは異なる電子構造を有しており、それによって半導体的性質を示すことを明らかにした。一方、昨今のナノカーボンデバイス研究では、金属とナノカーボンの極めて高い接

ナノワイヤ

ゲート絶縁膜

3次元ナノ界面

触抵抗など、表界面に起因する問題が深刻となっている。しかし金属や絶縁膜とナノカーボン材料との界面物理はほとんど明らかとなっていない。また、グラフェンの狭エネルギーバンドギャップなどもナノカーボンデバイスを実現する上での深刻な障壁となっており、材料性能に関するドラスティックなブレイクスルーが求められている。これに対して我々は、窒素(N)やフッ素(F)などの添加によって CNW の結晶構造や電気的特性が制御可能なことも見出しており、グラフェン材料において表界面修飾よる電子・量子物性制御、新機能の発現が可能と考えられる。そこで本研究では、金属/CNW および絶縁膜/CNW の界面物性の解明と界面科学の構築、表界面の修飾・制御による CNW の電子・量子物性制御の実現を目的とする。またそれらの知見に基づいて CNW デバイスを作製し、その電気的・光学的ポテンシャルを明らかにする。

領域計画書－７－（３）

（２）各計画研究（総括班を除く）の研究組織及び研究内容の概要

計画研究オ：Ge ナノ構造 MOS 界面／MS 界面制御とキャリア輸送（2名）

　研究代表者：高木 信一（東京大学・大学院工学研究科・教授・半導体電子工学）　研究分担者：竹中 充（東京大学・大学院工学研究科・准教授・半導体電子工学）

微細化にともなう Si MOSFET の性能の物理限界を打破できる素子として、 Ge チャネルMOSFET、更に Ge チャネル層を数 nm レベルに薄膜化した Ge-On-Insulator (GOI)チャネルが注目を集めている。このような極微細寸法の素子では、nm サイズのチャネル層が全て異種材料との界面に囲まれることから、事実上界面物性のみで素子性能が決定されることになる。しかし Ge は、Siと異なりこれまでの基盤的研究の蓄積に乏しいことからその界面物性の理解と制御は緊喫の課題である。一方、Si と対比して、Ge MOS/MS 界面物性を検証することは、IV族系界面の本質的理解の上で極めて有益である。以上の観点から、ナノ界面理解の基礎となる、 Ge MOS 界面に対し、以下のことを行う。(1) GeO2/Ge 界面構造と界面電気特性の相関を通じ、Ge MOS 界面準位の物理的起源を統一的に理解する基盤を構築　(2) 面方位・ひずみ依存性などを通じ、Ge 反転層移動度とサブバンド構造の関係の明確化を行い、最適サブバンド構造設計手法を提案。更に、微細化の観点で究極的な素子構造である極薄 GOI チャネル、ダブルゲート GOI チャネルを念頭におき、以下のことを行う。I. MOS 界面制御: (1) MOS 界面欠陥や界面ラフネスの制御とその電気特性への影響の明確化 (2) 酸化 濃 縮 GOI 層品質 を決め る酸化 濃 縮前の Si/BOX 界面制御手法の確立。　II. MS 界面制御: メタル SD のソース領域 MS 界面バリア高さの制御方法の確立　III. 極薄 GOI メタル SD MOSFET のソース界面での MS/MOS三重点界面の物性・電気特性の明確化と制御手法の確立　IV. GOI層のキャリア輸送: GOI 膜厚、面方位、ひずみのサブバンド構造や移動度に与える影響の明確化。

計画研究カ：界面遷移領域の詳細分析に基づく高機能化ナノ構造界面構築技術（4名）

　研究代表者：中塚 理（名古屋大学・大学院工学研究科・講師・半導体工学）　研究分担者：坂下満男（名古屋大学・大学院工学研究科・助教・半導体デバイス）　研究分担者：竹内和歌奈（名古屋大学・大学院工学研究科・研究員・半導体工学）　連携研究者：財満 鎭明（名古屋大学・大学院工学研究科・教授・半導体工学）

　 次 世 代 ナノ スケ ー ル CMOS 開 発 にお いて鍵とな る、 金 属 /IV 族系 半 導 体 （ （ 歪 ） Si 、（歪）Ge、GeSn）コンタクトをはじめとする、極微細領域における極薄膜多層膜・立体構造の構築に貢献できるナノ構造界面物性の制御技術を開発する。3 次元構造 MOSFET 等の極微細領域における金属シリサイド（ジャーマナイド）形成時における、ナノ構造界面周辺の元素偏析、局所歪構造、結晶欠陥等の原子挙動を、高分解能透過電子顕微鏡、高輝度放射光分析技術（硬 X線光電子分光、X線マイクロ回折）、走査プローブ顕微鏡などを用いて、詳

微量C導入によるNiSi/Si界面における不純物B偏析制御

Epi-NiSi2

5 nmSi

Ti反応制御層によるエピタキシャルNiSi2/Si超平坦界面形成

（歪）Si, Ge 金属シリサイド（ジャーマナイド）

界面固相反応、結晶成長結晶構造結晶配向性（エピタキシャル）結晶相、面方位、歪、界面欠陥

界面不純物偏析 エネルギーバンド構造

Schottky障壁、Fermi準位ピニング コンタクト抵抗

界面遷移領域

with C impla.

B c

once

ntra

tion

(cm

-3)

Depth (nm)

w/o C

0 50 100

NiSi SiInterface1021

1020

1019

1018

細に分析評価する技術の構築を進める。さらに、その理解に基づいて、ナノ構造下の異種材料コンタクト領域において、界面反応制御層、原子層ドーピング、表面終端、不純物偏析技術などを用いた、固相反応・結晶成長相制御、面方位制御、原子結合構造・欠陥制御と、高度配向性成長および微細構造による局所歪分布やエネルギーバンド構造の設計を行い、界面キャリア密度、 Schottky障壁高さ、コンタクト抵抗、リーク電流を制御し得る高機能界面構造の構築技術を研究、開発する。

領域計画書－７－（４）

（２）各計画研究（総括班を除く）の研究組織及び研究内容の概要

計画研究キ：ナノ電子材料構造体における格子欠陥・界面挙動の分析評価と機能制御（6名）

　研究代表者：酒井 朗（大阪大学・大学院基礎工学研究科・教授・材料物性工学）　研究分担者：渡部 平司（大阪大学・大学院工学研究科・教授・半導体プロセス工学）　連携研究者：中村 芳明（大阪大学・大学院基礎工学研究科・准教授・デバイス物理工学）　連携研究者：吉川 純（大阪大学・大学院基礎工学研究科・助教・電子物性工学）　　連携研究者：志村 考功（大阪大学・大学院工学研究科・准教授・結晶工学）　　連携研究者：細井 卓司（大阪大学・大学院工学研究科・助教・半導体デバイス工学）

デバイスのナノスケール化によって、材料の物理・化学的不均一性で決まる物性がデバイス特性を支配するようになる。本研究では、次世代ナノ電子デバイスをナノ構造体とナノ界面の高次集合体として捉え、格子欠陥、歪、非化学量論的組成、異種材料界面等がデバイス特性に与える影響を、一原子一状態レベルでの分析評価によって明らかにする。ナノスケール領域に特化した、薄膜成長、メタライゼイション、格子欠陥挙動、界面物性変調等の機構解明を通して新しい学術基盤の創成に貢献すると同時に、デバイス機能の改質や新規発現に向けたナノ欠陥・界面エンジニアリングを展開し、次世代ナノデバイスに不可欠なエレクトロニクス材料・プロセスの産業技術基盤を構築する。具体的には、① 欠陥制御金属酸化物ナノ構造にお け る抵抗ス イッチ ン グ 現象、② 超薄 MIS（金属-絶縁体-半導体）界面ダイポールとナノ伝導現象、を当初の研究対象とし、物理・化学・電子構造に関わる物性とナノデバイスの電気的特性の相関を解明する。

計画研究ク：積層機能性薄膜を使った電子デバイスの作製とヘテロ界面制御に関する研究 (3

名)

　研究代表者：生田目 俊秀（独立行政法人物質・材料研究機構・MANA 研究員・電子デバイス）　連携研究者：知京 豊裕（独立行政法人　物質・材料研究機構　半導体材料センター　センター

長・電子材料）　連携研究者：上殿 明良（筑波大学・大学院数理物質科学研究科・准教授・計測工学）

次世代の集積回路は新材料を使いその積層化の組み合わせで機能を発現することになる。すべてのナノデバイスに見られる基本的多重ヘテロ界面である。典型的には金属 /酸化物、酸化物/酸化物、酸化物/半導体が主な構造である。ナノ構造においては界面の距離もナノスケールになり、 1つの界面の反応や電荷分布の変化が他の界面に影響するようになってきた。その典型例は、金属ゲート /High-k材料/Si 界面で観察された “Fermi－level Pinning”と呼ばれる現象である。これは空孔や過剰酸素などの点欠陥の移動に伴い、電荷が移動するために引き起こされる。また、点欠陥はリークの原因ともなって 図 1　積層機能性薄膜が抱える問題

いる。また、強いイオン結晶と Si との間での電荷移動とそれにともなう界面ダイポールの形成やそれに起因するバンドの曲がり、界面反応による原子の拡散、欠陥の生成など、多くの課題が山積する状態を生み出している。本研究提案では、これらの問題を解決するために、コンビナトリアル手法とも言われる①ハイスループット材料合成による材料合成、②ハイスループット材料評価方法を使い、これら界面の問題の解決を目指す。特に評価方法では、陽電子消滅法、バイアス印加光電子分光法を使い、極薄酸化物中の欠陥量の測定と界面制御をおこなう。これらの研究を通じて多重ヘテロ界面をもつ次世代の電子デバイスのための欠陥制御と機能発現を目指す。さらに、これらの新評価法を使ってデバイス性能向上のためのプロセス最適化を支援する。最終的なこれらの成果を統合し、次世代不揮発性メモリーである、TANOS型構造を作製し、材料と界面制御技術の有効性を実証する。

高分解能 TEM

μ-PL: 325 nm励起 excitation

MOSFET- 電流 DLTS

バックゲ - ト MOSFET MOSFETDual-MOS DLTS

μ-Raman

歪み Ge

BOX

Si 基板

歪み

ボトム界面準位

ボトムチャネル移動度 mobility

結晶性 & 欠陥

図１ 確立した評価手法と測定対象との関係 .

領域計画書－７－（５）

（２）各計画研究（総括班を除く）の研究組織及び研究内容の概要

計画研究ケ：放射光ナノビーム時間分割回折によるデバイス動作化の界面構造ダイナミクス計

測（3名）

　研究代表者：木村 滋（財団法人高輝度光科学研究センター・利用研究促進部門・副主席研究員・結晶評価）

　研究分担者：今井 康彦（財団法人高輝度光科学研究センター・利用研究促進部門・研究員・精密X線光学）

　連携研究者：大沢 仁志（財団法人高輝度光科学研究センター・利用研究促進部門・研究員・時分割計測）

放射光のパルス性，高輝度性を利用して，構造変化を誘起する外部刺激（電場）と入射 X 線パルスのタイミングを制御することにより，サブナノ秒オーダーの時分割その場Ｘ線回折測定を，サブ 100nmビームで達成する．これにより，デバイス動作下で，ナノスケール領域の歪測定を可能とし、次世代ナノデバイス開発での新材料・新構造導入の問題点を構造ダイナミクスから解明し、早期の問題解決に貢献する．

計画研究コ：半導体ナノ薄膜結晶/絶縁膜に於ける欠陥の評価と制御（3名）

　研究代表者：: 中島 寛（九州大学・産学連携センター・教授・半導体工学）　連携研究者：: 王 冬（九州大学・産学連携センター・特任准教授・半導体工学)　連携研究者：　　携研究者　佐道 泰造（九州大学・大学院システム情報科学研究院・准教授・半導体工学）

Ge 基板上に高品質な絶縁膜が形成できれば、高移動度チャネルが実現できることから、絶縁膜/Ge 構造形成は次世代ナノ電子デバイスに重要な技術となる。この技術に於ける最重要課題は界面欠陥制御である。また、Ge結晶そのものの結晶欠陥もデバイス特性を劣化させる要因となるので、欠陥の物性・挙動を解明し、それをベースとした欠陥制御も重要課題である。更に、次々世代の高性能ナノデバイスには、Si-CMOS 技術との融合が図れることが必須の要件となる。その観点から、Ge-on-Insulator(GOI)構造は有用な基板構造であるが、GOI 基板には欠陥が多数存在するため 、 MOSFET のキャ リア移動度 は満足で き る水準に は ない。本 研究 では、研 究代表者等が保有する評価技 術、①過渡接合 容量 (DLTS) 法 、②ナ ノ領 域 に も適用可能 な MOSFET-電流 DLTS 法、③紫外光励起マイクロ -フォトルミネッセンス

放射光パルスと電圧印加を同期する時分割マイクロ回折測定の概念図

2q

アジュレーター 液体窒素冷却Si 二結晶分光器

全反射ミラー高次光カット

仮想光源用スリット

スリット&センターストップ

位相ゾーンプレート

ピンホール(OSA)30 mm f

サンプル

受光スリット

検出器

I D13

SPring-8 BL13XU

第3実験ハッチ上流側

0 m 50 m55 m

71.3 m 71.4 m56.63 m光学ハッチ

高分解能マイクロ回折システムの模式図

(m-PL)法等、世界水準の評価技術と研究成果をベースとし、①絶縁膜/Ge 界面の欠陥制御、② Ge結晶中の真性欠陥の物性解明と制御、③ GOI 基板(酸化濃縮 GOI、溶融成長 GOI)および局所(ナノ)領域に伸長歪み/圧縮歪みを印加した GOI 基板に於ける界面欠陥、結晶欠陥、歪み、転位、残留不純物、等の物性と発生機構を明確化し、その制御法を構築する。これらを通じて、 Ge-MOSFET のインテグレーションに不可欠な基盤技術を構築する。

領域計画書－７－（６）

（２）各計画研究（総括班を除く）の研究組織及び研究内容の概要

計画研究サ：金属・半導体ナノ界面の形成・機能・安定性の新理論（5名）

　研究代表者：中山 隆史（千葉大学・大学院理学研究科・教授・物性理論）　研究分担者：寒川 義裕（九州大学・応用力学研究所・准教授・半導体結晶成長の理論）　連携研究者：秋山 亨（三重大学・大学院工学研究科・助教・計算物性物理学）　連携研究者：相馬 聡文（神戸大学・大学院工学研究科・准教授・物性理論）　連携研究者：白石 賢二（筑波大学・大学院数理物質科学研究科・教授・物性理論）　連携研究者：岡田 晋（筑波大学・大学院数理物質科学研究科・准教授・固体電子論）

金属・半導体ナノ界面では、従来理論で無視された原子混晶化等による界面形状の時間的変化や、通過する電流のゆらぎ・エネルギー緩和が、界面物性を支配する主要因子となる。本研究班はこれまで、ナノ界面・構造体の形成過程や電子構造、一般化ショットキーバリア理論、界面を通した特異な電子スピン輸送等の研究において、世界先端の研究実績を持つ。そこで本計画では、ナノ界面の形成と安定性、エネルギー量子輸送の解明に班員の研究方向を集中させ、全く新しいナノ界面科学を構築することを目指す。具体的には、第一原理電子状態計算とそれに基づくシミュレー

ションを開発し、A01, A02 実験班の扱うシェル/コア・ナノワイヤ・カーボン系界面を対象に、ナノ界面の形成条件は何か、界面はいつまで安定か、何が接触抵抗を決めるのか、界面での発熱・エネルギー緩和は何故起きるか等のナノ界面独自の物性解明を行い新概念を導出する。これら成果は、新しい界面科学を創造し、新機能や省エネなデバイス開

発への重要な技術指針を与える。

計画研究シ：絶縁体・半導体ナノ界面の不均一性相関制御の新理論（4名）

　研究代表者：影島 博之（日本電信電話株式会社・NTT 物性科学基礎研究所・主任研究員・半導体物性理論）

　研究分担者：中村 淳（電気通信大学・電子工学科・准教授・表面界面物理学）　連携研究者：渡邉 孝信（早稲田大学・大学院理工学研究科・准教授・電子材料工学）　連携研究者：小野 倫也（大阪大学・大学院工学研究科・助教・計算物理）

絶縁体・半導体ナノ界面においては、従来一様と考えられ無視されていた様々な物理量の不均一性が顕著に表れ、相互に影響し合うと思われる。本研究代表者が構築した Si熱酸化過程に対する界面 Si放出理論により示された知見は、本理論提出当時に課題となっていた極薄 Si熱酸化膜ゲート絶縁膜のみならず、その後新規に課題となったhigh-k ゲート絶縁膜においてもその実用化の促進に大きく貢献した。それは本理論が、従来理論で無視されていた原子スケールの観点を取り入れたことにより、 Si酸化膜成長速度のみならず、放出 Si を通して界面における欠陥生成を予言し、さらには界面での歪みの発生をも予言し、それらの詳細制御に対する指針を与えたからである。これらの研究は、欠陥や歪みのような不均一性が

ナ ノ 界 面形成相図

過渡電流とエネルギー緩和

ナノワイヤ界面の安定性

ナノ界面においてより重要な問題となることを強く示唆しており、ナノ界面でこそ本理論の本領が発揮される。本理論を拡張して、Si や SiGe や Ge あるいは C 系ナノ半導体へのゲート絶縁膜形成過程を、第一原理計算や大規模分子シミュレーション、マクロシミュレーションといった様々な空間／時間スケールの理論的手法を駆使して研究する。また、半導体ナノ構造デバイスはゲート絶縁膜で囲まれるため、キャリアは各種散乱を通してその影響を被る。大規模分子シミュレーションと第一原理電子輸送計算に基づいて探求し、デバイス特性への影響を検討する。これらの取り組みを有機的に組み合わせることにより、絶縁体・半導体ナノ界面の不均一性とその相関と制御に関する新理論構築を目指す。

領域計画書－７－（７）

（２）各計画研究（総括班を除く）の研究組織及び研究内容の概要

計画研究ス：キャリア・物質輸送ナノ界面の新設計技術（5名）

　研究代表者：丸泉 琢也（東京都市大学・工学部・教授・半導体物理）　研究分担者：波田 雅彦（首都大学東京・大学院理工学研究科・教授・量子化学）　連携研究者：瀬戸 謙修（東京都市大学・工学部・講師・計算科学）　連携研究者：大野 隆央（独立行政法人物質・材料研究機構・計算科学研究センター・センター

長・物性理論）　連携研究者：奈良 純（独立行政法人物質・材料研究機構・計算科学研究センター・主任研究員・

計算物理）

Beyond CMOS で総称される新機能デバイスの創製には、ナノ界面でのキャリア・物質輸送の理解に立脚した界面設計が必須となる。これまでのアプローチでは、理想ヘテロ界面構造を基本とする設計技術が用いられていたため、デバイス作製時に導入される界面歪、界面欠陥、不純物コンタミ、原子クラスタリングなど、デバイス性能と信頼性の劣化を招く『界面特異構造』が考慮されて来なかった。研究代表者は、微細 MOS デバイスの信頼性を左右する Si/SiO2 界面で起こる界面終端水素の移動が中性状態で起こり、電荷移動過程とは別プロセスであることなど、ナノ界面でのキャリア・物質輸送の解明に実績を上げている。本計画研究では、ナノ界面の欠陥構造の特異性に着目した新しいナノ界面設計技術の開発を目指す。具体的には、欠陥構造の種別・分布・凝集状態などの観点から、『界面特異構造』の精密な電子状態の解析を進め、その電子励起状態やスピン分極機構を量子化学的アプローチにより解析し、物質輸送機構を評価、体系化する。さらに、量子伝導計算により、キャリア輸送を解析、評価することで、ナノ界面のキャリア・物質輸送を総合的に評価、設計できる基盤技術の確立を目指す。

図 1　Si/SiO2 界面での H 原子移動過程図

　　　　　　　　　　　　　　　　　　　　　　　　領域計画書－８

（３）公募研究の役割

本申請領域に設定した 3つの研究項目において、計画研究と相補的かつ相乗的に結合して新展開が期待できる研究を公募する。具体的には、各研究項目における具体的な公募の内容と計画研究との関連については以下の通りである。

研究項目 A01 では、ナノ構造の物性や性質を中心として材料的基礎およびナノスケール電子デバイスの動作原理の検討を行う研究を公募する。ナノスケール電子デバイスにおける素子の揺らぎ／ばらつきは、界面の構造や電子状態に界面物性そのものが直接的に反映するため、表面・界面およびナノ構造化デバイスの物理・プロセス・材料に関する包括的な知見が重要になることから、計画研究と補完・連携させることで広汎な当該分野の探索研究を効率的に推進する。

研究項目 A02 では、新世代ナノ電子デバイスの要となる電子材料（半導体，酸化物等）で構成されるナノスケール構造体のアトムスケール分析と構造ダイナミクス観測に関する意欲的かつ斬新的な研究を公募し、真のナノテクノロジ技術開発における新材料・新構造導入の問題点を明らかにすると同時に、機能の飛躍的向上や発現を狙うナノスケール欠陥・界面エンジニアリングを展開する。

研究項目 A03 では、ナノ界面物理に特有な新しい物理的概念の創出に関する、学問的には未熟なナノ界面物理の構築にブレイクスルーを与える研究を公募し、新世代ナノデバイス実現に必要な理論予測を計画研究に補完させることにより、広汎な当該分野の探索研究を効率的に推進する。

公募研究は 10件程度（A01: 3~4件、A02: 3~4件、A03: 2~3件）とし 1 研究課題当たりの研究経費は 300万円程度とする。

（４）研究支援活動の必要性

本領域内で共通活用する設備・装置や、実験試料・資材の提供については、総括班が調整した各連携研究グループ間で効率的にマネージメントできるので、これらについて、総括班が支援活動する必要はない。総括班は、領域全体の成果発信や広報および、若手の育成や研究項目間の情報共有のための勉強会や研究会を企画・実施するための経費、研究連携に関わる旅費の支援を主な研究支援活動とする。

　　　　　　　　　　　　　　　　　　　　　　　　領域計画書－９

３ 領域マネジメント

（１）総括班の役割、研究組織及び活動内容

本領域申請で設定した 3つの研究項目において、円滑な研究推進と密接な相互連携体制を築くために、各研究項目にリーダを置き、さらに実験系の研究項目には、サブリーダを置く。総括班は、領域代表者のマネジメントの基に、各研究項目のリーダとサブリーダを研究分担者に、さらに他の計画研究代表者を連携研究者に加えて組織する。

「総括班の運営方針」研究代表者と 4名の研究分担者で、研究項目間に共通する重要な意思決定や調整を行う。そ

の運営方針の基に、連携研究者が実施に協力する。また必要に応じて、学識経験者及び民間企業の開発責任者等に外部評価・諮問委員をお願いし、本研究全体の方向や研究成果に対して学術的ならびに産業的立場からの評価や助言・提言を頂く。

「総括班の役割」1. 領域全体の取りまとめ、領域全体の成果発信、広報及び評価を行う。2. 若手の育成や研究項目間の情報共有のための勉強会や研究会を企画・実施する。3. 研究項目間の相互関係の調整や連携推進のため支援を行うとともに、研究の進捗状況や

目的達成状況に応じて、領域全体としての計画見直し、軌道修正や特化・強化を行う。4. 計画研究と補足的かつ相乗的に結合して新たな新展開が期待できる公募研究の選定にあ

たる。

これらの役割により、本領域研究の目的達成に向け、ナノ構造固有の電子物性やこれに付随す

る新規機能を実験および理論的の両面から探索し、真のナノテクノロジを追及するための基盤・体制を築く。

「総括班の概念図」

　　　　　　　　　　　　　　　　　　　　　　　領域計画書－１０

（２）領域代表者の領域推進に当たってのビジョン及びマネジメント実績

●領域推進に当たってのビジョン

ナノメートル領域の界面を新しい学問領域として捉え体系化するためには、本研究領域におけるキーポイントになる分野の第一線の研究者と有機的な連携を図り、相互連携が不可欠である。各研究項目には、材料・プロセス科学やデバイス物理だけでなく、物性理論・計算科学や、評価技術の異なる分野の専門家が集結しており、各研究者がそれぞれの専門とする領域でその力を発揮することに加えて、それぞれの分野の専門性を生かした相互協力を強力に支援することで、本目的を達成しようとするものである。加えて、この領域の継続した発展を目指して、新世代のナノエレクトロニクスを担う若手研究者の育成と研究支援も重要視する。

研究連携は、総括班に所属する領域代表者と各研究項目のリーダ、サブリーダが研究の進捗状況を定期的に議論するだけでなく、若手研究者の積極的な議論の参加を促す。そのために、各研究項目内において、連携による一層の成果発展を狙い、定期的に一泊二日程度の集中的な勉強会を開催する。研究項目毎に、計画研究の代表者が中心となり、勉強会のテーマを絞り、持ち回りで企画する。特に、研究初年度(平成 22 年度)に、このような密な勉強会を企画するために、総括班の予算を多めに設定している。その後、計画研究間の連携は、勉強会や試料の提供だけでなく、若手研究者が新しい知識・技術を修得するために、必要に応じて意欲的な若手研究者の短期滞在型の共同研究を行う。この共同研究が積極的に行われるように、交通費や宿泊費などの必要経費を、各研究項目の予算ではなく総括班の予算から、支援することを考えている。連携により得られた成果を国内外に発表・発信する場合については、必要に応じて参加費や渡航費などを総括班の経費で負担する。

本申請においては、このような相互連携によって、バーチャルラボ的な研究推進体制を取り、各研究内容とその目的をナノスケール領域で顕著になる界面物性を探求するという統一的な視点の下で明確にしつつ、新学術領域研究を推し進める。

●マネージメント実績

科学研究費補助金 特定領域研究「シリコンナノエレクトロニクスの新展開 －~ポストスケーリングテクノロジー~－」（平成 18－21 年度、領域代表者：財満鎭明（名古屋大学））において、研究項目 04：ナノシステム機能インテクレーションのグループリーダを務め、グループ内の４つの計画研究の連携・取りまとめを行うとともに、他の 3 項目のグループ間の相互協力・連携を積極的に推進した実績がある。また、科学技術振興調整費による先端融合イノベーション創出拠点形成事業「半導体・バイオ融合集積化技術の構築」（平成 18－21 年度、プロジェクト責任者、浅原利正（広島大学学長）、プロジェクトリーダ、岩田 穆）において、テラビットメモリ材料・デバイス技術のグループリーダを務め、主たる協働企業であるエルピーダメモリ（株）との研究推進体制を構築した。さらに、大型放射光施設(SPring-8)での長期課題研究「次世代 MIS トランジスタ実現に向けた材料プロセスインテグレーション ~金属/高誘電率絶縁膜/Ge チャネルゲートスタック構造の硬 X線光電子分光~」(課題番号:2009B0026, 平成 21 年 10月－平成 24 年 9月)で、実験責任者として 6 大学の実験を統括している。

学界活動における代表的なマネジメント実績として、2009 年度より応用物理学会シリコンテクノロジー分科会の幹事長を務めている他、日本学術振興会、半導体界面制御技術第 154委員会では、2008 年度から企画幹事長を務めている。応用物理学会、日本物理学会、物理教育学会 3 学会合同の中国・四国支部学術講演会（2009 年 8月 1日、参加者約 300名）を、実行委員長として企画・運営を行った。米国 Material Research Society の 2007 年、2008 年春季大会において、シンポジウム "A: Amorphous and Polycrystalline Thin-Film Silicon Science and Technology"で日本側代表オーガナ イザを務め た 。また 、 The International Union of Materials Research Society -

International Conference in Asia 2008 において、シンポジウム "Z: Material Science and Process Technologies for Advanced Nano-Electronic Devices"のオーガナイザを務めた。この他にも、過去に国際会議組織委員・実行委員・プログラム委員として、40件以上の国際会議の企画・運営・実施に携わった実績がある。

領域計画書－１１

４ 研究経費

（１）研究期間との関連性を含めた研究経費の必要性

短期間でのスタートアップに向け、初年度から主要備品の導入を行い、ポスドク研究員の雇用も積極的に実施する。また、研究項目間での連携推進・加速のための経費を総括班に計上する。

研究項目 A01 では、計画研究アにおいて、平成 22 年度に Si/Ge ナノドット形成システム を導入し、Ge ナノドット形成に取り組む。計画研究イでは、平成 22 年度に歪緩和による結晶欠陥発生を抑制した IV族半導体量子ヘテロ構造のエピタキシャル成長を実現するために、既存の CVD装置を改造し、高安定 ECR プラズマ発生システム を導入することで高精度・高安定なプラズマ発生・照射し、表面改質を行う。この表面処理技術を計画研究アのナノドット形成前表面処理にも積極的に活用する。計画研究エでは、第 3 元素添加などの表面・界面修飾したカーボンナノウォールの形成と成長制御に取り組むために、プラズマ注入型多元 CVD 装置 を新規設計し、さらに、平成 23 年度には、ゲート絶縁膜をコンフォーマルに形成するための絶縁膜用表面反応制御装置を導入し、デバイス構築と電子物性評価に取り組む。また、上記装置を共用し、計画研究オにおいても、Ge 上の絶縁膜形成を行う。

研究項目 A02 では、計画研究カにおいて、平成 22 年度に金属/半導体界面遷移領域における結晶構造制御、微量元素添加によるエネルギーバンド構造およびキャリア物性制御の指針を得るため、過渡容量分光装置を導入し、金属／半導体界面における結晶欠陥特性を定量評価できるようにする。また、同装置は、計画研究 A01アのナノドット／絶縁膜界面および、オの Ge／絶縁膜界面の欠陥評価にも活用する。さらに、平成 23 年度には、金属シリサイドおよびジャーマナイド形成のための超短時間熱処理装置を導入し、局所領域におけるコンタクト構造形成技術を構築する。計画研究クでは、平成 22 年度に原子層制御金属酸化物成膜装置を導入し、SrOxまたはTiOx層を原子レベルで制御できるようにする。計画研究コでは、平成 22 年度に、絶縁膜／Ge 構造の高清浄雰囲気中アニールのための欠陥制御用超高真空アニール装置を導入する。この構造の評価には、計画研究カにて導入済みの過渡容量分光装置を活用する。

研究項目 A03 の理論計算班では、ナノ電子デバイスの基礎応用分野の理論研究者育成を重視し、3人の計画研究者代表者がそれぞれ数人程度のポスドク研究員を雇用し、将来のナノエレクトロニクスの基盤科学を担う人材を育成する。

＜研究区分別の研究経費＞ 　　　　　　　　　　　　　　　　　　　　　　　　（単位：千円）計画区分 22 年度 23 年度 24 年度 25 年度 26 年度 合計総括班 5,000 3,000 3,000 3,000 8,000 22,000研究項目 A01 107,760 108,730 119,560 119,560 113,090 568,700　 計画研究ア 30,970 30,980 29,040 29,040 27,340 147,370　 計画研究イ 20,950 19,900 19,600 19,600 18,400 98,450　 計画研究ウ 9,000 11,000 27,000 27,000 26,000 100,000　 計画研究エ 20,990 21,000 19,680 19,680 18,530 99,880　 計画研究オ 25,850 25,850 24,240 24,240 22,820 123,000研究項目 A02 111,590 111,310 103,470 103,370 95,960 525,700　 計画研究カ 25,850 25,850 24,240 24,240 22,820 123,000

　 計画研究キ 25,850 25,850 24,240 24,240 22,820 123,000　 計画研究ク 19,450 19,460 18,240 18,240 17,170 92,560　 計画研究ケ 19,450 19,150 18,150 18,050 17,050 91,850　 計画研究コ 20,990 21,000 18,600 18,600 16,100 95,290研究項目 A03 45,550 45,550 42,720 42,720 40,930 217,470　 計画研究サ 19,450 19,450 18,240 18,240 17,170 92,550　 計画研究シ 13,050 13,050 12,240 12,240 11,520 62,100　 計画研究ス 13,050 13,050 12,240 12,240 12,240 62,820計画研究　小計 264,900 265,590 265,750 265,650 249,980 1,311,870公募研究　小計 － 30,000 30,000 30,000 30,000 120,000合計 269,900 298,590 298,750 298,650 287,980 1,453,870

　　　　　　　　　　　　　　　　　　　　領域計画書－１２－（１）

（２）各計画研究の費目別内訳及び主要な設備備品費

各計画研究の費目別内訳

　 　 （単位：千円）【総括班】 22 年度 23 年度 24 年度 25 年度 26 年度

　 設備備品費 0 0 0 0 0 　　 消耗品費 300 300 300 300 800 　　 旅費 国内 2,000 1,500 1,500 1,500 2,500 　 　 海外 2,500 1,000 1,000 1,000 3,500 　 謝金等 200 200 200 200 200 　 その他 0 0 0 0 1,000 　 合計 5,000 3,000 3,000 3,000 8,000 　 【A01 計画研究ア】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 13,000 12,000 10,000 10,000 5,000 　 消耗品費 7,970 8,980 9,040 9,040 11,340 　 旅費 国内 800 800 800 800 1,200 　 　 海外 1,200 1,200 1,200 1,200 1,800 　 謝金等 8,000 8,000 8,000 8,000 8,000 　 その他 0 0 0 0 0 　 合計 30,970 30,980 29,040 29,040 27,340 　 【A01 計画研究イ】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 13,000 0 0 0 0 　 消耗品費 5,300 9,500 9,000 9,000 7,300 　 旅費 国内 150 400 600 600 700 　 　 海外 600 1,800 1,800 1,800 2,100 　 謝金等 700 6,100 6,100 6,100 6,100 　 その他 1,200 2,100 2,100 2,100 2,200 　 合計 20,950 19,900 19,600 19,600 18,400 　 【A01 計画研究ウ】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 4,000 6,000 4,500 4,500 3,500 　 消耗品費 1,000 1,000 3,000 3,000 3,000 　 旅費 国内 250 250 750 750 750 　 　 海外 750 750 2,250 2,250 2,250 　 謝金等 3,000 3,000 16,500 16,500 16,500 　 その他 0 0 0 0 0 　 合計 9,000 11,000 27,000 27,000 26,000 　 【A01 計画研究エ】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 17,890 17,000 13,280 10,880 11,130 　 消耗品費 1,800 2,700 4,200 4,600 3,000 　 旅費 国内 50 50 300 300 300 　 　 海外 150 150 700 700 700 　 謝金等 1,000 1,000 1,000 3,000 3,000 　 その他 100 100 200 200 400 　 合計 20,990 21,000 19,680 19,680 18,530 　 【A01 計画研究オ】 22 年度 23 年度 24 年度 25 年度 26 年度

　 設備備品費 12,750 11,750 9,140 8,900 4,500 　 消耗品費 8,500 9,500 9,500 9,740 12,020 　 旅費 国内 600 600 900 900 1,050 　 　 海外 1,400 1,400 2,100 2,100 2,450 　 謝金等 2,500 2,500 2,500 2,500 2,500 　 その他 100 100 100 100 300 　 合計 25,850 25,850 24,240 24,240 22,820

領域計画書－１２－（２） 　 【A02 計画研究カ】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 13,000 15,000 8,000 5,000 0 　 消耗品費 8,350 6,350 11,740 12,240 15,820 　 旅費 国内 1,200 1,200 1,200 1,500 1,500 　 　 海外 800 800 800 1,500 1,500 　 謝金等 2,000 2,000 2,000 3,000 3,000 　 その他 500 500 500 1,000 1,000 　 合計 25,850 25,850 24,240 24,240 22,820

　 【A02　計画研究キ】

22 年度 23 年度 24 年度 25 年度 26 年度

　 設備備品費 15,350 14,850 12,860 12,810 11,360 　 消耗品費 7,320 7,820 7,750 7,750 7,820 　 旅費 国内 1,200 1,200 1,480 1,480 1,470 　 　 海外 800 800 1,000 1,000 990 　 謝金等 100 100 100 100 100 　 その他 1,080 1,080 1,050 1,100 1,080 　 合計 25,850 25,850 24,240 24,240 22,820 　 【A02 計画研究ク】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 15,000 9,000 4,500 0 0 　 消耗品費 3,450 3,460 6,740 8,240 10,170 　 旅費 国内 300 300 300 300 300 　 　 海外 700 700 700 700 700 　 謝金等 0 6,000 6,000 6,000 6,000 　 その他 0 0 0 3,000 0 　 合計 19,450 19,460 18,240 18,240 17,170 　 【A02 計画研究ケ】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 8,000 14,500 6,000 14,000 2,500 　 消耗品費 10,000 2,500 10,000 1,900 10,900 　 旅費 国内 270 500 500 500 1,000 　 　 海外 530 1,000 1,000 1,000 2,000 　 謝金等 100 100 100 100 100 　 その他 550 550 550 550 550 　 合計 19,450 19,150 18,150 18,050 17,050 　 【A02 計画研究コ】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 16,000 14,000 5,000 5,000 0 　 消耗品費 2,990 4,400 5,000 5,000 7,000 　 旅費 国内 600 1,200 1,200 1,200 1,600 　 　 海外 900 800 800 800 900 　 謝金等 0 0 6,000 6,000 6,000 　 その他 500 600 600 600 600

　 合計 20,990 21,000 18,600 18,600 16,100 　 【A03 計画研究サ】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 10,450 4,450 1,500 1,500 1,000 　 消耗品費 2,500 2,500 3,240 3,240 2,670 　 旅費 国内 1,200 1,400 1,600 1,600 1,600 　 　 海外 1,800 2,100 2,400 2,400 2,400 　 謝金等 2,000 7,500 7,500 7,500 7,500 　 その他 1,500 1,500 2,000 2,000 2,000 　 合計 19,450 19,450 18,240 18,240 17,170 　 【A03 計画研究シ】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 6,200 2,700 1,400 1,400 600 　 消耗品費 2,750 1,400 1,220 1,220 1,060 　 旅費 国内 870 930 1,440 1,440 1,680

領域計画書－１２－（３）　 　 海外 580 620 960 960 1,120 　 謝金等 1,300 6,700 6,610 6,610 6,530 　 その他 1,350 700 610 610 530 　 合計 13,050 13,050 12,240 12,240 11,520 　 【A03 計画研究ス】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 1,000 1,000 1,000 1,000 1,000 　 消耗品費 8,000 8,000 7,190 7,190 7,190 　 旅費 国内 1,800 1,800 1,800 1,800 1,800 　 　 海外 1,200 1,200 1,200 1,200 1,200 　 謝金等 1,000 1,000 1,000 1,000 1,000 　 その他 50 50 50 50 50 　　 合計 13,050 13,050 12,240 12,240 12,240 　 【合計】 22 年度 23 年度 24 年度 25 年度 26 年度　 設備備品費 145,640 122,250 77,180 74,990 40,590 　 消耗品費 70,230 68,410 87,920 82,460 100,090 　 旅費 国内 11,290 12,130 14,370 14,670 17,450 　 　 海外 13,910 14,320 17,910 18,610 23,610 　 謝金等 21,900 44,200 63,610 66,610 66,530 　 その他 6,930 7,280 7,760 11,310 9,710 　 公募研究 0 30,000 30,000 30,000 30,000 　 合計 269,900 298,590 298,750 298,650 287,980

主要な設備備品費

設備備品 （単位：千円）年度 金額 細目 　 　 　 　 　 　

22 87,890

装置名

Si/Ge ナノドット形成システム

高安定ECR プラズマ発生装置

プラズマ注入型多元CVD装置

過渡容量分光装置

原子層制御金属酸化膜成膜装置

欠陥制御用超高真空アニール装置

数量 1 式 1 式 1 式 1 式 1 式 1 式予定金額 11,000 10,500 11,890 11,000 12,000 12,400設置場所 広島大学 東北大学 名古屋

大学名古屋大学

（独）物質・材料

九州大学

研究機構計画研究 A01-ア A01-イ A01-エ A02-カ A02-ク A02-コ

23 71,000

装置名超高純度ガス供給システム

絶縁膜用表面反応制御装置

シリサイド形成用超短時間熱処理装置

走査プローブ顕微鏡

IV 属半導体薄膜結晶成長装置

　

数量 1 式 1 式 1 式 1 式 1 式 　予定金額 12,000 17,000 15,000 13,000 14,000 　

設置場所 広島大学名古屋大学

名古屋大学

大阪大学

九州大学 　

計画研究 A01-ア A01-エ A02-カ A02-キ A02-コ 　

24 9,700

装置名 分光エリプソメトリー 22 年度に A02カで導入する過渡容量分光装置は、A01アおよびオにも活用する。

23 年度に A01 エで購入する絶縁膜用表面反応制御装置は、A01オにも活用する。

24 年度に A01アで購入する分光エリプソメトリーは、A01 グループおよびA02 クおよびコにも活用する。

25 年度に A01アで購入するプローバシステムは A01 グループと A02カ、クおよびコにも活用する。

数量 1 式予定金額 9,700設置場所 広島大学計画研究 A01-ア

25 9,600

装置名精密温度可変プローバシステム

数量 1 式予定金額 9,600設置場所 広島大学

計画研究 A01-ア

合計 178,190 　 　 　 　 　 　 　

　　　　　　　　　　　　　　　　領域計画書－１３－（１）

５ 主要研究業績　

（１）領域代表者(1) *S. Miyazaki, K. Makihara and M. Ikeda, “Charge Strage Characteristics of Hybrid Nanodots

Floating Gate”, ECS Trans. 25, pp. 433-439, (2009). [Invited] (査読有)(2) *S. Miyazaki, M. Ikeda, K. Makihara, K. Shimanoe and R. Matsumoto, “Formation of Metal Silicide

Nanodots on Ultrathin SiO2 for Floating Gate Application”, Solid State Phenomena 154, pp. 95-100, (2009). [Invited] (査読有)

(3) K. Shimanoe, K. Makihara, M. Ikeda, R. Matsumoto, S. Higashi and *S. Miyazaki, “Formation of Pd Nanodots Induced by Remote Hydrogen Plasma Treatment and Its Application to Floating Gate MOS Memories”, IEICE Trans. on Electronics E92-C, pp. 616-619, (2009). (査読有)

(4) K. Makihara, K. Shimanoe, Y. Kawaguchi, M. Ikeda, S. Higashi and *S. Miyazaki, “Self-Assembling Formation of Ninanodots on SiO2 Induced by Remote H2-plasma Treatment and Their Electrical Charging Characteristics”, Jpn. J. Appl. Phys. 47, pp. 3099-3102, (2008). (査読有)

(5) R. Matsumoto, M. Ikeda, S. Higashi and *S. Miyazaki, “Characterization of Multistep Electron Charging and Discharging of a Silicon Quantum Dots Floating Gate by Applying Pulsed Gate Biases”, Jpn. J. Appl. Phys. 47, pp. 3103-3106, (2008). (査読有)

(6) *S. Miyazaki, K. Makihara and M. Ikeda, “Control of Electronic Charged States of Si-Based Quantum Dots for Floating Gate Application”, Thin Solid Films 517, pp. 41-44, (2008). [Invited] (査読有)

(7) R. Nishihara, K. Makihara, Y. Kawaguchi, M. Ikeda, H. Murakami, S. Higashi and *S. Miyazaki, “Characterization of Electronic Charged States of Nickel Silicide Nanodots Using AFM/Kelvin Probe Technique”, Materials Science Forum 561-565, pp.1213-1216, (2007). (査読有)

(8) *S. Miyazaki, M. Ikeda and K. Makihara, “Characterization of Electronic Charged States of Si-Based Quantum Dots for Floating Gate Application”, ECS Trans. 11, p.233-243, (2007). [Invited] (査読有)

(9) J. Nishitani, K. Makihara, M. Ikeda, H. Murakami, S. Higashi and *S. Miyazaki, “Decay Characteristics of Electronic Charged States of Si Quantum Dots as Evaluated by an AFM/Kelvin Probe Technique”, Thin Solid Films 508, pp. 190-194, (2006). (査読有)

(10) *S. Miyazaki, M. Ikeda and K. Makihara, “Characterization of Electronic Charged States of Si-Based Quantum Dots and Their Application to Floating Gate Memories”, ECS Trans. 2, pp.157-164, (2006). [Invited] (査読有)

（２）各計画研究の研究代表者及び研究分担者(1) *M. Sakuraba, K. Sugawara and J. Murota, “Atomically Controlled Plasma Processing for Epitaxial

Growth of Group IV Semiconductor Nanostructures”, ECS Trans. 25, pp.229-236, (2009). [Invited] (査読有)

(2) *M. Sakuraba and J. Murota, “Resonant Tunneling Diodes with Highly Strained Heterostructures of Si/Si1-xGex Epitaxially Grown on Si(100)” 1st Int. Workshop on Si Based Nano-Electronics and -Photonics (SiNEP-09), Vigo, Spain, Sep. 20-23, 2009, pp.81-82. [Invited] (査読無)

(3) T. Seo, K. Takahashi, M. Sakuraba and *J. Murota, “Improvement in Negative Differential Conductance Characteristics of Hole Resonant-Tunneling Diodes with High Ge Fraction Si/Strained Si1-xGex/Si(100) Heterostructure”, Solid-State Electron 53, pp.912-915, (2009). (査読有)

(4) T. Seo, M. Sakuraba and *J. Murota, “Impact of Ge Fraction Modulation upon Electrical Characteristics of Hole Resonant Tunneling Diodes with Si/Strained Si1-xGex/Si(100) Heterostructure”, Thin Solid Films 517, pp.110-112, (2008). (査読有)

(5) T. Seo, M. Sakuraba and *J. Murota, “Electrical Characteristics of Hole Resonant Tunneling Diodes with High Ge Fraction (x>0.4) Si/Strained Si1-xGex/Si(100) Heterostructure”, Appl. Surf. Sci. 254, pp.6265-6267, (2008). (査読有)

(6) *M. Sakuraba, D. Muto, M. Mori, K. Sugawara and J. Murota, “Very Low-Temperature Epitaxial Growth of Silicon and Germanium Using Plasma-Assisted CVD”, Thin Solid Films 517, pp.10-13, (2008).

　　領域計画書－１３－（２）[Invited] (査読有)

(7) *M. Sakuraba, R. Ito, T. Seo and J. Murota, “Fabrication of Hole Resonant Tunneling Diodes with Nanometer Order Heterostructures of Si/Strained Si1-xGex Epitaxially Grown on Si(100)”, ECS Trans. 11, pp.131-139 (2007). [Invited] (査読有)

(8) *H. Iwai, “Roadmap for 22nm and beyond”, Microelectronic Engineering 86, pp. 1520-1528, (2009). (査読有)

(9) H. Wong, K. Shiraishi, K. Kakushima and *H. Iwai, “Electronic Device Architectures for the Nano-CMOS Era: From Ultimate CMOS Scaling To Beyond CMOS Devices”, pp. 105-140, World Scientific Pub Co Inc, Editor: Simon Deleonibus, ISBN: 9814241288, (2009).

(10) *H. Iwai, Y. Nishi, M. S. Shur and H. Wong, “Frontiers in Electronics”, World Scientific, ISBN: 9812568840, (2006).

(11) *H. Iwai, “Logic LSI Technology Roadmap for 22nm and Beyond”, IPFA2009, July 8, Suzhou, China, (2009). [Keynote Speech]

(12) *H. Iwai, “CMOS Technology after Reaching the Scale Limit”, IWJT-2008, pp.1-2, May 15-16, 2008, Shanghai, China. [Keynote Speech]

(13) *H. Iwai, “Gate stack technology for next 25 years”, 4th International Symposium on Advanced Gate Stack Technology, 26 Sept. 2007, Dallas, Texas, USA, (2007). [Keynote Speech]

(14) *H Iwai, “Nano CMOS Manufacturing”, The Conference on Optoelectronic and Microelectronic Materials and Devices, Dec. 6-8 2006, Perth, Australia, (2006). [Invited Plenary Talk]

(15) W. Takeuchi, H. Sasaki, S. Kato, S. Takashima, M. Hiramatsu and *M. Hori, “Development of

measurement technique for carbon atoms employing vacuum ultraviolet absorption spectroscopy with a microdischarge hollow-cathode lamp and its application to diagnostics of nanographene sheet material formation plasmas”, J. Appl. Phys. 105, 113305(6pages), (2009). (査読有)

(16) T. Machino, W. Takeuchi, H. Kano, M. Hiramatsu and *M. Hori, “Synthesis of Platinum Nanoparticles on Two-Dimensional Carbon Nanostructures with an Ultrahigh Aspect Ratio Employing Supercritical Fluid Chemical Vapor Deposition Process”, Appl. Phys. Express 2, 025001(3pages), (2009). (査読有)

(17) W. Takeuchi, M. Ura, M. Hiramatsu, Y. Tokuda, H. Kano and *M. Hori, “Electrical Conduction Control of Carbon Nanowalls”, Appl. Phys. Lett. 92, 213103(3pages), (2008). (査読有)

(18) S. Kondo, K. Yamakawa, S. Den, H. Kano, M. Hiramatsu and *M. Hori, “Highly Reliable Growth Process of Carbon Nanowalls using Radical Injection Plasma-Enhanced Chemical Vapor Deposition”, J. Vac. Sci. Technol. B 26, pp.1294-1300, (2008). (査読有)

(19) *M. Hori and T. Goto, “Insights into sticking of radicals on surfaces for smart plasma nano-processing”, Appl. Surf. Sci. 253, pp. 6657-6671, (2007). (査読有)

(20) *M. Hori and T. Goto, “Progress of Radical Measurements in Plasmas for Semiconductor Processing”, Plasma Sources Sci. Technol. 15, pp. S74-S83, (2006). (査読有)

(21) *M. Hori and M.Hiramatsu, “Carbon Nanowalls Formation by Raadical Controlled Plasma Process”, Advanced in Science and Technology 48, pp. 119-126, (2006). (査読有)

(22) T. Sasada, Y. Nakakita, M. Takenaka and *S. Takagi, “Surface Orientation Dependence of Interface Properties of GeO2/Ge metal-oxide–semiconductor Structures Fabricated by Thermal Oxidation”, J. Appl. Phys. 106, 073716(7pages), (2009). (査読有)

(23) Y. Zhao, M. Takenaka and *S. Takagi, “On Surface Roughness Scattering-limited Mobilities of Electrons and Holes in Biaxially-tensile Strained Si MOSFETs”, IEEE Electron Device Letters 30, pp. 987-989, (2009). (査読有)

(24) Y. Zhao, M. Takenaka and *S. Takagi, “Comprehensive Understanding of Coulomb Scattering Mobility in Biaxially-Strained Si MOSFETs”, IEEE Trans. Electron Devices 56, pp. 1152-1156, (2009). (査読有)

(25) K. Morii, S. Dissanayake, S. Tanabe, R. Nakane, M. Takenaka, S. Sugahara and *S. Takagi, “Evaluation of Electron and Hole Mobility at Identical Metal-Oxide-Semiconductor Interfaces by using Metal Source/Drain Ge-On-Insulator Metal-Oxide- semiconductor Field-Effect Transistors”, Jpn. J. Appl. Phys. 48, 04C050(5pages), (2009). (査読有)

(26) H. Matsubara, T. Sasada, M. Takenaka and *S. Takagi, “Evidence of low interface trap density in GeO2/Ge 　　領域計画書－１３－（３）

Metal-Oxide-Semiconductor structures fabricated by thermal oxidation”, Appl. Phys. Lett. 93, 032104(3pages), (2008). (査読有)

(27) *S. Takagi, T. Irisawa, T. Tezuka, T. Numata, S. Nakaharai, N. Hirashita, Y. Moriyama, K. Usuda, E. Toyoda, S. Dissanayake, M. Shichijo, R. Nakane, S. Sugahara, M. Takenaka and N. Sugiyama, “Carrier-transport-enhanced channel CMOS for improved power consumption and performance”, IEEE Trans. Electron Devices 55, pp. 21-39, (2008). [Invited](査読有)

(28) *S. Takagi, T. Maeda, N. Taoka, M. Nishizawa, Y. Morita, K. Ikeda, Y. Yamashita, M. Nishikawa, H. Kumagai, R. Nakane, S. Sugahara and N. Sugiyama, “Gate Dielectric Formation and MIS Interface Characterization on Ge”, Microelectronic Engineering 84, pp. 2314–2319, (2007). [Invited] (査読有)

(29) T. Mizutani, O. Nakatsuka, A. Sakai, H. Kondo, M. Ogawa and *S. Zaima, “Novel Method to Introduce Uniaxial Tensile Strain in Ge by Microfabrication of Ge/Si1-xGex Structures on Si(001) Substrates”, Solid-State Electronics 53, pp. 1198-1201, (2009). (査読有)

(30) Y. Shimura, N. Tsutsui, O. Nakatsuka, A. Sakai and *S. Zaima, “Control of Sn Precipitation and Strain Relaxation in Compositionally Step-Graded Ge1-xSnx Buffer Layers for Tensile-Strained Ge Layers”, Jpn. J. Appl. Phys. 48, 04C130(4pages), (2009). (査読有)

(31) *O. Nakatsuka, A. Suzuki, S. Akimoto, A. Sakai, M. Ogawa and S. Zaima, “Dependence of Electrical Characteristics on Interfacial Structures of Epitaxial NiSi2/Si Schottky Contacts Formed from

Ni/Ti/Si System”, Jpn. J. Appl. Phys. 47, pp. 2402-2406, (2008). (査読有)(32) S. Takeuchi, Y. Shimura, O. Nakatsuka, *S. Zaima M. Ogawa and A. Sakai, “Growth of highly strain-

relaxed Ge1−xSnx/virtual Ge by a Sn precipitation controlled compositionally step-graded method”, Appl. Phys. Lett. 92, 231916(3pages), (2008). (査読有)

(33) *O. Nakatsuka, A. Suzuki, A. Sakai, M. Ogawa and S. Zaima, “Electrical properties of epitaxial NiSi2/Si contacts with extremely flat interface formed in Ni/Ti/Si(0 0 1) system”, Microelectron. Eng. 83, pp. 2272-2276, (2006). (査読有)

(34) *O. Nakatsuka, K. Okubo, A. Sakai, M. Ogawa, Y. Yasuda and S. Zaima, “Improvement in NiSi/Si contact properties with C-implantation”, Microelectron. Eng. 82, pp. 479-484, (2005). (査読有)

(35) Y. Ohara, T. Ueda, *A. Sakai, O. Nakatsuka, M. Ogawa, S. Zaima, E. Toyoda, H. Isogai, T. Senda, K. Izunome, H. Tajiri, O. Sakata, S. Kimura, T. Sakata and H. Mori, “Microstructures in directly bonded Si substrates”, Solid-State Electron 53, pp. 837-840, (2009). (査読有)

(36) E. Toyoda, *A. Sakai, T. Senda, H. Isogai, K. Izunome, O. Nakatsuka, M. Ogawa and S. Zaima, “Mechanical properties and chemical reactions at the directly bonded Si-Si interface”, Jpn. J. Appl. Phys. 48, 011202(5pages), (2009). (査読有)

(37) E. Toyoda, *A. Sakai, H. Isogai, T. Senda, K. Izunome, K. Omote, O. Nakatsuka and S. Zaima, “Characterization and analyses of interface structures in directly bonded Si(011)/Si(001) substrates”, Jpn. J. Appl. Phys. 48, 021208(4pages), (2009). (査読有)

(38) *A. Sakai, Y. Ohara, T. Ueda, E. Toyoda, K. Izunome, S. Takeuchi, Y. Shimura, O. Nakatsuka, M. Ogawa, S. Zaima and S. Kimura, “Interface and defect control for group IV channel engineering”, ECS Trans. 16, pp. 687-698, (2008). [Invited] (査読有)

(39) E. Toyoda, *A. Sakai, H. Isogai, T. Senda, K. Izunome, O. Nakatsuka, M. Ogawa and S. Zaima, “Characterization of bonding structures of directly bonded hybrid crystal orientation substrates”, Thin Solid Films 517, pp. 323-326, (2008). (査読有)

(40) *A. Sakai, M. Sakashita, M. Ogawa and S. Zaima, “Rare-earth metal oxides and their silicate/ aluminates as future gate dielectric films”, ECS Trans. 6, pp. 99-118, (2007). [Invited] (査読有)

(41) *M. Sato, T. Nabatame, T. Aoyama, Y. Nara and Y. Ohji, “Impact on Performance, Positive Bias Temperature Instability, and Time-Dependent Dielectric Dreakdown of n-Type Field Effect Transistors Incorporating Mg into HfSiON Gate Dielectrics”, Jpn. J. Appl. Phys. 48, 05DD01(4), (2009). (査読有)

(42) *W.W. Wang, K. Akiyma, W. Mizubayashi, T. Nabatame, H. Ota and A. Toriumi, “Effect of Al-diffusion-induced positive flatband voltage shift on the electrical characteristics of Al-incorporated high-k metal-oxide-semiconductor field-effective transistor”, J. Appl. Phys. 105, pp. 064108-064110,

　　領域計画書－１３－（４）

(2009). (査読有)(43) *T. Morooka, T. Matsuki, N. Mise, S. Kamiyama, T. Nabatame, T. Eimori, Y. Nara and Y. Ohji,

“Improvement of Device Characteristics for TiN Gate p-Type Metal-Insulator-Semiconductor Field-Effect Transistor with Al2O3-Capped HfO2 Dielectrics by Controlling Al2O3 Diffusion Annealing Process”, Jpn. J. Appl. Phys. 48, pp. 04C010-15, (2009). (査読有)

(44) *T. Nabatame, Y. Nunoshige, M. Kadoshima, H. Takaba, K Segawa, S. Kimura, H. Satake, H. Ota, T. Ohishi and A. Toriumi, “Changes in effective work function of HfxRu1-x alloy gate electrode”, Microelectronic Engineering 85, pp. 1524-1528, (2008). (査読有)

(45) *W.W. Wang, W. Mizubayashi, H. Ota, K. Akiyama, M. Ikeda, T. Nabatame and A. Toriumi, “Systematic investigation on anomalous positive Vfb shift in Al-incorporated high-k gate stacks”, Appl. Phys. Lett. 92, 162901(3), (2008). (査読有)

(46) *K. Iwamoto, Y. Kamimuta, A. Ogawa, Y. Watanabe, S. Migita, W. Mizubayashi, Y. Morita, M. Takahashi, H. Ota, T. Nabatame and A. Toriumi, “Experimental evidence for the flat-band voltage shift of high-k metal-oxide semiconductor devices due to the dipole formation at the high-k/SiO2 interface”, Appl. Phys. Lett. 92, pp. 132907-132910, (2008). (査読有)

(47) *H. Nakashima, D. Wang and H. Yang, “Optical and Electrical Characterization of Defects in SiGe-

on-Insulator” ECS Trans. 25, pp. 99-114, (2009). [Invited] (査読有)(48) H. Yang, D. Wang and *H. Nakashima, “Evidence for existence of deep acceptor levels in SiGe-on-

insulator substrate fabricate during Ge condensation technique” Appl. Phys. Lett. 95, 122103(3pages), (2009). (査読有)

(49) *H. Nakashima, D. Wang, Y. Sugimoto, Y. Suehiro, K. Yamamoto, M. Kajiwara, and K. Hirayama, “Electrical and structural evaluations of high-k gate dielectrics fabricated using plasma oxidation and the subsequent annealing for Hf/SiO2/Si structure”, Semicond. Sci. Technol. 23, 125020(6pages), (2008). (査読有)

(50) H. Yang, D. Wang, H. Nakashima, H. Gao, K. Hirayama, K. Ikeda, S. Hata, and *H. Nakashima, “Influence of top surface passivation on bottom-channel hole mobility of ultrathin SiGe- and Ge-on-insulator”, Appl. Phys. Lett. 93, 072104(3pages), (2008). (査読有)

(51) *D. Wang, H. Nakashima, J. Morioka and T. Kitamura, “Microphotoluminescence evaluation of local strain for freestanding Si membranes with SiN deposition”, Appl. Phys. Lett. 91, 241918(3pages), (2007). (査読有)

(52) Y. Sugimoto, M. Kajiwara, K. Yamamoto, Y. Suehiro, D. Wang and *H. Nakashima, “Effective work function modulation of TaN metal gate on HfO2 after post-metallization annealing”, Appl. Phys. Lett. 91, 112105(3pages), (2007). (査読有)

(53) N. Yasuda, H. Murayama, Y. Fukuyama, J. Kim, *S. Kimura, K. Toriumi, Y. Tanaka, Y. Moritomo, Y. Kuroiwa, K. Kato, H. Tanaka and M. Takata, “X-ray diffractometry for the structure determination of a submicrometre single powder grain”, J. Synchrotron Rad. 13, pp. 352-357, (2009). (査読有)

(54) V. Mizeikis, S. Kimura, N. V. Surovtsev, V. Jarutis, A. Saito, H. Misawa and *S. Juodkazis, “Formation of amorphous sapphire by a femtosecond laser pulse induced micro-explosion”, Appl. Surf. Sci. 255, pp. 9745-9749, (2009). (査読有)

(55) Y. Ohara, T. Ueda, *A. Sakai, O. Nakatsuka, M. Ogawa, S. Zaima, E. Toyoda, H. Isogai, T. Senda, K. Izunome, H. Tajiri, O. Sakata, S. Kimura, T. Sakata and H. Mori, “Microstructures in directly bonded Si substrates”, Solid-State Electronics 53, pp. 837-840, (2009). (査読有)

(56) *木村滋, 田中義人, 山田昇，高田昌樹，“反応現象の X線ピンポイント構造計測 ―DVD 材料の光記録現象を SPring-8 で見る―”, 放射光 22, pp. 231-240, (2009). (査読無)

(57) Y. Fukuyama, N. Yasuda, J. Kim, H. Murayama, Y. Tanaka, S. Kimura, K. Kato, S. Kohara, Y. Moritomo, T. Matsunaga, R. Kojima, N. Yamada, H. Tanaka, T. Ohshima and *M. Takata, “Time-Resolved Investigation of Nanosecond Crystal Growth in Rapid-Phase-Change Materials: Correlation with the Recording Speed of 　 Digital Versatile Disc Media”, Appl. Phys. Express 1, 045001(3pages), (2008). (査読有)

　領域計画書－１３－（５）(58) S. Takeda, S. Kimura, O. Sakata and *A. Sakai, “Development of a High-Angular-Resolution

Microdiffraction System for Reciprocal Space Map Measurements”, Jpn. J. Appl. Phys. 45, L1054-L1056, (2006). (査読有)

(59) *T. Nakayama, S. Sotome and S. Shinji, “Stability and Schottky barrier of silicides: First-principles study”, Microelectronic Engineering 86, pp. 1718-1721, (2009). (査読有)

(60) *Y. Tomita, T. Nakayama and H. Ishii, “Transient current behavior through molecular bridge systems; effects of intra-molecule current on quantum relaxation and oscillation", e-J. Surf. Sci. Nanotech. 7, pp. 606-616, (2009). (査読有)

(61) *Y. Takei and T. Nakayama, “First-principles Study of Schottky-Barrier Behavior at Metal/InN Interfaces”, Jpn. J. Appl. Phys. 48, 081001(5pages), (2009). (査読有)

(62) *T. Nakayama, S. Shinji and S. Sotome, “Why and How Atom Intermixing Proceeds at Metal/Si Interfaces; Silicide Formation vs. Random Mixing”, ECS Trans. 16, pp.787-795, (2008). [Invited] (査読有)

(63) R. Kobayashi and *T. Nakayama, “Atomic and electronic structures of stair-rod dislocations in Si and GaAs”, Jpn. J. Appl. Phys. 47, pp. 4417-4421, (2008). [Invited] (査読有)

(64) M. Oda and *T. Nakayama, “Energy-level alignment, ionization, and stability of bio-amino acids at amino-acid/Si junctions”, Jpn. J. Appl. Phys. 47, pp. 3712-3718, (2008). (査読有)

(65) *中山隆史, 白石賢二 , “金属／絶縁体界面の物理：ショットキーバリアと原子混晶化” , 表面科学, 28巻, pp. 28-33, (2007). (査読有)

(66) *H. Omi, H. Kageshima, T. Kawamura, M. Uematsu, Y. Kobayashi, S. Fujikawa, Y. Tsusaka, Y. Kagoshima and J. Matsui, “Stability-instability transition of reaction fronts in thermal silicon oxidation”, Phys. Rev. B 79, 245319(6pages), (2009). (査読有)

(67) *H. Kageshima and A. Fujiwara, “First-principles study on inversion layer properties of double-gate atomically thin silicon channels”, Appl. Phys. Lett. 93, 043516(3pages), (2008). (査読有)

(68) *S. Yabuuchi, H. Kageshima, Y. Ono, M. Nagase, A. Fujiwara and E. Ohta, “First-principles Study on Origin of Ferromagnetism for MnSi1.7 nanoparticles in Si”, Phys. Rev. B 78, 045307(7pages), (2008). (査読有)

(69) *H. Kageshima, M. Uematsu, T. Akiyama and T. Ito, “Microscopic Mechanism of Silicon Oxidation Process”, ECS Trans. 6, pp. 449-463, (2007). [Invited] (査読有)

(70) *H. Kageshima, M. Uematsu, T. Akiyama and T. Ito, “Oxygen trap hypothesis in silicon oxide”, Jpn. J. Appl. Phys. 45, pp. 7672-7674, (2006). (査読有)

(71) *H. Kageshima, M. Uematsu, K. Akagi, S. Tsuneyuki, T. Akiyama and K. Shiraishi, “Transport mechanism of interfacial network forming atoms during silicon oxidation”, Jpn. J. Appl. Phys. 45, pp. 694-699, (2006). (査読有)

(72) *J. Ushio and T. Maruizumi, “Transfer of a Positive Fixed Charge between Si and SiO2 in Si/SiO2

Interface with Hydrogen Migration”, ECS Trans. 6, pp. 27-42, (2007). (査読有)(73) *M.Higuchi, S.Sugawa, E. Ikenaga, J. Ushio, H. Nohira, T. Maruizumi, A. Teramoto, T. Ohmi and T.

Hattori, “Subnitride and valence band offset at Si3N4 interface formed using nitrogen-hydrogen radicals”, Appl. Phys. Lett. 90, 123114(3pages), (2007). (査読有)

(74) *M. Sato, T. Ohashi, T. Maruizumi and I. Kitagawa, “Crystal Plasticity Analysis of Dislocation Accumulation in ULSI Cells with Consideration of Temperature Dependence of the Lattice Friction Stress for Silicon”, Key Engineering Materials 340-341, pp. 199-204, (2007). (査読有)

(75) T. Hattori, H. Nohira, S. Shinagawa, M. Hori, M. Kase and *T. Maruizumi, “Angle-resolved photoelectron spectroscopy on gate insulators”, Microelectronics Reliability 47, pp. 20-26, (2007). (査読有)

(76) *M. Sato, T. Ohashi, T. Maruizumi and I. Kitagawa, “Crystal Plasticity Analysis of Thermal Deformation and Dislocation Accumulation in ULSI Cells”, Key Engineering Materials 324-325, pp. 1035-1038, (2007). (査読有)

(77) *J. Ushio, Y. Okuyama and *T. Maruizumi, “Electric-field dependence of negative-bias temperature instability”, J. Appl. Phys. 97, 086101(3pages), (2005). (査読有)　　　

二重下線は計画研究代表者、一重下線は研究分担者および連携研究者