sequentiële schakelingen n toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang
TRANSCRIPT
![Page 1: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/1.jpg)
Sequentiële schakelingen
Toestand uitgang bepaald door:– ingangen;– vorige toestand uitgang
![Page 2: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/2.jpg)
Flipflops/latches
Set-Reset latch D-latch D-flipflop JK-flipflop
![Page 3: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/3.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0
0 1
1 0
1 1
0
0
![Page 4: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/4.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0 1 1 strijdig
0 1
1 0
1 1
0
0
1
1
![Page 5: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/5.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0 1 1 strijdig
0 1
1 0
1 1
0
1
![Page 6: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/6.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0 1 1 strijdig
0 1 1 0 set
1 0
1 1
0
1
1
1 0
![Page 7: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/7.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0 1 1 strijdig
0 1 1 0 set
1 0 0 1 reset
1 1
1
0
0
1
1
![Page 8: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/8.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0 1 1 strijdig
0 1 1 0 set
1 0 0 1 reset
1 1
1
1
![Page 9: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/9.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0 1 1 strijdig
0 1 1 0 set
1 0 0 1 reset
1 1
1
1
![Page 10: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/10.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0 1 1 strijdig
0 1 1 0 set
1 0 0 1 reset
1 1
1
1
1
![Page 11: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/11.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0 1 1 strijdig
0 1 1 0 set
1 0 0 1 reset
1 1 1 0
1
1
1
1 0
![Page 12: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/12.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0 1 1 strijdig
0 1 1 0 set
1 0 0 1 reset
1 1 0 1
1
1
0
0 1
![Page 13: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/13.jpg)
Set-Reset latch
set
reset
set reset Q Q operatie
0 0 1 1 strijdig
0 1 1 0 set
1 0 0 1 reset
1 1 q q memory
1
1
q
q
![Page 14: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/14.jpg)
set
Set-Reset latch
reset
set reset Q Q operatie
1 1 0 set
1 0 1 reset
1 1 q q memory
1
1
q
q
![Page 15: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/15.jpg)
set
D-latch
reset
EDataQQ operatie
1 1
1 0
0 x
![Page 16: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/16.jpg)
set
D-latch
reset
EDataQQ operatie
1 1
1 0
0 x
1
11
1
0
0
![Page 17: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/17.jpg)
set
D-latch
reset
EDataQQ operatie
1 1 1 0 set
1 0
0 x
1
11
1
0
0
0
1
![Page 18: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/18.jpg)
set
D-latch
reset
EDataQQ operatie
1 1 1 0 set
1 0
0 x
0
1
1
0
![Page 19: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/19.jpg)
set
D-latch
reset
EDataQQ operatie
1 1 1 0 set
1 0 0 1 reset
0 x
0
1
1
0
1
1
0
0
![Page 20: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/20.jpg)
set
D-latch
reset
EDataQQ operatie
1 1 1 0 set
1 0 0 1 reset
0 x
x
0
![Page 21: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/21.jpg)
set
D-latch
reset
EDataQQ operatie
1 1 10 set
1 0 01reset
0 x q q memory
x
0
1
1
![Page 22: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/22.jpg)
D-flipflop
CLOCKDataQQ operatie
1 1 0load ‘1’ 0 0 1load ‘0’ x q q memory
edge
![Page 23: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/23.jpg)
Flank- of edgetriggered Kloksignaal
time
positive edge negative edge
level
![Page 24: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/24.jpg)
Twee manieren van “triggeren”
“level triggered”: latches “edge triggered”: flipflops
![Page 25: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/25.jpg)
JK-flipflop
J K Q A B D Qna klokpuls operatie
0 0 q
0 1 q
1 0 q
1 1 q
CLOCK
J
K
&
&
1
1
1D
C1
1J
1K
Q
Q
J
K
C1CLKD
B
A
![Page 26: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/26.jpg)
JK-flipflop
J K Q A B D Qna klokpuls operatie
0 0 q
0 1 q
1 0 q
1 1 q
CLOCK
J
K
&
&
1
1
1D
C1
1J
1K
Q
Q
J
K
C1CLK0
0
q
q
B
A
D
![Page 27: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/27.jpg)
JK-flipflop
J K Q D Qna klokpuls operatie
0 0 q q q memory
0 1 q
1 0 q
1 1 q
CLOCK
J
K
&
&
1
1
1D
C1
1J
1K
Q
Q
J
K
C1CLK0
0
q
q
0
q
q
1
![Page 28: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/28.jpg)
JK-flipflop
J K Q D Qna klokpuls operatie
0 0 q q q memory
0 1 q
1 0 q
1 1 q
CLOCK
J
K
&
&
1
1
1D
C1
1J
1K
Q
Q
J
K
C1CLK1
1
q
q
?
?
?
![Page 29: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/29.jpg)
JK-flipflop
J K Q DQna klokpuls operatie
0 0 q q q memory
0 1 q
1 0 q
1 1 q q q toggle
CLOCK
J
K
&
&
1
1
1D
C1
1J
1K
Q
Q
J
K
C1CLK1
1
q
q
0
q
q
![Page 30: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/30.jpg)
Frequentiedeler
1 1J
1K
C1
Q
1
1 1J
1K
C1
Q
1
1 1J
1K
C1
Q
1
1 1J
1K
C1
Q
1
CLOCK
Q0 Q1 Q2 Q3
Q3
CLOCK
Q2
Q1
Q0
![Page 31: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/31.jpg)
Pauze
13.30 uur vervolg college over:
• DRAM
• SRAM
![Page 32: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/32.jpg)
Static RAM cell (SRAM)
![Page 33: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/33.jpg)
Static RAM cell (SRAM)
5 Volt
0 Volt
5 V
1 k
1 M
5 Volt
0 Volt
0 V
1 k
1
![Page 34: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/34.jpg)
Static RAM cell (SRAM)
![Page 35: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/35.jpg)
Dynamic RAM cell (DRAM)
10-15 F
![Page 36: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/36.jpg)
16 Megabit DRAM (4M *4)
![Page 37: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/37.jpg)
Pin configuration 16 M-bit DRAM
![Page 38: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/38.jpg)
512 * 512 *1* 8262.144 * 8 bits 256 kByte DRAM
![Page 39: Sequentiële schakelingen n Toestand uitgang bepaald door: –ingangen; –vorige toestand uitgang](https://reader036.vdocuments.net/reader036/viewer/2022062620/551a75c4550346b52d8b5153/html5/thumbnails/39.jpg)
The Memory Hierarchy
Edge triggered flipflops
SRAM
DRAM