sistemas operativos i. cpu es un chip cerebro del computador procesador los objetivos de la cpu son...
TRANSCRIPT
Sistemas Operativos I
CPU
• Es un chip• Cerebro del computador• Procesador
• Los objetivos de la CPU son– Captar instrucciones– Interpretar instrucción– Captar datos– Procesar datos– Escribir datos– Intercambia datos con la memoria (registros)
Vista del procesador
General Interna
Funcionamiento
Flujo de datos, ciclo captación
tx = unidad de
tiempo/ciclo de reloj)
()= denota “el contenido de”
• t1: MAR <- (PC)• t2: MBR <- (memoria)
PC <- (PC) +1• t3: IR <- (MBR)
• t1: MAR <- (PC)• t2: MBR <- (memoria)• t3: PC <- (PC) +1
IR <- (MBR)
Evolución del Procesador
4bits
8bits
16bits
32bits
64bits
32bits
32bits
64bits
Núcleo:
• Parte del procesador que realiza las actividades de un CPU Real
Chipset:
• Circuitos Integrados auxiliares necesarios por un sistema para realizar una tarea
Interrupciones
• Una interrupción es la suspensión de la secuencia normal de ejecución de un proceso.
• Permite mejora la eficiencia del procesamiento.• Permite que el procesador ejecute otras instrucciones
mientras que una operación de I/O está en proceso.• Es la suspensión de un proceso causado por un
acontecimiento externo a ese proceso y ejecutado de tal forma que el proceso pueda ser reasumido más adelante.
Tipos de Interrupciones• De Programa. Generadas por la ejecución de alguna instrucción tales
como:– Overflow (desbordamiento aritmetico)– Division por zero– Intento de ejecutar una instrucción ilegal de la máquina– Referencia fuera del espacio de memoria permitido para el usuario
• De Reloj. Generadas por el reloj interno del procesador (funciones regulares)
• De E/S. Generadas por el controlador de E/S, para indicar termino de E/S, condiciones de error.
• Por falla de Hardware. Error de paridad, falta de energía.
Vector de InterrupcionesVector Uso
0 Error: División por cero1 Excepciones para depuración (ejecución paso a paso)2 Interrupción no enmascarable3 Punto de ruptura interrupción (Instrucción INT)4 Desbordamiento ("Overflow"); utilizado cuando un cálculo aritmético se desborda. Instrucción INTO5 (reservado)6 Código de instrucción no válido7 Coprocesador no disponible8 Fallo doble9 (reservado)10 TSS no válido11 Segmento no disponible12 Excepción de pila13 Protección general14 Fallo de página15 (reservado)16 Error de coprocesador
17-31 (reservado)32-255 Disponibles para interrupciones enmascarables
Administración de Interrupciones
• Es un programa que determina la naturaleza de la interrupción y ejecuta la acción que sea necesaria.
• El control es transferido a este programa.• Por lo general es parte del S.O.• Se denomina Rutina de Servicio de Interrupciones (ISR: Interrupt service routine) (interrupt handler).• El proceso que es interrumpido no debe de tener algo en
especial, esta función es responsabilidad total de la ISR
Transferencia de Control
..............
..............
..............
..............
..............
..............
..............
1. .............2. .............3. .............4. .............5. .............
i. .............i+1 ..................m ............
ISRProceso actual
Interrupción
Tratamiento de una InterrupciónEl controlador del dispositivo u otro
sistema del hardware genera una interrupción
El procesador carga el nuevo valor del PC dependiendo de la
interrupción
El procesador inserta la PSW y el PC en la pila
El procesador finaliza la ejecución de la
instrucción en curso
El procesador acusa el recibo de la interrupción
Restaurar los valores anteriores de PSW y
PC
Interrupción del proceso
Salvar el resto de la información de estado
del proceso
Restaurar la información de estado
del proceso
Hardware
Software
Interconexión con Buses
• Un bus es un mecanismo de interconexión entre distintas unidades funcionales
• Medio de transmisión compartido• Está compuesto por varias líneas donde cada línea es
capaz de transmitir señales binarias “1” o “0”• El bus principal es el “Bus del sistema” que conecta
CPU con memoria y con módulos de E/S
Estructura del BusLíneas/bus de datos: camino para transferir datosentre el resto de componentes de un computador.Su anchura (número de líneas eléctricas) suele seruna potencia de dos (8=2^3, 16=2^4, 32=2^5, 64=2^6, ...).Líneas/bus de direcciones: designan laposición/dirección de los datos. Son salidas de laCPU/procesador y determinan capacidad dedireccionamiento.Líneas/bus de control: controlan el acceso y uso delas líneas/buses anteriores.
Elementos de diseño del busTipos de buses Las líneas de los buses se dividen en:
Dedicadas.- Usa líneas separadas para direcciones y datos Multiplexadas.-Usa las mismas líneas
Método de arbitraje.- el control del bus puede necesitar mas de un módulo
Centralizado.- Un único dispositivo asigna tiempos en el bus Distribuido.- Cada módulo puede controlar el acceso al bus
Temporización.- forma de controlar los tiempos en el bus
Sincrónico.- la presencia de un evento está determinada por la presencia de un reloj
Asincrónico.- la presencia de un evento en e l bus es consecuencia y d epende de que se produzca un evento previo no precisan la ex istencia de una señal de reloj
18
MEMORIA
• Memoria: Elemento de Estado Almacena Datos e Instrucciones de Programa(s)
20
Jerarquías de MemoriaVarios Niveles de Memoria, Tamaño y Velocidad
Tecnologías de Memoria
Registros
CacheInstr.
CacheDatos
CacheNivel
II
MemoriaPrincipal
DiscoDuro
Aumenta TamañoAumenta Costo por Byte y la Velocidad de Acceso
SRAM DRAM DiscoTiempo de Acceso 2-25 ns 60-120 ns 10-20 millones nsCosto US$100-US$250 por MB US$5-US$10 por MB US$0.1-US$0.2 por MBAlmacenamiento 1 MB 1 GB 20 GB
SRAM- RAM Estática
• Los bits se almacenan como interruptores encendidos o apagados
• Construcciones más complejas
• Más grandes por bit• Más cara• No necesita circuitos de
refrescado• Más rápida
DRAM – RAM Dinámica
• Los bits se almacenan como carga en capacitores
• Los condensadores tienden a descargarse
• Requieren refrescos periódicos para mantener almacenados los datos
• Más pequeña por bit• Más econónica• Necesita circuitos de refrescado• Más lenta
21
22
Corresponde al Primer Nivel de la Jerarquía de Memoria
CacheInstr.
CacheDatos
CacheNivel
IIProcesador
Registros
El CPU y la memoria tienen tiempos de acceso muy diferentes. Para mejorar la
situación se inserta una memoria intermedia, que se denomina Memoria
Caché
Es Accesada Durante los Ciclos de Búsqueda de Instrucción y Durante los
Accesos a Memoria de Datos
Tiempo de Acceso a la Cache Debe ser Compatible con Velocidad del
Procesador.
Memoria Virtual• Es el proceso que permite aumentar la
memoria principal, usando la secundaria.
Memoria Principal
Simula que existe una Memoria Principal de gran tamaño cuando se ejecuta un Programa.
MEMORIA ROMRead Only Memory Memoria que conserva el
contenido aún cuando se desconectaTIPOS• EPROM (Erasable-Programable Read Only Memory)
– Funciona con el principio de fusibles– Puede borrarse mediante luz ultravioleta– Se reprograma eléctricamente
• EEPROM (Electrically Erasable-Programable Read Only Memory)– Funciona con el principio de fusibles– Puede borrarse con impulsos eléctricos controlados– Se reprograma eléctricamente
• Flash– Funciona igual que la EEPROM pero a una velocidad de
operación y programación mayor.
M. cache
PROGRAMAS DE APLICACIÓN
DISPOSITIVOS FÍSICOSDISPOSITIVOS FÍSICOS
MICROPROGRAMACIÓNMICROPROGRAMACIÓN
LENGUAJES DE MÁQUINALENGUAJES DE MÁQUINA
SISTEMA OPERATIVOSISTEMA OPERATIVO
COMPILADORESCOMPILADORES EDITORESEDITORES INTERPRETE DE COMANDOS
INTERPRETE DE COMANDOS
SISTEMASSISTEMAS APLICACIONESAPLICACIONES JUEGOSJUEGOS
PROGRAMAS DEL SISTEMA
0’s Y 1’s
BIOS
TARJETAS, CIRCUITOS
COMPUTADOR
Sistema Operativo
• Explota los recursos de hardware de uno o más procesadores.
• Provee un conjunto de servicios al usuario del sistema
• Administra la memoria y los dispositivos de E/S
• Los Sistemas Operativos son programas para la administración eficiente de los recursos del computador.
USUARIOS
PROGRAMADORESADMINISTRADORES
BIBLIOGRAFÍA
• Sistemas Operativos, Diseño e Implementación, Andrew S. Tanenbaum.
• Sistemas Operativos, William Stalling• Material del ISED• Vídeos de Youtube