unfv – facultad de ingeniería electrónica e informática laboratorio

Ing. Amador Humberto Vivar Recarte

2013 FACULTAD DE

INGENIERÍA ELECTRÓNICA E INFORMÁTICA

UNFV – FACULTAD DE INGENIERÍA ELECTRÓNICA E INFORMÁTICA LABORATORIO DE CIRCUITOS DIGITALES I Guías de Laboratorio

UNFV – Facultad de Ingeniería Electrónica e Informática Laboratorio de Circuitos Digitales I

Ing. Amador Humberto Vivar Recarte Página 2

GUÍA Nº01

INSTRUMENTACIÓN USO DEL OSCILOSCOPIO DIGITAL

HAMEG HMO 1522

OBJETIVO

Conocer y utilizar las funciones básicas de un osciloscopio digital de última generación para la medición de formas de onda.

MATERIAL

Esta práctica se realizará en equipos de 3 alumnos por equipo. Cada equipo de trabajo requiere elsiguiente material:

EQUIPOS

1 osciloscopio digital HAMEG 1522. 1 Fuente de corriente directa. 1 Generador de funciones. INSUMOS 15 Resistencias de diferente valor. 2 Cables

MARCO TEÓRICO



2 Gigamuestras por segundo en tiempo real, convertidores A/D Flash de bajo ruido (clase de referencia).

2 Mega Puntos de memoria. Memoria Zoom hasta 50.000:1.

MSO (con la opción para señales mixtas HO3508) con 8 canales lógicos (para diagramas de tiempo).

Sincronismo de bus serie y su decodificación por hardware incluido presentación en tabla. Opciones: I2C + SPI + UART/RS-232, CAN/LIN.

Búsqueda automática de eventos definidos por el usuario.

Pass/Fail-Prueba de tolerancia mediante máscaras.

Sensibilidad vertical 1 mV/Div, Margen del Offset ±0,2…±20 V.

12 Div en dirección X, 20 Div en dirección Y (VirtualScreen)

Modos de disparo: Pendiente, Vídeo, Ancho de Impulso,Lógica, Retardado, Evento.

Tester de componentes, frecuencímetro de 6 dígitos. Automediciones:máx. 6 parámetros incluido la estadística, Editorde fórmulas matemáticas,Cursor de relación, FFT: 64 kilo Puntos.

Ventilador supersilencioso.

3 salidas USB para memorias masivas, impresora y controlremoto

Instalación

Configuración del instrumento. Hay pies de apoyo pequeños en la parte inferior que se pueden plegar hacia fuera. Por favor, asegúrese de que esté completamente desplegada en los pies es para asegurar la estabilidad del instrumento.

Seguridad

El instrumento cumple con la VDE 0411 parte 1 Normas para la medición eléctrica, control e instrumentos de laboratorio, fue en consecuencia fabricado y probado. Se salió de fábrica en condiciones de perfecto estado. Por lo tanto, también corresponde a la norma europea EN 61010-1 y la Norma Internacional IEC 1010-1. Con el fin de mantener este estado y garantizar un funcionamiento seguro, el usuario está obligado a observar las advertencias y sugerencias para su uso en esta guía. Encapsulado, chasis, así como todos los terminales de medición están conectados a tierra de seguridad de la red eléctrica. Todas las partes metálicas accesibles se probaron frente a la red eléctrica con 2200 VDC. Este instrumento cumple con la clase de protección I. El osciloscopio sólo puede ser operado de la toma de red con conector de tierra de seguridad. El enchufe debe estar instalado antes de conectar cualquier señal. Está prohibido separar la conexión a tierra de seguridad. Si se sospecha que una operación no se puede garantizar que no vaya a utilizar el instrumento más y bloquear a la basura en un lugar seguro.


1 2 A

B C D4546474850 49

54

515253

Modo de operación


1

46 47

2 A B C D

50

49 52

53 54

51 48

52

1

8

47

6

3

5

15

1.1 Vista frontal En la parte frontal se encuentra la tecla de encendido , con el fin de encenderel instrumento o entrar el modo stand by. Si el instrumento estáen modo de espera, esta luz de la tecla de color rojo. Si el osciloscopioes apagadocon el interruptor de alimentación principal en la parte trasera, la luz roja setambién se apagará (esto tomará algunos segundos). Ademásencuentra en el panel frontal: el panel de control , ,, , ,los conectores BNC de las entradas analógicas y, la sondaAjuste de la salida , la fuente de señal del bus , los conectorespara la sonda lógica HO3508 opcional , un puerto USB para mandos USB, la pantalla TFT , las entradas para el probador de componentesy el LED para mostrar actividad en la interfaz remota. En las versiones de dos canales (2 CH) aquí hay señal Triggerexterno y conector Z-BNC de entrada en el lado derecho. NOTA: Tenga en cuenta que el conector de la punta de prueba lógica (sonda lógica) activa HO3508 es únicamente para esta sonda. Alguna conexión cualquiera podría destruir las entradas de este puerto. 1.2 Panel de control Los controles en el panel frontal permiten el acceso directo a la mayoría de las funciones importantes, todas las funciones extendidas están disponibles a travésde la estructura del menú usando las teclas de función gris. Latecla de encendido se distingue claramente por su diseño. Loscontroles más importantes estánretro-iluminados por LED de colores para indicar inmediatamentelos ajustes actuales. El panel se subdivide enestas cuatro áreas: Zona A

Esta área abarca estas tres partes: CURSOR/MENU - ANALYZE - GENERAL. En la parte CURSOR/MENU encontrará las funciones de cursor, selecciona el cursor general y botón de ajuste , el botónIntensidad/Persistencia , botón para llamar a un teclado virtual, la tecla para la conmutación entre la resolución fina y gruesade la perilla universal y la tecla para la selección de pantalla Virtual .

NOTA.-Tenga en cuenta que si pulsa el botón AUTOSET más de 3 segundos, la HMO se restablecerá a sus ajustes por defecto.



9

10

11

12

16

14

15 13

17

18

19 20

21

25

22 23

26

27

28

29

31 32 33

34

36

30

34

La parte ANALIZE permite la selección directa de pantallas FFT ,el modo Quick-view(modo vista rápida) (todos los parámetros importantes de la señal actualen visualización), y la función "Automeasure" para lamedición automática de parámetros. La parte del encabezado GENERALcomprende las siguientes teclas:SAVE/ RECALLpara guardar y recuperar la configuración del instrumento,señales de referencia, señales, pantallas y conjuntos de fórmulas,HELP, DISPLAY paraentrar ala configuración de pantalla generales, AUTOSET , SETUP para acceder al generalconfiguración (por ejemplo, el idioma), FILE/PRINT. Zona B:

En ésta zona destaca la escala vertical. En el área vertical encontrarse todos los controles de los canales analógicostales como el botón de control de posición, el XY o tecla de selección del modo de probador de componentes, laperilla de ajuste de ganancia vertical , la tecla de menú extendidofunciones , lasteclas de selección de canal de a , que también sirven como ellas teclas de selección. Hay también latecla de función matemática y los ajustes de la señal de referencia .

Zona C: Este disparador área del panel de control ofrece todas las funciones para el ajuste del nivel de activación, la selección de disparador automático o normal , el tipo de disparador ,la fuente de disparo , barrido simple , la pendiente de disparo , los filtros de la señal de disparo . Además, hay indicadores de estado que indican si la señal cumple con las condiciones de disparo y que pendiente fue seleccionada .



37 38 39

39

40

44

42

43

2

5

Zona D: Las teclas en esta área del panel de control HORIZONTAL permiten desplazar la posición de disparo horizontal, ya sea paso a paso o el uso de la más pequeña de las perillas. Además, este menú permite ajustar manualmente marcador y establecer criterios de búsqueda para eventos. La tecla retro-iluminada controla el modo de ejecución o parada, la tecla se ilumina en rojo en el modo de parada. La tecla activa la función de zoom, la tecla , la selección de los modos de adquisición, la tecla el acceso a los menús de base de tiempo. El mando permite ajustar la velocidad de base de tiempo. A la izquierda del panel de control se encuentran las teclas de función que controlar las funciones del menú.

1.3 Pantalla El HMO está equipado con una de 6,5 "(16,5 cm) LED retro-iluminada TFT en color con resolución VGA (640 x 480 píxeles). En el modo normal (los menús no son mostrados) hay 12 divisiones en la dirección x. Si los menús se muestran, esto se reduce a 10 divisiones. A la izquierda de las flechas en pantalla pequeña zona [1] indican los potenciales de referencia de los canales. La línea por encima de la cuadrícula contiene información de estado y configuración tal como la velocidad de base de tiempo, el retardo de disparo y otras condiciones de activación, la velocidad de muestreo real, y el modo de adquisición [2]. A la derecha de la retícula un pequeño menú contiene los ajustes más importantes del canal que en realidad se está visualizando, estos se pueden seleccionar con las teclas de función [3]. En la parte inferior de la pantalla, los resultados de medición de losparámetros y de los cursores, los ajustes de los canales verticales activados, de la señal de referencia, y de las curvas matemáticamente derivadas [4] sonmostrados. Dentro de la retícula, las señales de los canales seleccionados se muestran. Normalmente, 8 divisiones verticales son mostradas sino pueden ser virtualmente extendidas a 20 divisiones que se pueden visualizar con el botón de barra de desplazamiento (SCROLL BAR) .



1

1

2

2

13

1.4 Compensación de la Sonda HZ-010 Atenuación: 10:1 (x10) Ancho de banda: 250 MHz Tiempo de subida: <1,4 ns Impedancia de entrada: 10 MΩ II 15 pF Tensión máx. de entrada: 400 V (DC + pico AC) Compensación en Baja Frecuencia (BF): 1 trimmer Compensación en Radio Frecuencia (RF): 2 trimmer Longitud de cable: 1,2 m Identificación del factor de atenuación: automático al conectarse Categoría de medida: CAT I Señal Sub-compensadaSeñal Sobre-compensada Señal perfecta 1.4 Poner al Osciloscopio en configuración de fábrica Oprimir la tecla SETUP y seleccione la opción de configuración de fábrica.



MATERIALES Y EQUIPOS A UTILIZAR 1 Osciloscopio HAMEG Instruments HMO1522 1 Generador de funciones HAMEG Instruments SIGLENT SDG1010 1 Sonda HZ-010. 1 Cable BNC-BNC de 50 Ohms de impedancia característica. Cable RG-8/U-50 (el cable RG-58/U-50) es utilizado en antena. AL RECIBIR LA SONDA COLOCARSELA EN EL CUELLO Y DEVOLVERLA PUESTA EN EL CUELLO. NO ARRUGUE EL CABLE DE LA SONDA. PROCEDIMIENTO I. Calibración del Osciloscopio

1. Encender el Osciloscopio esperando hasta el instante en que la

cuadrícula (grid) aparezca en la pantalla. 2. Asegurarse que ninguna sonda esté conectada durante éste proceso. 3. Oprimir el botón SETUP (Configuración). 4. Presionar la tecla de configuración de fábrica. 5. Una vez que se termine de calibrar por software, conectar la sondaal

CH1 y a los bornes de ajuste (tenga mucho cuidado) para ver si existe algún problema de compensación (observe la figura). Si no existiese, saltarse al punto (III). En caso contrario proceder al paso (II).

II. Compensación de la sonda

1. Observar el tipo de conector BNC que posee la sonda HZ-010 para

ubicarla con mucho cuidado al canal CH1. 2. Si la sonda es HZ-010, la detección de la relación de atenuación es

detectada de forma automática (x10). 3. Observe la señal en la pantalla. Si no sale como señal perfecta, mueva

el trimmer de baja frecuencia (BF) utilizando un perillero de plástico hasta lograr la señal perfecta.

No se puede trabajar con señales demasiado altas ya que la sonda nos limita a utilizar (x10) como medida de protección del instrumento ante tensiones altas, pero sacrificando el poder utilizar tensiones muy bajas (en



mV) ya que el voltaje que llega será bajísimo e indetectable por el instrumento.

III. Medición de señales.

1. La señal obtenida en el paso 3 de la parte II, será sometida a mediciones

oprimiendo la tecla QUICK VIEW (Vista rápida), en la cual salen los parámetros principales de la señal medida como por ejemplo. a) Potencial pico positivo y negativo. b) Tiempo de nivel alto y de nivel bajo, si la señal es cuadrada. c) Voltaje medio. Otros parámetros a medir son: a) Valores RMS b) Valores pico a pico de votlaje. c) Frecuencia d) Período e) Amplitud f) Número de flancos de subida. g) Ancho de pulso positivo. h) Ancho de pulso negativo. i) DutyCycle positivo (ciclo útil positivo) j) DutyCycle negativo (ciclo útil negativo).

IV. Medición de Señales provenientes de un generador de funciones.

1. Conectar a la línea de alimentación el generador de funciones y adaptar

el cable BNC-BNC al canal 1. 2. Sintonizar las siguientes señales en la siguiente tabla: Dibuje.

Amplitud Frecuencia

3 Vpp 1 Khz

3.5 Vpp 20 Khz

500 mVpp 13 Khz

2 uVpp 140 Khz

3 Vpp 1 Mhz

3. Tomar 10 mediciones adicionales. Dibuje cada señal.



GUÍA Nº02

ESTUDIO DE LAS FUNCIONES LÓGICAS OBJETIVOS:

Familiarizar al alumno con los manuales de circuitos integrados de las familiaslógicas TTL y CMOS. Obtener las tablas de verdad de las compuertas AND, OR, NOT, NAND, NOR y

XOR. Demostrar que una compuerta de tres entradas puede implementarse mediantedos compuertas de dos entradas conectadas en cascadas. INTRODUCCIÓN Las compuertas lógicas son los elementos fundamentales utilizados en laimplementación de redes combinatorias. Sus entradas y salidas son variables binarias definidas por los valores lógicos de “0” y “1”; es decir, son señales eléctricas caracterizadas por un nivel de tensión bajo “L” o alto “H”. Los márgenes de tensión específicos para definir “H” y “L” dependen de la tecnología de semiconductores utilizada en la fabricación del dispositivo. “H” y “L” regularmente están definidos cada uno por margen de valores con una amplitud considerable de separación. Por ejemplo, con lalógica transistor-transistor (TTL), “H” se define por el intervalo de 2.0 a 5.0 V mientras que “L” se define en el intervalo de 0 a 0.8 V. El comportamiento de una compuerta lógica se describe mediante una tabla de verdad que proporcione el valor de la salida para todas las combinaciones de los valores de entrada; pudiendo ser de una, dos o más entradas, cumpliendo siempre con el comportamiento lógico definido por su operación lógica. Los símbolos que representan a las seis compuertas más comunes se muestran en la figura 2.1. se indica también los símbolos algebraicos que definen estas operaciones.

MATERIAL Y EQUIPO EMPLEADO



Cantidad Descripción 1 C.I. 4011 1 C.I 7400 1 C.I. 7402 1 C.I. 7404 1 C.I. 7408 1 C.I. 7411 1 C.I. 7427 1 C.I. 7432 1 C.I. 7486 3 Resistencias de 3.9 KΩ 3 Resistencias de 470 Ω 1 Microinterruptor (1P-1T) 1 Tableta experimental 1 Fuente de alimentación 1 Multímetro 1 Probador lógico Pre-reporte: Por medio de manuales TTL y CMOS, identifique cada circuito integradorequeridos en este experimento y dibuje los diagramas esquemáticos con suscomponentes internos. Investigue el uso del probador lógico. DESARROLLO EXPERIMENTAL 1. Implemente el circuito de la figura 2.2, con el C.I. 7404.



2. Por medio del interruptor SW, obtenga la tabla de verdad de esta compuerta (tabla 2.1) con el uso del probador lógico y utilizando el multímetro, mida los voltajes a la salida.

3. Implemente el circuito de la figura 2.3, con el C.I. 7432.

4. Por medio de los interruptores SW1 y SW2, cumpla con las condiciones de entrada para obtener la tabla de verdad (tabla 2.2) con el uso del probador lógico y utilizando el multímetro, mida los voltajes a la salida.

5. Utilizando los C.I. 7408 y 7411, implemente el circuito de la figura 2.4 (verifique que Vcc = 5 V). Con la ayuda de los interruptores SW1, SW2 y SW3, genere de maneramanual todas las posibles combinaciones de entrada (A, B y C). Observe el nivel lógico enlas salidas S1 y S2 (1 = led encendido, 0 = led apagado), para cada combinación.Concluya.



6. Utilizando los C.I. 7402 y 7427, implemente el circuito de la figura 2.5.



7. Repita el paso 6 y concluya. 8. Modifique el circuito anterior como se indica en la figura 2.7 y repita nuevamente el paso 6.

ACTIVIDADES COMPLEMENTARIAS

1. Obtener experimentalmente, las tablas de verdad de las compuertas internas de los CI 7400 y 7486. 2. ¿Qué valor lógico tomará una compuerta de la familia TTL, si deja desconectada una o varias de sus terminales de entrada?. Verifique su respuesta experimentalmente, probando su tabla de verdad, con un mínimo de 3 compuertas y por lo menos tres veces. 3. ¿Qué valor lógico tomará una compuerta de la familia CMOS, si se deja desconectada una o varias de sus terminales de entrada?. Verifique su respuesta experimentalmente, probando su tabla de verdad, con un mínimo de 3 compuertas y por lo menos tres veces.



GUÍA Nº03

MEDICIÓN DE TIEMPO DE RETARDO DE COMPUERTAS TTL Y CMOS. CURVA DE TRANSFERENCIA

OBJETIVOS

Caracterizar una compuerta de la familia lógica TTL.

Caracterizar una compuerta de la familia lógica CMOS.

MATERIAL Y EQUIPOS

Cantidad Descripción

1 C.I. 74LS02

1 C.I. 4001

1 Diodo IN 4148

1 Resistencia de 1 KΩ

1 Resistencia de 100 KΩ

1 Microinterruptor (1P-1T)

1 Tableta experimental

1 Fuente de alimentación

1 Generador de funciones

1 Multímetro

MARCO TEÓRICO A la fecha, la familia TTL ha tenido gran aceptación en el mercado de los circuitosintegrados digitales y regularmente son las primeras con las que el estudiante tienecontacto. Existen cuatro categorías en las que dicha familia ha sido clasificada: TTLestándar (serie 54/74), TTL de alta velocidad (serie 54H/74H), TTL de baja potencia (serie54L/74L) y TTL schottky (SERIE 54S/74S). A pesar de que las versiones de altavelocidad y baja potencia fueron diseñadas para aplicaciones específicas, las cuatrofamilias son compatibles y pueden ser interconectadas entre sí; a la vez que la grancantidad de combinaciones velocidad / potencia, permiten al diseñador optimizar todas lassecciones de un sistema de acuerdo con las especificaciones de funcionamiento. Las características más importantes de la versión TTL estándar son:



Familia TTL

Otra de las familias lógicas utilizadas con mucha frecuencia por los diseñadores decircuitos digitales en SSI y MSI es la familia CMOS, la cual trajo consigo importantes ventajas sobre las demás familias lógicas. CMOS utiliza un rango de tensión dealimentación de 3 a 15 V y la corriente de entrada requerida por compuerta es muypequeña (máximo 1 pA). Cuenta con dos series: la serie (4000) que no puede suministrarbastante corriente y la serie 54C/74C que está constituida por pastillas funcionalmenteequivalentes a muchas de las compuertas TTL 54/74. Estas compuertas CMOS sonaproximadamente el 50% más rápidas que las de la serie 4000 y pueden tener un “fanout” del doble que el de las compuertas TTL de baja potencia. La mayor desventaja de la familia CMOS es un tiempo de propagaciónrelativamente alto.Los parámetros característicos de una compuerta CMOS depende del voltaje dealimentación VDD que se use. Algunas características eléctricas de la familia CMOS se enlistan en la tablasiguiente:

Familia CMOS



PROCEDIMIENTO Función de transferencia

Implemente el circuito de la figura 1. Asegúrese de que el interruptor SW este abiertoy el C.I. alimentado.

Figura 1

Ajuste el generador para obtener una señal como la mostrada en la figura

2. Tendrá que usar la salida normal y senoidal, recuerde usar el osciloscopio en D.C.

Figura 2

Ajuste del osciloscopio en el modo X-Y, 0.5 V/DIV para el canal X y 1 V/DIV

para el canal Y. Seleccione el origen de graficación en la esquina inferior izquierda de la pantalla.

Cierre el interruptor SW y grafique a detalle en hoja milimétrica, el trazo obtenido en el osciloscopio, el cual debe ser similar al mostrado en la figura 3. Anote los valores de voltaje correspondientes al “1 y 0 lógico” de la gráfica obtenida.



Apague la fuente de alimentación y sustituya la resistencia R de 1 KΩ de la

figura 1, por otra de 100 KΩ.

Encienda la fuente y repita el paso anterior. ¿Qué fue lo que sucedió con la gráfica?, ¿A qué se debió lo anterior?.

Tiempo de retardo TTL 1. Implemente el circuito de la figura4 con el circuito integrado 74LS02.

Alimente el circuito normalmente (sin los multímetros). Observe que el circuito no tiene entrada debido a que es un oscilador.

Figura4 2. Mida el periodo T de la señal de salida, con el osciloscopio calibrado en

1V/DIV, C.A. y con la base de tiempo en el rango menor. Probablemente necesitará magnificar la señal en tiempo para poder medir correctamente el periodo.

3. Calcule el tiempo de propagación:

tpd= T/6



4. Ahora alimente con una señal TTL proveniente del generador a un circuito

que contenga a dos compuertas en cascada. Mida el tiempo de propagación con el osciloscopio. Divida el resultado entre dos.

5. Compare el resultado del paso 4 con el del paso 3.

Tiempo de retardo CMOS 6. Repita los pasos del 1 al 5 pero con el circuito integrado 4001

considerando: Cambiar VCC = 5 V por VCC = 10 V. Cambiar la señal de 0-5 V por 0-10 V. Las entradas del osciloscopio a valores correspondientes.

7. Compare los tiempos de retardo entre familias.

Corrientes de consumo del C.I. y de entrada

8. Implemente el circuito de la figura 5. Asegúrese de que los interruptores estén abiertos y en el transcurso del experimento, que nunca estén ambos cerrados. Además, observe que el C.I. es alimentado a tierra a través del multímetro.

Figura 5 9. Con SW1 en posición cerrado y SW2 abierto, mida los valores de las

corrientes IINH eICCH. 10. Con SW1 en posición abierto y SW2 cerrado, mida los valores de las

corrientes IINL eICCL. 11. Con estas lecturas calcular IINL, IIL, e ICC, de acuerdo a las siguientes

fórmulas:



12. Intente medir todas las corrientes características del circuito CMOS,

algunas probablemente no las podrá medir, debido al bajo nivel de éstas.

13. Repita los pasos del 9 al 11 con el nuevo circuito.

ACTIVIDADES COMPLEMENTARIAS 1. Investigue el porqué de las diferencias entre las funciones de

transferencias con 1 KΩ y 10 KΩ. 2. Determine de las funciones de transferencia los valores tanto para TTL

como para CMOS de: VILmax, VIHmin, VOLmax, VOHmin. Concluya al respecto. 3. Compare las diferencias entre las familias, en voltaje, corriente y en tiempo

de propagación, tanto para los valores teóricos y prácticos. 4. ¿Cuál es la razón de la diferencia entre las dos familias en el parámetro

“fan out”?. 5. Investigue si es posible conectar directamente una salida de una

compuerta TTL a unaentrada de una CMOS y viceversa.



GUÍA Nº04

HALF ADDER Y FULL ADDER “MEDIO SUMADOR Y SUMADOR COMPLETO”

OBJETIVOS

Caracterizar una compuerta de la familia lógica TTL.

Caracterizar una compuerta de la familia lógica CMOS.

MATERIAL Y EQUIPOS

1 C.I. 7483

1 C.I. 7486

1 C.I. 7408

Resistencias de 10 KΩ

Resistencias de 220 Ω

1 Tableta experimental

1 Fuente de alimentación

1 Multímetro

MARCO TEÓRICO La suma binaria o suma en sistema binario se realiza de la misma forma que la suma en sistema decimal. En cualquier sistema, se suman las cifras de igual peso juntocon el acarreo de la cifra anterior, y se obtiene un resultado; este resultado puede ser deuna cifra o de dos, en este último caso se pasa la segunda cifra como acarreo para lasuma de las siguientes cifras.

Se puede diseñar un sumador total (full adder en inglés)para dos únicos bits, con entrada de acarreo del bit anterior, y salida de acarreo para elbit siguiente, para cual se parte de la tabla de verdad de este circuito sumador.

Las entradas a la tabla de verdad son los dos bits del mismopeso Ai, Bi, los cuales deben ser sumados también con elacarreo Ci, el cual procede de la suma de los bits anteriores.Como salidas, obtenemos la cifra correspondiente a la sumade los bits, Si, y la salida de acarreo Ci+1, la cual debe sumarsecon los dos bits siguientes.



PROCEDIMIENTO 1. Implementarun HalfAdder incluyendo su tabla de verdad.

2. Implementar el circuito utilizando compuertas lógicas TTL. Simule en

Proteus. 3. Implemente el circuito de la figura que corresponde a un Full Adder. Simule

en Proteus.

4. Implemente un “sumador paralelo binario de 4 bits” utilizando Full Adder y construya su tabla de verdad. Use compuertas lógicas TTL.



5. Implemente un sumador paralelo binario de 4 bits con el CI 7483. Simule en Proteus.

6. Construya la tabla de verdad del sumador paralelo binario implementado con el CI 7483. Incluya su pin out.

ACTIVIDADES COMPLEMENTARIAS 1. Diseñe un sumador BCD de 4 bits. Incluya tablas de diseño, esquemático y

simulación. 2. ¿Cómo haría para implementar sumadores BCD de más bits?. ¿Es

posible?. Explique. 3. Implemente los circuitos de la presente guía en CMOS.



GUÍA Nº05

IMPLEMENTACIÓN DE FUNCIONES LÓGICAS COMBINATORIAS CON CIRCUITOS INTEGRADOS M.S.I.

OBJETIVOS:

Utilización del manual T.T.L. en la identificación y caracterización de circuitos M.S.I. Estudio de las siguientes funciones lógicas:

Sumador binario paralelo.

Comparador de magnitud.

Decodificador.

Multiplexor.

INTRODUCCIÓN

El procedimiento de diseño para los circuitos combinatorios minimiza el número de compuertas necesarias para ejecutar una función dada. Este procedimiento clásico asume que, dados dos circuitos que efectúen la misma función, aquel que utilice menos compuertas es el más óptimo. Esto no es necesariamente cierto con los circuitos integrados, ya que la cantidad de compuertas no determina el costo, si no el numero de CI y el tipo de estos utilizados. Así mismo, gran parte de la optimización es conseguir un número reducido de interconexiones.

En muchas ocasiones el método clásico de diseño no produce el mejor circuito combinatorio para ejecutar una función dada. Además la tabla de verdad y el procedimiento de simplificación en este método se vuelve muy complicado si el número de variables de entrada es excesivamente grande. En una mayoría de aplicaciones, un procedimiento de diseño alterno puede producir un circuito resultante aun mejor que le obtenido al seguir el método clásico de diseño. La posibilidad de un procedimiento de diseño alterno depende del problema en particular y del ingenio del diseñador.

Cualquier procedimiento que se seleccione nos llevará a una función que consecuentemente implementaremos. Antes de implementar la primera pregunta que debemos contestar es si esa función esta disponible en un circuito integrado como M.S.I. si no se encuentra un componente M.S.I. que produzca exactamente la función requerida, un diseñador recursivo debe poder formular un método para incorporar un M.S.I. en su circuito. La selección de componentes M.S.I. con preferencia sobre las compuertas en S.S.I. es extremadamente importante ya que invariablemente dará como resultado una reducción considerable de “ chips “ y de cables externos de interconexión en la implementación de sistemas digitales.



Esta práctica se divide en dos secciones, de tal forma que se tenga un

aprovechamiento óptimo de los puntos estudiados. En la primera parte se estudian dispositivos tales como sumadores y comparadores. En la segunda parte corresponde al estudio de los decodificadores. Concluyendo con los multiplexores.

MATERIAL Y EQUIPO EMPLEADO 1 Fuente de alimentación de 5 VDC 2 CI SN 7483 2 CI SN 7485 - CI SN 7400 - CI SN 7404 - CI SN 74150 - CI SN 7408 - CI SN 74138 - CI SN 7410 - LED’S - Resistores de 220, 330, 470 ó 560 ohms, ¼ W. - Resistores de 1K ó 2.2K, ¼ W. 2 Microswith de 8P8T 2 Protoboards 1 Probador Lógico

Investigar los diagramas esquemáticos y las tablas de verdad de los C.I. M.S.I. concernientes a los puntos: 1, 4, 6 y 9.

Para la primera parte, elaborar los diagramas esquemáticos para expansiones de los circuitos (puntos 3 y 5).

Para la segunda parte, diseñar los circuitos especificados en los puntos 7 y 10 de la práctica.



PROCEDIMIENTO Primera parte: C.I.’s sumadores y comparadores Sumador binario paralelo de 4 bits 1. Utilizando el CI 7483 implemente el sumador binario de 4 bits tal como se

muestra en la figura

2. Realice un mínimo de 5 sumas para comprobar su funcionamiento. 3. Apoyándose en lo solicitado efectúe la expansión del circuito para obtener

un sumador de 8 bits, utilizando otro CI 7483. Compruebe su funcionamiento efectuando un mínimo de tres sumas.

Comparador de magnitud 4. Utilizando el CI SN 7485, implemente el comparador de magnitud de 4 bits

como se muestra en la figura 6.2. Compruebe su funcionamiento.



5. Acorde al diagrama elaborado para el pre-reporte, implemente la expansión del circuito anterior para obtener un comparador de 8 bits. Compruebe su funcionamiento.

Segunda parte: C.I.’s decodificadores y multiplexores Decodificador de 3 a 8 líneas 6. Implemente un decodificador con el CI 74LS138 (figura 6.3). Compruebe su

funcionamiento obteniendo su tabla de verdad (incluyendo las entradas de habilitación G1, G2A y G2B).

7. Diseñe un sumador completo, utilizando un CI 74LS00, un CI 74LS32 y el

decodificador del punto anterior. Compruebe su funcionamiento. 8. Implemente el sumador y compruebe su funcionamiento utilizando

interruptores a las entradas y LED’s a la salida. Multiplexor de 16 a 1 9. Implemente un multiplexor de 16 a 1 (CI 74150), de acuerdo a la figura 6.4

compruebe su funcionamiento obteniendo su tabla. Considere todas las combinaciones posibles para las entradas selectoras de datos.



10. Apoyándose en el circuito de la figura 6.4, diseñe e implemente con el MUX 74150, un circuito lógico capaz de representar la función:

ACTIVIDADES COMPLEMENTARIAS

Desarrolle los puntos siguientes:

1. Respecto al punto 3, justifique algebraicamente el funcionamiento del

sumador, respecto a la variable C0 (acarreo de entrada).

2. Investigue, para el punto 4, ¿Cuál es el tiempo de comparación para una

palabra de 8 bits?. Siguiendo ese modelo, ¿Cuál es el tiempo de comparación

para una palabra de 16 bits?.

3. Implemente con CI 74LS85, un sistema que procese palabras de 32 bits con

un tiempo de propagación de 72ns

4. Implemente un decodificador de 24 líneas utilizando los CI 74LS138

necesarios. Justifique su diseño.

5. Diseñe un circuito lógico con S.S.I que cumpla con la siguiente tabla de verdad. Simplifique al máximo.

unfv – facultad de ingeniería electrónica e informática laboratorio

Documents