Upload File

verilog-hdl tutorial (15) software

31
1 Verilog-HDL 講習会DE0編(15-2) 組込みプロセッサNios IIの使い方 ソフトウェア編 5, August, 2013 鹿児島大学 中原　啓貴

Upload: hiroki-nakahara

Post on 18-Jul-2015

93 views

Category:

Education


5 download

Report

TRANSCRIPT

Page 1: Verilog-HDL Tutorial (15) software

1

Verilog-HDL 講習会DE0編(15-2) 組込みプロセッサNios IIの使い方

ソフトウェア編 5, August, 2013

鹿児島大学 中原　啓貴

Page 2: Verilog-HDL Tutorial (15) software

Nios II EDSを起動します (FPGAは書き込んでいますか?)

2

Workspace (作業用フォルダ)は このままでOK

Page 3: Verilog-HDL Tutorial (15) software

アプリケーションとBSP(Board Support Package)をテンプレから作成

3

BSP: Board Support Package ボード毎のライブラリ等の ファイルを集めたパッケージ (ハードウェア毎に作成する)

Page 4: Verilog-HDL Tutorial (15) software

4

クリック

前回のチュートリアルの 作業フォルダ

Hellow_NiosII_system.sopcinfo を選択

Page 5: Verilog-HDL Tutorial (15) software

5

自動設定(前回, NiosII/eに割当てた名前)

プロジェクト名は Hello_NiosII に設定

テンプレは Hello World

Next をクリック

Page 6: Verilog-HDL Tutorial (15) software

6 Finish をクリック

Create a new BSP ... にチェックを付ける

Page 7: Verilog-HDL Tutorial (15) software

早速プログラムを入力しよう

7

クリックして展開

hello_world.c をダブルクリック

この2行を入力 (ハードウェアにアクセス するためのおまじない)

Page 8: Verilog-HDL Tutorial (15) software

プログラムを保存して ビルドを実行します

8

保存アイコンをクリック

プロジェクト名を 右クリック

Build Project をクリック

Page 9: Verilog-HDL Tutorial (15) software

Build が完了すると Console に使用メモリが表示されます

9

Page 10: Verilog-HDL Tutorial (15) software

10

ビルドした プログラムを FPGA上の Nios II/eに

転送して実行

プロジェクト名を 右クリック

Run As で Nios II Hardware を選択

Page 11: Verilog-HDL Tutorial (15) software

11

初回実行時には (FPGA上の) Nios II/e と (PC上の) Nios II EDS が接続されていないので

接続設定を行います

Project nameと Project EFL file nameのパスが 正しいかチェック

Page 12: Verilog-HDL Tutorial (15) software

12

Target Connection タブをクリック

System ID checks の Ignore (無視する)オプションをチェック

Page 13: Verilog-HDL Tutorial (15) software

13

右にスクロールする

Refresh Connections をクリックする

Page 14: Verilog-HDL Tutorial (15) software

14

Processors: と Byte Stream Devices が応答すればOK

FPGAとPCの接続が終われば Apply をクリックして Run をクリック

Page 15: Verilog-HDL Tutorial (15) software

Nios II Consoleに 「Hello from Nios II!」が表示されればOK

15

Downloading ELF Process failed が 表示される場合は, Quartus II Programmer を閉じましょう. (JTAG のUSB通信を取り合うのが 原因らしい...)

Page 16: Verilog-HDL Tutorial (15) software

system.h の中身を見てみる

16

ダブルクリック

GPIO32_OUT (ハードウェア設定時につけた名前)の メモリマップドIOにおける ベースアドレス (BASE Address)は 0x1001090

Page 17: Verilog-HDL Tutorial (15) software

今度は io.h の中身を確認

17

IORD_32DIRECT: IOから読み込む IORD_32DIRECT(ベースアドレス, オフセット)

IOWR_32DIRECT: IOにデータを書き込む IOWR_32DIRECT(ベースアドレス, オフセット, データ)

Page 18: Verilog-HDL Tutorial (15) software

hello_world.cを修正

18

Page 19: Verilog-HDL Tutorial (15) software

Build を行い, 実行する

19

IORD_32DIRECTで読み込んだ値を IOWR_32DIRECTでLEDGに接続したIOに書き込む

Page 20: Verilog-HDL Tutorial (15) software

RS232C信号をNios II/eで 受信する

20

【準備】RS232Cケーブルを接続

Page 21: Verilog-HDL Tutorial (15) software

新しいプロジェクトを作ろう

21

Page 22: Verilog-HDL Tutorial (15) software

22

プロジェクト名は RS232C_test に設定

テンプレは Hello World

Next をクリック

先程のチュートリアルを参考に Hello_NiosII_system.sopcinfoを 読み込む

Page 23: Verilog-HDL Tutorial (15) software

23

既に BSP (ハードウェア毎のライブラリパッケージ)は生成済みなので選択する

Next をクリック

Page 24: Verilog-HDL Tutorial (15) software

24

BSP を編集して RS232Cを

読み込むように設定 プロジェクト名を 右クリック

Nios II で BSP Editor ... を選択

Page 25: Verilog-HDL Tutorial (15) software

25

標準入力を uart_0 に設定 (uart_0は Qsys で設定したUART Serialの名前でしたよね)

Page 26: Verilog-HDL Tutorial (15) software

26

標準入力を uart_0 に設定 標準出力は jtag_uart_0 に設定 (JTAGはNios II EDS の System Console に 　表示されると思って下さい)

Page 27: Verilog-HDL Tutorial (15) software

hello_world.c を修正 修正後, Build -> Run を実行

27

Page 28: Verilog-HDL Tutorial (15) software

RS232C テストツールを起動

28

設定は 第12回, 第13回の 講習会を参考にする

接続を行う ↓ 送信TEXT に A を入力 ↓ 送信データのバイナリ変換にチェックをつけて ↓ TEXT送信をクリック

Page 29: Verilog-HDL Tutorial (15) software

送信データが Console に表示され, そのバイナリ値がLEDGに表示されます

29

文字「A」のバイナリ値: 0x41, つまり 0100 0001

Page 30: Verilog-HDL Tutorial (15) software

まとめ •  DE0ボード上に Qsys を使って Nios II/e を含むシス

テムを生成 •  Nios II EDSを使ってソフトウェアでハードウェアを

制御 ‒ これからはソフトウェアでハードウェアを制御する時代！

‒ たいていのハードウェアは既にペリフェラルとして供給されている

‒ ハードウェアの設計は最小限に •  設計時間を短縮しつつ, 楽に(バグが少なく), かつ高

性能なシステム設計がこれからのトレンド 30

Page 31: Verilog-HDL Tutorial (15) software

課題 •  Qsys を使って Nios II/e を含むシステムをもう一度生成

して FPGA上に実現せよ (自分の手でやってみると一発で動くのは難しいことがわかるはず)

•  生成したシステムで, 以下の動作を行うソフトウェアを Nios II EDSで作成し, 実行せよ ‒  LEDGが左右に動く (速度は適当で良い) ‒  スライドスイッチのON/OFFに応じて, LEDGの点滅速度が変る ‒  RS232C通信を介して, PCからの値に応じてLEDGが点滅する・動

く ‒  【難】RS232C通信を介して, PCに値を送る

(ヒント): io.h を開いて uart_0 のデバイスのパス "/dev/uart_0" を調べる. fopenでそのデバイスを開いて, fprintf で書き込めば良い. これを応用すれば, BSP を開いて編集する必要がなくなる.

31


Verilog-HDL Tutorial (15) hardware

Verilog HDL Tutorial - Princeton Universityeleclass.princeton.edu/classes/ele475/spring_2015/...Verilog Overview • What –Hardware Description Language (HDL) –Textual description

Verilog-HDL Tutorial (6)

Verilog HDL - 2. Introduce to Verilog HDL

Verilog hdl 2nd_edition_samir_palnitkar

Verilog HDL 15EC53 Dept. of ECE 1 Verilog HDL

Verilog-HDL Tutorial (5)

VERILOG HDL- Tutorial, Ppt Format

Tutorial on Verilog HDL

VERILOG HDL - Tutorial

Tutorial on Verilog HDL - Computer Architecturecomputerarchitecture.yolasite.com/resources/Verilog tutorial.pdf · Tutorial on Verilog HDL. HDL ... a list of input, inout and output

Tutorial on Verilog HDL - New Paltzbai/EGC208/Verilog_tutorial.pdf · Tutorial on Verilog HDL . ... Verilog and VHDL Describe hardware using code ... // Description of half adder

Tutorial on Verilog HDL - Wayne State Universitysjiang/ECE2610-winter-12/Verilog...Why use Verilog HDL Digital systems are highly complex. The Verilog language provides digital designer

Verilog Hardware Description Language (Verilog HDL)

Verilog-HDL Tutorial (13)

Asd - Verilog Hdl

Verilog-HDL Tutorial (3)

HDL Verilog Examples

Verilog Tutorial - Electrical and Computer Engineeringclassweb.ece.umd.edu/enee359a.S2008/verilog_tutorial.pdfIntroduction Verilog is a HARDWARE DESCRIPTION LANGUAGE (HDL). A hardware

Verilog HDL Tutorial - Princeton Universityeleclass.princeton.edu/.../lib/exe/fetch.php?media=verilog_review.pdf · Verilog Overview • What –Hardware Description Language (HDL)

Verilog HDL: A Guide to Digital Design and Synthesis · Popularity of Verilog HDL Verilog HDL has evolved as a standard hardware description language. Verilog HDL offers many useful

38636269 VERILOG HDL Tutorial Ppt Format

Verilog Tutorial - Verilog HDL Tutorial with Examples

Verilog Hardware Description Language (Verilog HDL) · PDF fileVerilog HDL 2 Edited by Chu Yu Verilog HDL Brief history of Verilog HDL 1985: Verilog language and related simulator

Examples Verilog HDL

Verilog HDL Verification

Verilog-HDL Tutorial (11)

Verilog-HDL Tutorial (7)

Verilog-HDL Tutorial (2)

Tutorial on Verilog HDL - New Paltzbai/EGC208/Verilog tutorial.pdf · Tutorial on Verilog HDL . Dr. Baback Izadi. Department of Electrical and Computer Engineering and . State University

Verilog-HDL Tutorial (12)

Verilog Hardware Description Language (Verilog HDL) · Verilog HDL 3 Edited by Chu Yu Verilog HDL • HDL – Hardware Description Language A programming language that can describe

Verilog HDL - pldworld.comlrv/verilog.pdf · Verilog HDL (VHDL :-) ... • No delta-delay

Verilog-HDL Tutorial (4)

Verilog-HDL Tutorial (9)