「xeon+fpga への妄想」 どうやって実装するのか? ("delusion to (xeon +...
TRANSCRIPT
Xeon+FPGAへの妄想どうやって実装するのか?
http://www.nextplatform.com/2016/03/14/intel-marrying-fpga-beefy-broadwell-open-compute-future/
Vengineer DEATH
無限ゲームのなか
いつもなら、
間もなく、寝る時間ですが、
よろしくお願いします。
@Vengineer に居ます
この資料について
IDF16の公開資料
・Enabling Dynamic Usage Models for FPGAwith the Accelerator Abstraction Layer Software Technology・Strategies and Tools to Optimize Modern Workloads
を読み込むための参考資料としてご利用ください
IvyBridge Xeon (E5-26xx v2) + Stratix V FPGA
http://www.pactroninc.com/qpi/
Pectron Romley IvyBridge QPI SDP
Broadwell Xeon (E5-26xx v4) + Arria 10 FPGA
http://www.pactroninc.com/qpi/
Pectron Grantley HSX/BSX QPI SDP
https://cpufpga.wordpress.com/2016/04/15/xeonfpga-tutorial-on-coherent-fpga-programming/
Using OpenCL for FPGAs and Preview of Xeon+FPGA architecture
https://cpufpga.files.wordpress.com/2016/04/harp_isca_2016_final.pdf
2. Hardware Research Prototype – An Overview
10:30 PM – 11:30 PM, Speaker – David Sheffield
IvyTown Xeon + FPGA: The HARP Program
● HARP (Xeon + FPGA) Prototype Architecture
● Research overview and insights from HARP
● Future HARP plans
IvyTown Xeon (E5-26xx v2) + Stratix V Inteの資料から
http://reconfigurablecomputing4themasses.net/files/2.2%20PK.pdf
https://cpufpga.files.wordpress.com/2016/04/harp_isca_2016_final.pdf
AppicationとUser logicを作るだけ!
https://cpufpga.files.wordpress.com/2016/04/harp_isca_2016_final.pdf
https://cpufpga.files.wordpress.com/2016/04/harp_isca_2016_final.pdf
Altera SDK for OpenCLA++ Compiler for HLS?
Broadwell + Arrira 10のことは出てこないので、
Google君に聞いてみた
Bluespec:MIT & Intelの事例(LEAP)
http://blogs.yahoo.co.jp/verification_engineer/66046446.html
2012/2/1(水) 午後 5:10
Bluespec User Meeting 2012にて、Bluespecからのプレゼンテー
ションにあったIntelの事例は、LEAP: A Virtual Platform Architecture for FPGAsかもしれません。
途中略
このLEAPは、今ではオープンソースで公開されていま
す。なんと、太っ腹。
途中略
自分の過去ログに教えてもらった
オープンソース公開の部分をクリックしてみたら、
Page not foundThe page you were trying to access doesn't exist or has been removed.Back
ィャ ─ ・゚・(m´□`m)・゚・ ─ ァ!!
なら、Google君に
LEAP MIT Intel FPGA
で聞いてみた
LEAP-FPGA Platform
https://github.com/LEAP-FPGA/leap-documentation/wiki
Papers:https://github.com/LEAP-FPGA/leap-documentation/wiki/Papers
Sources:LEAP-Core : https://github.com/LEAP-Core
LEAP-Workloads : https://github.com/LEAP-Workloads
GitHubにあったよ
LEAP-Core
https://github.com/LEAP-Core
leap-platforms-intelleap-multifpgaleapleap-debugleap-platformsleap-platforms-altera
LEAP Platform Intel
https://github.com/LEAP-Core/leap-platforms-intel
Xeon+FPGA SDR上に実装したモジュールのコードを発見!
ワク♪((o(⌒∇⌒)o))ワク♪
次の3つの環境で実装しているみたい
・ASE(VCS : Synopsys HDL Simulator)
・SDP (Intel Software Development Platform)
・BDX(Intel QuickAssist CCI-P FPGA BDX Xeon+FPGA)
https://cpufpga.files.wordpress.com/2016/04/harp_isca_2016_final.pdf
ASE = Intel AFU simulation environmentAFU : Accelerator Function Unit
post-synthesis-qa-sdp/READMEthe Intel QuickAssist FPGA in Canoe Pass(Intel S2600CP two-socket motherboards) SDP.
post-synthesis-qa-sdp/ome2_ivt.qsfset_global_assignment -name FAMILY " Stratix V"set_global_assignment -name DEVICE 5SGXEA7N1F45C1
post-synthesis-qa-bdx/README
the Intel QuickAssist FPGA in Broadwellpost-synthesis-qa-bdx/bdw_502_pr_afu.qsf
set_global_assignment -name FAMILY " Arria 10"
set_global_assignment -name DEVICE 10AX115U3F45E2SGE3
Arria 10 GX 1150/1932pin
やっと、見つかったよ
https://github.com/LEAP-Core/leap-platforms-intel/blob/master/modules/leap/build-support/build-pipelines/stages/altera/post-synthesis-qa-bdx/README
やっとこれに到達した
http://www.nextplatform.com/2016/03/14/intel-marrying-fpga-beefy-broadwell-open-compute-future/
次は何を実装するかだ
Accelerating Datacenter Workloads
FPL 2016PK Gupta,GM of Xeon+FPGA ProductsDatacenter Group
から
http://www.fpl2016.org/slides/Gupta/20--/0Accelerating/20Datacenter/20Workloads.pdf
FPGAにはメモリが無いっす!
End User Programming Interface
メモリは無くなったが、HSSIは付いている
Xeon + FPGA in the CloudIP Libraryがある