zinātniski metodiskie analizatora uzbūves pamati:
DESCRIPTION
ERAF projekts No. 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084 “Daudzfunkcionāla signālu laika analizatora eksperimentāla izstrāde" (SiLA) Projekta zinātniskais vadītājs Dr.hab.sc.comp. Jurijs Artjuhs. Zinātniski metodiskie Analizatora uzbūves pamati: - PowerPoint PPT PresentationTRANSCRIPT
Zinātniski metodiskie Analizatora uzbūves pamati: pētījumu galvenie uzdevumi un sasniegti rezultāti
ERAF projekts No. 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084“Daudzfunkcionāla signālu laika analizatora eksperimentāla izstrāde" (SiLA)Projekta zinātniskais vadītājs Dr.hab.sc.comp. Jurijs Artjuhs.
Elektronikas unDatorzinātņuInstitūts
InstituteofElectronics andComputerScience
Elektronikas unDatorzinātņuInstitūts
InstituteofElectronics andComputerScience
referents Jevgeņijs Buls
2/12
Galvenais projekta mērķis ir radīt zināšanu bāzētu inovatīva konkurētspējīga pasaules tirgū Daudzfunkcionālā Signālu Laika Analizatora izstrādes un ražošanas konceptu
ir plānots eksperimentāli izstrādāt un izpētīt metodes:
• analoga signāla pārveidošanai notikumu plūsmās• notikumu plūsmu augstas precizitātes attēlošanai ar digitāliem datiem• notikumu plūsmu digitālai apstrādei
Un pēdējā projekta posmā ir plānots izstrādāt Analizatora prototipu un eksperimentāli pārbaudīt un novērtēt tas efektivitāti.
EventTimer
Time-data Processor
Signal Conditioner
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
Atbilstoši vispārīgai Analizatora struktūrai
Mērķi un uzdevumi
3/12
Projekta pamats ir DSP-bāzēta notikumu taimēšanas tehnoloģija:
laika momentu mērījumi, kuros īsi elektriskie impulsi pienāk uz mērīšanas
ierīces ieeju
t1 t2 t3 tjEvents Time-stamps
Event Timer
t
t1 t2 t3 tjt1 t2 t3 tjEvents Time-stamps
Event Timer
t
ET electronicsET electronics
Example of ET hardware implementation in a single board
Pulse shaper
A/D converter
FIFOMemory
Counter and Control circuit
100 MHz Clock
Time data to PC
parallel port
Interpolator
Inputs
PC-aided time-data
processing
Epoch Time
A
B
OR A/D
converterFIFO
Memory
Counter and Control circuit
100 MHz Clock
Time data to PC
parallel port
Interpolator
Inputs
PC-aided time-data
processing
Epoch Time
A
B
OR Pulse
shaperA/D
converterFIFO
Memory
Counter and Control circuit
100 MHz Clock
Time data to PC
parallel port
Interpolator
Inputs
PC-aided time-data
processing
Epoch Time
A
B
OR A/D
converterFIFO
Memory
Counter and Control circuit
100 MHz Clock
Time data to PC
parallel port
Interpolator
Inputs
PC-aided time-data
processing
Epoch Time
A
B
OR
Parasti lietojamas DSP iespējas dominē mērījumu realizācijā, rezultātā nodrošinot lieliskas izpildes īpašības un mazāku un lētāku aparatūru
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
Notikuma laika reģistrators ka pamats
4/12
Eksperimentālā iestatne
EVENT TIMER A033-ET
FrequencyStandard
Analyser software
PC
Sig
nal
Con
ditio
ner
(det
ecto
r of
zer
o cr
oss
ings
,co
ntro
llabl
e pr
esca
ler)
InputEVENT TIMER
A033-ET
FrequencyStandard
Analyser software
PC
Sig
nal
Con
ditio
ner
(det
ecto
r of
zer
o cr
oss
ings
,co
ntro
llabl
e pr
esca
ler)
Input
Applied software under development and test
Eksperimentālās izstrādes mērķi:
• atrast labāku analizatora pamatu operāciju kopumu funkcionalitātes un veiktspējas ziņā• atrast labāku Analizatora iestatnes implementēšanu
Resolution: ~1.8 ps RMSMeas. rate: up to 20 MSPS
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
5/12
Analogu signālu pārveidošana notikumu plūsmās
Pamatpieeja šādai pārveidošanai ir analizējama signāla šķērsošanas ar iepriekš noteikto līmeni momentu notveršana.
Galvenā problēma ir nodrošināt tādu operāciju plašā frekvences diapazonā ar minimālu nestabilitāti radītā izejas notikumu plūsmā.
Input voltage range: -2…+3V Crossing level controllable with 12-bit resolution
Incerted jitter: <1ps RMS
Test mock-up of Signal Conditioner
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
6/12
Phase progression
Tim
e-s
tam
ps
k
tk
kT0
N0
AJkLinear fit
T0
tB
Phase progression
Tim
e-s
tam
ps
k
tk
kT0
N0
AJkLinear fit
T0
tB
Notikumu plūsmas attēlošana ar laika momentu secību
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
7/12
{AJk= tk – (kT0+ tB)}N
{PJk=AJk-AJk-1}N
{CJk=PJk-PJk-1}N
Primāra funkcija(Phase deviation)
Pirmās kārtas atvasināta funkcija (Period deviation)
Otrās kārtas atvasināta funkcija(Cycle deviation)
Notikumu plūsmas raksturošana
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
8/12
tk=kT0+
k
i
Ai1
+ Sk
Oscilatora vienkāršots teorētiskais laika modelis
Eksperimentāla džitera komponentu vērtēšana
2.29 ps0.57 psCXO
2.26 ps0.49 psVCXO
RMS[S]RMS[A]Oscillator Type
2.29 ps0.57 psCXO
2.26 ps0.49 psVCXO
RMS[S]RMS[A]Oscillator Type
- accumulative jitter component
- superimposed (non-accumulative) jitter component
Ai
Sk
Var[A]3Var[PJk] – Var[CJk]
Var[S]0.5(Var[CJk] – 2Var[PJk])
Design equations Example of calculations
Laika džitera mērījumi un analīze
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
9/12
Modulēta signāla analīze
Amplitūdas modulācijas dziļums līdz 0.1% var būt noteikts caur signāla salīdzinājuma līmeņa koriģēšanu
Perioda deviācija laika skalā
Perioda deviācijas spektrs
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
10/12
Femtosekunžu džiteru analīze
AFG3251 perioda džitera deviācija Periods mainijās 4 ns diapazonā.
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
Džitera mērījuma iestatne
Džitera novērtēšanas precizitāte
1
,, )~
()~
(1 i
NiiBiA TTTT
N
],cov[],cov[2BABAT TT
11/12
Intervālu stabilitātes analīze
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
Intervālu stabilitātes mērījuma iestatne
Ģeneratora ETTG stabilitātes novērtēšana. Intervāls mainījās 15 ns diapazonā
Stabilitātes novērtēšanas precizitāte
1
,,2 )
~()
~(
1 i
NiiBiAI IIII
N
12/12
Pētniecības rezultātu publiska pieejamība
ERAF projekts 2010/0283/2DP/2.1.1.1.0/10/APIA/VIAA/084. Informatīvais seminārs, 2012. g. 29. maijs
Publikacijas:• A.Rybakov, V.Vedin. Precise Measurement of Event Flow Time Coordinates Based on the Digital
Processing of a Triggered Relaxation Oscillator Wave Train, Automatic Control and Computer Sciences, 2011, Vol. 45, No. 3, pp. 162–173.
• Yu.Artyukh, E.Boole. Jitter Measurement on the Basis of High-precision Event Timer, Metrology and Measurement Systems, Vol. XIII (2011), No.3, pp.453-460.
• V.Bespal’ko, E.Boole. An estimate of the jitter of test generators using time-measuring apparatus Measurement Techniques: Volume 54, Issue 6 (2011), Page 716-721
• V. Bespal’ko, E. Boole, and J. Savarovskiy. An Instability Estimation of Precision Time Intervals. Instruments and Experimental Techniques, 2012, Vol. 55, No. 3, pp. 377–382.
• Yu.Artyukh, V.Bespal’ko, E.Boole, V.Vedin. Event Timer A033-ET: Curent State and Typical Performance Characteristics, Proceedings of the 17th International Workshop on Laser Ranging.
Patenti:• LR Patents LV 14455 B. “Precīzo ģeneratora perioda džitera novērtējuma metode” . Izgudrotāji:
V.Bespaļko, J.Buls. Īpašnieks: Elektronikas un datorzinātņu institūts, publicēts 20.03.2012.• LR patents Nr. 14358 „Interpolācijas „laiks-kods” pārveidotāja kalibrēšanas metode” izgudrotāji:
V.Bespaļko, J.Artjuhs, J.Buls, A.Mezeriņš. Īpašnieks: Elektronikas un datorzinātņu institūts, publicēts 20.06.2011.
Piedalīšanas zinātniskajos pasākumos:• The 15th International Conference “ELECTRONICS’2011”, 18-20 May 2011, Kaunas. Ar referātu:
Yu.Artyukh, E.Boole, J.Savarovskis. Experimental study of potentialities of clock instability analysis on the basis of event timing.
• The 17th International Workshop on Laser Ranging, Bad Kötzting (Germany), May 16-20, 2011. Ar referātu: Yu.Artyukh, V.Bespal’ko, E.Boole, V.Vedin. Event Timer A033-ET: Curent State and Typical Performance Characteristics.