МЕТОДЫ ВЫСОКОУРОВНЕВОГО И ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ...
DESCRIPTION
МЕТОДЫ ВЫСОКОУРОВНЕВОГО И ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ В САПР СБИС. Agenda. Метрика киберпространства для оценивания решения ; Структуры данных для поиска, распознавания и принятия решения ; Архитектура логического ассоциативного мультипроцессора ; - PowerPoint PPT PresentationTRANSCRIPT
Kharkov National University of Radio Electronics, Design Automation Department, hahanov.kture.kharkov.ua
В.И. ХАХАНОВ, MURAD ALI ABBAS, Е.И. ЛИТВИНОВА, И.В. ХАХАНОВА, BAGHDADI AMMAR AWNI ABBASKharkov National University of Radio Electronics, [email protected]
МЭС 2012, 8-12 октября
1
МЕТОДЫ ВЫСОКОУРОВНЕВОГО И ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ В САПР СБИС
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
2
Agenda
Метрика киберпространства для оценивания решения ; Структуры данных для поиска, распознавания и принятия решения; Архитектура логического ассоциативного мультипроцессора; Инфраструктура векторно-логического анализа; Восстановление работоспособности.
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Итеративный характер проектирования
3
Уточнение требований на фазе
RTL-проектирования
Уточнение RTL-модели на фазе
размещения
Проблемы требований в
момент готовности чипа к
производству
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Роль функциональной верификации
4
Проверка свойств
Проверка эквивалентности
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Цели верификации на основе ассерций
5
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Modeling in SystemC TLM 2.0 Verification in SystemVerilog using SVA assertions
System-Level Verification Environment
•System-Level Verification System-Level Verification EnvironmentEnvironment
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Fault Model
• Data faults Generic payload’s data fields
• Control faults• Generic payload’s data fields• Handshaking
• Phase• Return status
• Transport interfaces
7
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Fault Simulation
•PE2•PE1 •PE3 •PEn
•Switch
•Memory1
•Memoryk •PE1 •PEm
8
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Testability & BIST
PE 1 PE 2
ATE Memory
ATE Memory
PE 4PE 3
FeedBackPE (5)
PE 2 PE 3Collection
PointPE 4Distribution
Point PE 1
ATE Memory
ATE Memory
BIST Controller
Collection Point
Distribution Point
FeedBackPE (5)
10
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Связь ассерций с методами верификации
11
Кроме того ассерции связаны с: Верификацией пересечений тактовых доменов (Clock Domain Crossing) Верификацией на уровне связи между TLM- и RTL-компонентами Ассерционными библиотеками (Open Verification Library) Верификационными IP
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
12
Метрика киберпространства для оценивания решения Дискретное векторно-логическое пространство – киберпространство – совокупность взаимодействующих по соответствующей метрике информационных процессов и явлений, описываемых векторами (кортежами) логических переменных и использующих в качестве носителя компьютерные системы и сети.
Метрика кибернетического пространства определяется единственным равенством (1), которое формирует нуль-вектор для xor-суммы расстояний между ненулевым и конечным числом точек (объектов), замкнутых в цикл:
0.dβ in
1i
Классическое задание метрики для определения взаимодействия одной, двух и трех точек в векторном логическом пространстве, является частным случаем -метрики при i=1,2,3 соответственно: β
).c,a(d)c,b(d)b,a(d0ddd);a,b(d)b,a(d0dd
;ba0dM
32121
1
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Triangle Cyber Space
Имеется пять точек в векторном пространстве: (000111, 111000, 101010, 010101, 110011). Замыкание этих точек в цикл дает следующие стороны-расстояния в пятиугольнике: (111111, 010010, 111111, 100110, 110100). Покоординатное сложение всех векторов дает результат: (000000). Практическая значимость данного факта заключается в возможности восстановления любого расстояния в замкнутом цикле, если известны (n-1) сторона фигуры. Для треугольника это означает восстановление третьей стороны по известным двум. Если же создать из треугольников замкнутое логическое пространство (рис. 1), то можно сэкономить 66% от объема данных, который формирует все расстояния в логическом пространстве.
13
Функциональная зависимость отношения восстанавливаемых сторон замкнутого в треугольник пространства к общему числу n слоев треугольной структуры определяется выражением:
.)1n(3
3n1n3n
31
1n1n2
31
)11n
2(31
i)(31)(i
n,1i
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Метрика кибернетического многозначного векторно-логического пространства
Метрика кибернетического многозначного векторно-логического пространства, где каждая координата вектора, соответствующего объекту, определена в алфавите, составляющем булеан на универсуме примитивов мощностью p:
Единственная координатная операция , используемая, например, в четырехзначной модели Кантора, определяется соответствующей таблицей:
Мощность алфавита (булеана) определяется выражением , где p – число примитивов.
14
in
1idΔβ
j1,iji, dΔd
x10x01x10x101x0
x10Δ
x10x111000x10
x10xxxxx1x1x10xx00
x10
x01a~x10a
p2m
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
15
Интегральная теоретико-множественная метрика для оценивания качества запроса
Интегральная теоретико-множественная метрика для оценивания качества запроса есть функция взаимодействия многозначных по координатам векторов , которая определяется средней суммой трех нормированных параметров: кодовое расстояние , функция принадлежности и функция принадлежности :
)A,m(d)Am(μ
;)xAm( cardc
);xm( cardb );xA( carda
;2)mA( ;2)Am(
)];Am( cardn[n1)A,m(d
)],mA()Am()A,m(d[31Q
ik
1ii
i
k
1ii
k
1i
bcac
i
k
1ii
С учетом изоморфизма теоретико-множественных и логических операций арифметический критерий без усреднения функций принадлежности и кодового расстояния можно трансформировать к виду:
Am
)mA(
x}.{0,1,}A,m{x{0,1};}A,m{1U
U);Am(cardU)m(card)mA(μ
;U)Am(cardU)A(card)Am(μ
;U)Am(card)A,m(d
,)mA(μ)Am(μ)A,m(dQ
iiii
ik
1iii
ik
1iii
ik
1ii
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Интегральная теоретико-множественная метрика для оценивания качества запроса
Для того, чтобы окончательно исключить арифметические операции при подсчете векторно-логического критерия качества, необходимо логически объединить три оценки в одну:
Процедура вычисления векторного критерия качества зависит от значности алфавита:
Для двоичного алфавита таблица истинности координатной xor-операции имеет вид:
16
.AmAmmmAAmAAmmA
]AmmmAAmA[)AmmA(]AmmmAAmA[Am
)]Am(m[)]Am(A[AmAmmAmAAm
)mA(μ)Am(μ)A,m(dQ
x}.{0,1,}A,m{AΔm
{0,1};}A,m{AmQii
ii
01110010
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
17
Регистр сдвига и уплотнения единицПроцесс-модель поиска оценки лучшего решения с минимальным числом единичных координат из более, чем двух альтернатив, включает следующие операции:
Y.QYQQ);Q)QQ((Y
));Q)QQ(((Q))Q)QQ(((QQ
i
i
iii
1) Первоначально в вектор-результат Q, в котором будет сохранено лучшее решение, заносятся единичные значения во все координаты (худшее решение) и одновременно осуществляется операция slc сдвига влево с уплотнением единиц текущего вектора iQ2) Выполняется сравнение двух векторов: Q и очередной оценки из списка решений. 3) Реализуется векторная операция and а результат сравнивается с вектором Q.4) Процедура поиска оценки лучшего решения повторяется n раз.
iQ
)QQ( i
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Структуры данных для поиска, распознавания и принятия решения
Метрика качества дает возможность оценивать близость пространственных объектов друг к другу или их взаимодействие.
.Amm)mA(μ;AmA)Am(μ
;Am)A,m(d),mA(μ)Am(μ)A,m(dQ
).m,...,m,...,m,m(m);A,...,A,...,A,A(A
);A,...,A,...,A,A(A};nop,slc,not,xor,or,and{Δ
);A,...,A,...,A,A(A);Q,...,Q,...,Q,Q()A,m(Q
;0]Q)QQ[()AΔm(Qmin)A,m(P
ii
iii
iiiiii
qr21
msqijr2ij1ijij
isij2i1ii
ni21ni21
ijij
n,1jii
n
1ii
Взаимодействие ,входного вектора-запроса
с множеством
формирует решения с выбором лучшего из них по минимальному критерию качества:
)A,m(P
)m,...,m,...,m,m(m qr21
)A,...,A,...,A,A(A mi21
)]A...A...AA(m[Qmin)A,m(P mi21i
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Архитектура логического ассоциативного мультипроцессора
Логический ассоциативный мультипроцессор (ЛАМП) — это эффективная сеть процессоров, которая обрабатывает данные и обеспечивает обмен информацией между компонентами сети в процессе их решения. Базовая ячейка — векторный процессор для вычислителя может быть синтезирован на 200-х вентилях, что дает возможность сеть, содержащую 4096 вычислителей, легко реализовать в кристалле заказной СБИС, используя современную кремниевую технологию. Однако основное назначение ЛАМП — получение квазиоптимального решения в задаче поиска и (или) распознавания с использованием компонентов архитектуры, ориентированных на выполнение векторных логических операций:
19
}.m,m,m,m{m),AΔm(Qmin)A,m(P dcbain
1ii
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Архитектура ЛАМП и структура УПУ
Особенности реализации логического процессора заключаются в наличии трех бинарных (and, or, xor) и двух унарных (not, slc) операций. Последние можно присоединять к такту обработки регистровых данных, выбрав одну из трех операций (not, slc, nop — нет операции).
20Структура блока логических вычислений
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Инфраструктура векторно-логического анализа Для детализации структуры векторного процессора и УПУ далее рассмотрены аналитические и структурные процесс-модели, выполняющие анализ А-матрицы по столбцам или строкам. Первая из них предназначена для определения множества допустимых решений относительно входного запроса:
Вторая осуществляет поиск оптимального решения на множестве строк, найденных с помощью первой модели в результате их анализа:
Все операции, выполняемые двумя процесс-моделями — векторные.
21
).Am(A
];m)Am[(m
in
1ibi
bin
1ib
mai
)A()A(m
)A()A(m
i0m
i1m
mb
i0m
i1m
sb
aiai
aiai
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Восстановление работоспособности Процесс-модель поиска квазиоптимального покрытия:
22
].m)Am[(m
);Am(m
bibn
1iai
ibb
11..........1..........1..........11..........1..........111....1..1..1...........1..1..1..1....1......1.....1
Восстановление работоспособности дефектных ячеек памяти:
Оптимальное решение: 00000011111ma
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Процесс-модель встроенного сервисного обслуживания
Оценка эффективности процесс-модели:
23
.HH
HH;HH
Hk)-(1T
;)P1(1Y1L
;)P1(Y
,])HTL(31[min)H,T,L(FE
as
a
as
s
k)-(1n)k1(
n
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Векторный логический анализ информации
24
Infrastructure for logic decision making
ESL – Electronic SystemLevel Design
Семь параметров повышения производительности мозгоподобного компьютера:
1) Исключение арифметических операций из системы команд процессора.
2) Использование в вычислительных процедурах алгебры векторной логики. Компьютер выигрывает у человека в способности быстро анализировать большое число существенных логических переменных, сконкатенированных в вектор-запрос.
3) Применение мультипроцессорной матрицы для распараллеливания вычислительных процедур.
4) Использование векторного двоичного критерия качества для оценивания решения.
5) Введение операции векторизации в целях генерирования ассоциации минимального S-вектора существенных переменных, необходимых для поиска решения.
6) Создание вектор-бит D-оператора девекторизации для формирования двоичного решения на основе применения логических операций and, or, not или их комбинации к вектору (векторам) существенных переменных.
7) Создание P-платформы логических процесс-моделей (IP-cores) для поиска, распознавания и принятия решений.
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Процесс-модели анализа ассоциативных структур данных
Девекторизация есть автоматная, в общем случае, процедура формирования двоичного решения на основе определенных двоичных значений вектора (векторов) существенных переменных.
Процесс-модель девекторизации логических условий, подготовленных для принятия решения, имеет две альтернативные структуры:
Первая – комбинационная, формирует мгновенно двоичное решение, например, при наличии единичных значений на n входах элемента and.
Вторая – последовательностная или автоматная, – накапливает совокупность единичных условий n переменных во времени с помощью, например, счетной структуры.
Возможна комбинация в виде параллельно-последовательной или последовательно-параллельной схемы для принятия решения. В общем случае, девекторизатор, как цифровой формирователь решения, может быть представлен в виде автоматной модели первого рода:
25
)].1t(Z),t(m[g)t(Z)];1t(Z),t(m[f)t(Y
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Примитивные процесс-модели принятия решений
Каждому варианту взаимодействия можно поставить в соответствие теоретико-множественную диаграмму, а также логическую схему, которая соответствует процесс-модели принятия решения.На рынке электронных технологий наиболее распространенными являются две альтернативные модели данных: явная табличная и неявная аналитическая. Таблица истинности есть совокупность векторов, задающих поведение дискретного объекта в многозначном (двоичном) алфавите с выраженным отношением координат входных и выходных переменных:
26
)X(fY
},...,,...,,{C),Y,X(C
),C,...,C,...,C,C(C
kr21ij
iii
ni21
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Диаграммы Хассе для минимизации логической функции
H-метод минимизации булевых функций. Процесс-модель минимизации булевой функции по избыточной таблице истинности может быть получена, если использовать диаграмму Хассе в качестве формы, позволяющей оптимально задавать иерархию и эволюцию любой ассоциативной логической структуры. На рисeyrt представлены три графа, где первый и второй соответствуют нулевым и единичным строкам таблицы истинности F, а третий является результатом вычитания Достоинства диаграммы Хассе в данном примере заключаются в эффективном формировании решения на основе теоретико-множественного вычитания содержимого вершин нулевого графа из соответствующих вершин единичного графа.
2711111111111110110101011011010101111010111000010100010011110101110101010000101000010101001001000000000000
FmXXXXXXXXXXXX 321323121321
0i
1i G\GG
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
Граф Хассе
Граф Хассе – идеальное представление таблицы истинности любой теоретико-множественной операции. Она компактна, не избыточна, но взамен требует несколько тактов для своего выполнения. Если бы удалось построить предметные ассоциации в соответствии с графом, то все вопросы анализа и синтеза решались бы на уровне операций в головном мозге.
28
Иерархия анализа сочетаний слов в предложении
Алфавит бинарных отношений
Kharkiv National University of Radio Electronics, Design Automation Department, e-mail: [email protected]
МЭС 2012, 8-12 октября
ВыводыПредложен новый подход векторно-логической обработки ассоциативных данных с полным исключением арифметических операций, влияющих на быстродействие и аппаратную сложность, который может быть эффективно реализован на основе использования современной микроэлектронной аппаратуры в виде мультипроцессорной цифровой системы на кристалле. Фактическая реализация подхода основана на предложении моделей и методов, использующих общую идею векторно-логической метрики киберпространства: 1. Процесс-модели анализа ассоциативных таблиц ориентированные на достижение высокого быстродействия анализа информационных объектов и подсчета критериев качества их взаимодействия на основе векторных логических операций для поиска, распознавания образов, принятия и оценивания решений в киберпространстве. 2. Метод параллельного решения ассоциативно-логических задач с минимальным числом векторных логических операций и полным исключением арифметических команд, что обеспечивает высокое быстродействие, минимальную стоимость и незначительное энергопотребление вычислителя, реализованного на кристалле программируемой логики. 3. Новые векторно-логические процесс-модели встроенного диагностирования цифровых систем на кристаллах, поиска квазиоптимального покрытия, использующие средства логического ассоциативного мультипроцессора, параллельные операции вычислительных процессов и векторно-логический критерий качества. Практическая значимость полученных результатов подтверждена созданием встроенного компонента для диагностирования и восстановления работоспособности памяти в цифровой системе на кристалле. Дальнейшие исследования направлены на разработку прототипа логического ассоциативного мультипроцессора для решения актуальных задач поиска, распознавания и принятия решений с помощью векторного логического анализа.
29