a 94 ghz waveguide-type voltage controlled...

工學碩士學位論文

94 GHz 도파관 전압조정발진기

A 94 GHz Waveguide-Type Voltage Controlled Oscillator

忠北大學校大學院

電波工學科電波通信工學專攻

閔在庸

2005 年 2 月


94 GH

z

도파관

전압조정발진기

閔

在

庸

2 0 0 5 年

2 月




指導敎授安炳哲

電波工學科電波通信工學專攻

閔在庸

本論文을 工學碩士學位論文으로 提出함.

2005 年 2 月

本論文을 閔在庸 의 工學碩士學位論文으로 認定 함.

審査委員長 안 재 형 印

審査委員 박 동 희 印

審査委員 안 병 철 印

忠北大學敎大學院

2005 년 2 월

i

목 차

목 차 ··········································································································· i

요 약 문 ······································································································· vii

Summary ········································································································ ix

I. 서 론 ········································································································· 1

II. 발진기 이론 ········································································································ 5

2.1 발진기 원리 ······························································································ 5

2.1.1 공진기의 기초 이론 ······································································· 5 2.1.2 부성 저항의 기초 이론 ································································· 6

2.2 임피던스를 이용한 발진 조건 ······························································ 8

2.2.1 발진기의 임피던스 발진 조건 방정식 ······································· 8 2.2.2 안정도 (Stability) ··········································································· 14 2.2.3 잡 음 (Noise) ··············································································· 15 2.2.4 발진기의 전기적 특성 ································································· 17

2.3 반도체 소자의 원리 ·············································································· 18

2.3.1 바랙터 다이오드의 원리 ····························································· 18 2.3.2 건 다이오드의 원리 ····································································· 23

III. 전압조정발진기 이론 ···················································································· 28

3.1 단일 포스트 도파관 발진기 ································································ 28

3.1.1 단일 소자 도파관 발진기의 구조와 형태 ······························· 28 3.1.2 단일 포스트 도파관 회로 ··························································· 31

3.2 이중 포스트 도파관 전압조정발진기 ················································ 33

3.2.1 전압조정발진기의 기초 이론 ····················································· 33 3.2.2 전압조정발진기의 이중 포스트 도파관 회로 ························· 34 3.2.3 이중 포스트 도파관 전압조정발진기의 형태 ························· 38

3.3 2 차 고조파 도파관 전압조정발진기 ················································· 39

3.3.1 GaAs 건 다이오드의 동작 특성 ················································ 39 3.3.2 2 차 고조파 공진기의 구조와 원리 ·········································· 41

ii

IV. 전압조정발진기의 설계 ················································································ 42

4.1 전압조정발진기 설계의 개요 ······························································ 42

4.2 발진 소자와 주파수 조정 소자의 선택 ············································ 44

4.2.1 건 다이오드의 선택 ····································································· 44 4.2.2 주파수 조정 소자의 선택 ··························································· 45

4.3 전압조정발진기의 공진기 설계 ·························································· 46

4.3.1 전압조정발진기의 공진기 이론 적용 ······································· 46 4.3.2 전압조정발진기의 도파관 구조 설계 ······································· 47

4.4 전압조정발진기의 설계 방법과 검증 ················································ 48

4.4.1 건 다이오드의 입력 임피던스 모델링 ····································· 48 4.4.2 설계 방법의 검증 ········································································· 51

4.5 전압조정발진기를 위한 건 다이오드 포스트 설계 ························ 53

4.5.1 전압조정발진기의 설계 변수의 파악 ······································· 53 4.5.2 시뮬레이션 설계 변수의 임피던스 변화 ································· 57 4.5.3 시뮬레이션 설계 결과의 분석 ··················································· 63 4.5.4 발진 주파수, 출력, 주파수 조정 대역폭의 예측 ··················· 64

4.6 동축선 저역 통과 필터의 설계 ·························································· 68

4.7 DC 바이어스 회로의 설계 ·································································· 70

V. 전압조정발진기의 제작 및 측정 ·································································· 72

5.1 전압조정발진기의 제작 ········································································ 72

5.2 전압조정발진기의 측정 ········································································ 75

5.2.1 설계 변수에 의한 특성 변화 ····················································· 75 5.2.2 설계 변수의 특성 분석 ······························································· 83 5.2.3 완성된 전압 조정 발진기의 특성 ············································· 84 5.2.4 외부 도입 전압조정발진기와 개발 전압조정발진기의 특성 비교 ······················································································································· 87

VI. 결 론 ···································································································· 88

참 고 문 헌 ···································································································· 90

감 사 의 글

iii

그 림 목 차

그림 2.1 건 다이오드 부성 저항의 전압 대 전류 관계 곡선 ················ 7

그림 2.2 X-대역 도파관 발진기의 바이어스에 따른 출력 전력 ············ 8

그림 2.3 부성 저항 발진기의 등가 회로 ···················································· 9

그림 2.4 발진 소자 기준면에서의 발진기 등가 회로 ···························· 10

그림 2.5 발진기의 스펙트럼 ········································································ 16

그림 2.6 바랙터 다이오드의 구조 ······························································ 19

그림 2.7 바랙터 다이오드의 도핑 형태 ···················································· 19

그림 2.8 바랙터 다이오드의 등가 회로 ···················································· 22

그림 2.9 건 다이오드의 내부 구조 ···························································· 24

그림 2.10 혼합 반도체의 에너지 영역 구조 ············································ 25

그림 2.11 건 다이오드의 부성 저항 ·························································· 26

그림 2.12 건 다이오드의 등가 회로 ·························································· 27

그림 3.1 도파관 공진기 형태 ······································································ 29

그림 3.2 건 다이오드 포스트의 형태 ························································ 30

그림 3.3 직선 포스트의 구조 ······································································ 31

그림 3.4 디스크-포스트의 구조 ··································································· 32

그림 3.5 이중 포스트 도파관 전압조정발진기 구조 ······························ 34

그림 3.6 이중 포스트의 등가 회로 ···························································· 36

그림 3.7 단일 포스트 회로 ·········································································· 37

그림 3.8 이중 포스트 회로 ·········································································· 38

그림 3.9 도파관 전압조정발진기의 형태 ·················································· 39

그림 3.10 GaAs 건 다이오드와 InP 건 다이오드의 주파수별 출력 전력

비교 ····················································································································· 40

그림 3.11 2 차 고조파 전압조정발진기의 구조 ······································· 41

iv

그림 4.1 바랙터 다이오드의 특성 ································································ 45

그림 4.2 전압조정발진기의 공진기 구조 ·················································· 46

그림 4.3 전압조정발진기의 도파관 구조 ·················································· 47

그림 4.4 건 다이오드 단자에서의 입력 임피던스 모델링 ···················· 49

그림 4.5 포스트 단자에서의 입력 임피던스 모델링 ······························ 49

그림 4.6 동축선 특성 임피던스 결정을 위한 포스트 틈과 포스트 직경의

효과 ····················································································································· 50

그림 4.7 시뮬레이션의 드로잉 모습과 해석 방법의 설정 ···················· 51

그림 4.8 3 차원 시뮬레이션 툴의 해석 결과 검증(포스트 구조) ········ 52

그림 4.9 3 차원 시뮬레이션 툴의 해석 결과 검증(디스크-포스트 구조)

······························································································································· 53

그림 4.10 전압조정발진기의 측면도 ·························································· 54

그림 4.11 전압조정발진기의 등가 회로 ···················································· 55

그림 4.12 전압조정발진기의 설계 변수 ···················································· 56

그림 4.13 전압조정발진기에서 변수 D 에 의한 임피던스 결과 ·········· 58

그림 4.14 전압조정발진기에서 변수 A 에 의한 임피던스 결과 ··········· 59

그림 4.15 전압조정발진기에서 변수 B 에 의한 임피던스 결과 ··········· 60

그림 4.16 전압조정발진기에서 변수 C 에 의한 임피던스 결과 ·········· 61

그림 4.17 전압조정발진기에서 변수 E 에 의한 임피던스 결과 ··········· 62

그림 4.18 전압조정발진기에서 변수 F 에 의한 임피던스 결과 ··········· 63

그림 4.19 디스크 직경에 따른 발진 주파수의 예측 (C=0.46mm) ······· 65

그림 4.20 디스크 직경에 따른 출력의 예측 (C=0.46mm) ····················· 65

그림 4.21 디스크 직경에 따른 주파수 조정 대역폭의 예측 (C=0.46mm)

······························································································································· 67

그림 4.22 동축선 저역 통과 필터의 단면도 ············································ 68

그림 4.23 동축선 저역 통과 필터의 설계 ················································ 69

v

그림 4.24 DC 바이어스 회로 ······································································ 70

그림 5.1 94GHz 전압조정발진기의 완성된 모습 ···································· 73

그림 5.2 94GHz 전압조정발진기의 구성품 ·············································· 74

그림 5.3 94GHz 전압조정발진기의 측정 장비 설정 ······························· 75

그림 5.4 변수 D 에 대한 주파수 조정 대역폭의 변화 ·························· 76

그림 5.5 변수 A 에 대한 발진 주파수와 출력의 변화 ··························· 77

그림 5.6 변수 B 와 C 에 대한 발진 주파수의 변화 (역-바이어스=0V)

······························································································································· 78

그림 5.7 변수 B 와 C 에 대한 발진 주파수의 변화 (역-바이어스=20V)

······························································································································· 79

그림 5.8 변수 B 와 C 에 대한 주파수 조정 대역폭의 변화 ················ 80

그림 5.9 변수 E 에 대한 주파수 조정 대역폭의 변화 (F=0.79mm)

······························································································································· 81

그림 5.10 변수 E 에 대한 주파수 조정 대역폭의 변화 (F=0.75mm)

······························································································································· 82

그림 5.11 최종 설계된 전압조정발진기의 특성 ······································ 84

그림 5.12 전압조정발진기의 스펙트럼 결과 ············································ 86

그림 5.13 전압조정발진기의 위상 잡음 (off-set@1MHz) 과 펄스 변조

대역폭 측정 ······································································································· 86

vi

표 목 차

표 2.1 공진기의 종류와 특성 ········································································ 6

표 4.1 전압조정발진기의 설계 목표 사양 ················································ 42

표 4.2 GaAs 건 다이오드와 InP 건 다이오드의 특성 비교 ················· 44

표 4.3 시뮬레이션 설계 변수 수치 ···························································· 57

표 4.4 설계 변수의 시뮬레이션 특성과 예상 특성 ································ 64

표 4.5 저역 통과 필터의 설계 치수 ·························································· 69

표 4.6 외부 도입 전압조정발진기와 개발 전압조정발진기의 특성 비교

······························································································································· 87

vii


민 재 용

충북대학교 대학원 전파공학과 전파통신전공

(지도 교수 안 병 철)

요 약 문

본 논문에서는 94GHz 대역 레이더용 도파관 전압조정발진기의 설

계 방법을 연구하였다. 현재 상업적으로 구할 수 있는 GaAs 건 다이

오드의 경우 94GHz 에서 발진할 수 없기 때문에 47GHz 에서 발진시킨

후 94GHz 의 2 차 고조파를 뽑아내는 고조파 발진기 구조를 고안하였

다. 발진기에 사용되는 공진기는 47GHz 신호가 차단되지 않는 폭

4.10mm 높이 1.28 mm 의 직사각형 도파관 내에 약 1/2 파장의 거리로

유지된 바랙터 다이오드 포스트와 건 다이오드 포스트로 구성된다. 공

진기의 바랙터 다이오드 방향에 단락된 WR-10 도파관을 연결하고 건

다이오드 방향에는 WR-10 도파관을 연결하여 이 곳에서 94GHz 의 출

력 전력이 나오게 하였다.

균일한 금속봉 형태의 바랙터 다이오드 포스트와 디스크형 건 다

이오드 포스트를 이용하여 반파장 도파관 공진기를 설계하였다. 두 다

이오드 포스트 사이의 간격, 도파관 단락회로의 위치 및 폭 4.10mm 의

사각형 도파관 길이를 조정하여 47GHz 에서 공진하도록 공진기를 설계

viii

하였다. 전압조정발진기의 특성에 가장 큰 영향을 주는 건 다이오드

포스트는 실험적인 방법과 시뮬레이션 방법을 병행하여 설계하였다.

건 다이오드 포스트의 디스크 직경, 디스크 높이 및 금속봉 직경을 조

정하여 발진 주파수, 출력 전력, 주파수 조정 대역폭 및 선형도가 최

적이 되도록 하였다. 바랙터 다이오드와 건 다이오드에 바이어스 전압

을 인가하기 위한 방법으로 얇은 테프론 테이프에 의해 절연된 동축

선 계단형-임피던스 3 단 저역통과 필터를 적용한 바이어스 핀을 사용

하였다. 설계된 전압조정발진기를 제작 한 후 그 특성을 측정한 결과

제작된 발진기는 중심 주파수 93.9GHz, 주파수 조정 범위 575MHz, 주

파수 조정 선형도 1.7%, 출력 전력 16.1dBm, 위상잡음 -78.6dBc/Hz 등

의 양호한 특성을 가지며 설계 목표를 만족함을 알 수 있었다.

ix

A thesis for the degree of Master in February 2005.


Min, Jae-Yong

Department of Radio Engineering Graduate School, Chungbuk National University

Cheongju, Korea Supervised by Professor Ahn, Bierng-Chearl

Summary

In this thesis, design methods are investigated for a waveguide-type voltage

controlled oscillator for use in 94GHz radar. Since commercially available GaAs

Gunn diodes do not provide useful power output at 94GHz, a harmonic

oscillator structure is employed where a fundamental oscillation occurs at

47GHz and the second harmonic signal is extracted at 94GHz. The resonator

used in the oscillator is consisted of a varacter diode mount and a Gunn diode

mount, which are installed approximately a half wavelength apart in a

rectangular waveguide of 4.10mm width and 1.28mm height in which a 47GHz

signal is not cut off. The resonator is terminated in a short circuit in the varacter

diode direction and is connected to a WR-10 waveguide in the Gunn diode

direction, from which the oscillator output emanates.

A half-wavelength waveguide resonator is designed using a uniform circular

x

metallic post for mounting the varacter diode and a disk-type post for the Gunn

diode. The distance between two diode mounts, the location of the waveguide

short circuit and the length of the 4.10mm wide waveguide section are adjusted

so that the resonant frequency is 47GHz. Experimental as well as simulative

methods are employed in the design of the Gunn diode mount, which affects the

performance of the oscillator to the greatest extent. The disk diameter, disk

height and post height of the Gunn diode mount are adjusted for optimum values

of the power output, frequency tuning range and frequency tuning linearity. A

coaxial stepped-impedance low-pass filter insulated by a thin plastic tape is used

to apply bias voltages to the varacter and Gunn diodes.

The designed oscillator is fabricated by precision machining and its

performances are measured, yielding 93.9GHz center frequency of oscillation,

575MHz frequency tuning range, 1.7% frequency tuning linearity, 16.1dBm

output power, and -78.6dBc/Hz phase noise, from which we confirm that the

fabricated oscillator meets design goals.

- 1 -

I. 서 론

최근 밀리미터파 Radar / Radiometer 시스템은 기상, 대기 오염, 해양 관측

등의 원격탐사, 환경 모니터링 분야에서부터 지능형 교통시스템, 보안 검색,

의료 영상 등 그 활용 분야가 점차 넓어지고 있으며, 그에 따른 밀리미터파

대역 시스템의 핵심 부품인 발진기의 중요성과 관심이 한층 부각되고 있는

시점이다.

오늘날의 일반적인 마이크로파 발진기의 경우 2 차원 평면 회로에 구현

되지만, 밀리미터파 대역 발진기의 경우 높은 Q 값의 확보를 위해 도체로

둘러 싸인 3 차원 회로가 더욱 많이 사용되고 있다. 이러한 3 차원 도파관

회로와 반도체 발진 소자로 이루어진 발진기는 전기적 환경에서 매우 높은

비선형 특성을 가지고 있어 이론적인 모델링이 매우 어려워진다[3]. 도파관

발진기의 이러한 특성을 고려하여 여러 가지 구조의 연구가 활발히 진행되

어왔다. 1971 년 K. Kurokawa 는 하나의 공진기에 여러 개의 발진 소자를 연

결한 발진기를 개발하고 그에 대한 설계 방법을 제안하였다[5]. K. Kurokawa

는 여러 개의 발진 소자를 모두 연결하여 발진 상태에서 모든 발진 에너지

가 상호 결합이 될 수 있는 구조를 제안하여 그 이론을 제시하였다. 1983 년

William H. Haydl 은 건 다이오드의 마운트 디스크 부분을 실험적으로 접근하

였다[7]. 여기서 William H. Haydl 은 건 다이오드 마운트의 주요 설계 변수를

설정하여 제시하였다. 이러한 각 변수를 실험적으로 접근하여 그 특성을 제

시하고 건 다이오드 마운트의 디스크 직경을 결정할 수 있는 공식을 제안하

였다[8]. 1984 년 John Ondra 는 William H. Hayd 과 같이 건 다이오드 마운트의

디스크 직경을 결정할 수 있는 또 다른 수식을 제안하였다[9]. 그러나 K.

Kurokawa 가 제시한 구조는 동축선 타입 공진기라 불리는 구조로써 디스크

- 2 -

를 포함하고 있는 구조가 아니다. Willim H. Hay 이과 John Ondria 가 제시한

디스크 결정 수식은 일정한 범위의 오차를 허용하는 수식으로 구성되어 있

으므로 일정한 값의 오차를 보상하기 위해 나머지 부분을 실험적으로 접근

할 수 밖에 없다.

도파관 발진기의 공진기를 설계하는 방법에는 크게 두 가지가 사용되고

있다. 첫 번째는 건 다이오드가 위치하는 곳에서 바라본 임피던스를 확인하

는 방법이며, 두 번째는 건 다이오드가 위치하는 곳에서 해석된 반사 계수

를 확인하는 방법이다. 첫 번째 방법인 임피던스를 확인하는 방법은 건 다

이오드를 동축선으로 등가화하여 건 다이오드가 위치한 곳에서 바라보는 임

피던스를 해석하고, 이렇게 해석된 임피던스에서 동작점을 파악하는 방법이

다. 반면에 두 번째 방법인 반사 계수를 확인하는 방법은 국내에서 주로 사

용하였던 방법이다[15]. 임피던스를 확인하는 방법과 유사하게 동축선으로

건 다이오드를 등가화한 후 건 다이오드가 위치한 곳에서 바라봤을 때의 반

사 계수를 확인하는 방법이다. 반사 계수 값을 가장 낮추는 방법이며 공진

주파수까지 확인할 수 있다. 건 다이오드가 가지고 있는 반사 계수 값이 적

용되지 않은 설계 방식이기 때문에 임피던스를 확인하는 방법에 비해 오차

가 상당히 크다는 단점이 있다.

도파관 발진기는 사방이 도체로 둘러 싸인 공진기와 반도체 발진 소자로

이루어져있다. 여기에 전기적으로 발진 주파수를 조정하기 위한 소자를 첨

부하게 되면 전압조정발진기로써 동작이 가능하게 된다. 건 다이오드 포스

트와 바랙터 다이오드 포스트를 함께 보유하고 있는 이중 포스트 구조인 전

압조정발진기는 하나의 건 다이오드 포스트를 보유하고 있는 단일 포스트

구조의 발진기에 비해 설계 변수가 더 많아지게 되며, 건 다이오드 포스트

부분에 디스크까지 포함된 상태라면 그 변수는 더 복잡해지게 된다. 건 다

- 3 -

이오드의 임피던스와 비선형적인 파라미터를 파악하기 어렵다는 것까지 포

함하게 된다면 설계의 난이도는 더 높아지게 된다.

본 논문에서는 94GHz 대역에서 동작하는 도파관 전압조정발진기를 설계,

제작하였다. 설계된 전압조정발진기는 주파수 진행 축으로 두 개의 다이오

드 포스트가 나열된 구조를 가지고 있으며 건 다이오드에 의해 발진되어 바

랙터 다이오드로 전기적인 주파수 조정이 가능한 구조이다. 이와 같은 형태

의 전압조정발진기에 동작 원리를 파악하고 공진기의 임피던스를 해석하여

설계에 적용하였다. 공진기의 임피던스를 해석하기 위해 3 차원 시뮬레이션

툴인 Ansoft HFSSTM 을 사용하였다. 본 논문에서 적용한 설계 방법의 임피던

스 해석이 정확한 것인지를 파악하기 위해 기존의 연구 내용[7]을 본 논문의

설계 방법으로 해석한 임피던스와 비교하였으며 그 설계 방법을 제시하였다.

건 다이오드가 가지고 있는 임피던스는 몇 차례의 실험적으로 얻어진 경험

적인 예측 임피던스를 파악하여 설계에 적용하였다.

최근 생산되고 있는 94GHz 대역 건 다이오드는 같은 생산 라인에서 만들

어진 건 다이오드라 하여도 똑같은 발진 회로에서 발진 주파수와 출력 전력,

주파수 조정 대역폭이 서로 다르게 나타난다. 이러한 특성을 감안한다면 발

진 주파수와 출력 전력, 그리고 주파수 조정 대역폭에 영향을 주는 몇 가지

변수를 파악하여 주요 특성을 조정 할 수 있어야 한다. 또한 도파관 공진기

와 건 다이오드 포스트의 가공 공차와 가공 상태에 따라 발진기의 특성에

영향을 줄 수 있으며 이러한 영향을 보완하기 위해서도 각 발진기의 특성에

대한 설계 변수를 파악하여야 한다. 따라서 본 논문에서는 전압조정발진기

에서 발진 주파수, 출력 전력, 주파수 조정 대역폭에 영향을 줄 수 있는 설

계 변수를 파악하여 그 결과를 확인하고 그 변수를 제시하였다. 그리고 파

악된 설계 변수를 몇 가지 설계 수치로 제작하여 측정한 후 최적화된 전압

- 4 -

조정발진기를 완성하였다.

본 논문의 구성은 다음과 같다. 제 2 장에 발진기의 간단하고 기초적인

이론을 수록하였다. 제 3 장에 단일 포스트 도파관 발진기와 이중 포스트 전

압조정발진기의 여러 형태 그리고 2 차 고조파 전압조정발진기의 원리에 대

해 언급하였으며, 제 4 장에 3 차원 시뮬레이션 툴을 이용한 도파관 전압조

정발진기의 설계 방법과 임피던스 해석 방법을 제시하였다. 제 5 장에 전압

조정발진기를 제작하고 측정한 내용을 담았으며, 마지막으로 제 6 장에 본

논문의 결론을 수록하였다.

- 5 -

II. 발진기 이론

2.1 발진기의 원리

2.1.1 공진기의 기초 이론

발진기는 DC 바이어스를 인가하였을 때 발진 회로로부터 초고주파 동작

점을 선정함으로써 발진 주파수와 출력 전력 등의 설계 특성을 완성할 수

있게 된다. RF 출력 전력은 발진이 시작되는 시점으로부터 ‘0’ 에서 정상 상

태까지 즉, 발진이 시작되는 동작점으로부터 정상 상태의 출력 전력인 Psteady-

state(이후 Pss)에 까지 접근하게 된다. 이 출력 전력은 반도체 소자의 최대 출

력 전력에 제한을 받게 된다. 이상적인 발진기라면 발진 주파수는 정상 상

태의 동작점이 시간에 따라 변화하지 않지만, 실제로 제작된 발진기는 발진

출력 전력이 Pss 에 접근하면서 발진 주파수는 불연속적이며 비선형적인 상

태로 변하게 된다. 여기서 발진기는 공진이라는 초고주파 회로의 특성으로

발진 주파수가 선택되어 동작하게 된다. 전기적 회로에 있어서 공진은 유도

성과 용량성의 에너지 저장 요소의 결합에 의해 완성된다. 일반적으로 전기

적 에너지는 마이크로파 주파수에서 전자계 에너지로 저장된다. 그리고, 유

도성과 용량성의 에너지 저장은 전자계가 두 개의 도체 사이에 저장되면서

정상 상태에 도달하게 된다. 이러한 에너지 저장 장치 중 하나가 도체로 둘

러 싸인 구조를 갖는 공진기이다. 임의의 특정 공진 주파수의 에너지를 저

장 할 수 있도록 즉, 임의의 공진 주파수를 선택할 수 있도록 공진기의 크

기를 선택할 수 있다. 공진기는 발진기 회로에서 중요한 역할을 하게 되는

데 발진기에 주어지는 이름은 보통 발진기의 모양을 따라 부르게 된다. 표

2.1 은 대표적인 공진기의 종류와 특성을 나타낸 것이다.

특히 밀리미터파와 같은 주파수 대역에서 높은 출력 전력을 요구하는 경

- 6 -

우에 도파관 공진기가 주로 적용되는데 이것을 3 차원 공진기라 부르기도

한다. 이러한 3 차원 공진기는 표 2.1 의 여러 공진기 중에서 가장 안정적인

동작을 한다.

표 2.1 발진기용 공진기의 종류 [3]. Table 2.1 Types of oscillator cavity [3].

특 성 형 태 장 점 단 점

평면형 마이크로스트립 공진기

- 광대역의 동작 범위 - 소형, 집적화 가능 - 회로 구현이 쉽다.

- 손실이 크다. - Q : 100 - 1,000

- Isolation 이 어렵다.

유전체 공진기

- Q : 5,000 - 30,000

- 손실이 상대적으로 적다.- 온도 안정성 - 저가형, 구조 간단

- 집적화가 어렵다.

도파관 공진기

- Q : 2,000 - 10,000

- Isolation 이 쉽다. - 출력 전력이 좋다. - 손실이 적다.

- 부피가 크다 - 집적화가 어렵다. - 대역폭이 좁다.

YIG 공진기 - Q : 약 1,000 - 발진 주파수 조정 용이.

- 제작이 어렵다.

2.1.2 부성 저항의 기초 이론

(1) 부성 저항의 원리

일반적인 반도체 소자는 전자기 에너지를 공급받게 되면 부하 회로에 의

해서 발생되는 출력 전력의 손실을 공진기 내부에서 보상받게 된다. 따라서

전자기 에너지는 특정 주파수와 일정한 출력 전력을 갖는 발진을 지속적으

로 유지하기 위해서 주기적이면서 적절한 양의 에너지를 공진기에서 공급받

- 7 -

게 된다. 식 2.1 은 정상 상태 발진을 위한 가장 기본적인 방정식을 나타낸

것이다.

( , , , , ,...) ( , ) 0+ =device out dc dc circuitZ f P V I T Z f Geometry (2.1)

여기서, 각각의 임피던스는 = +Z R jX 이다. 따라서 발진을 하기 위해서

는 부하 회로의 저항 cR 가 양의 값을 가질 때 반도체 소자의 저항은 음의

저항 값을 보유해야 한다. 이것을 부성 저항이라고 한다. 이 부성 저항은 일

반적으로 RF 전압이 증가하면서 RF 전류가 감소하는 원인이 된다. 그림 2.1

에 건 다이오드 부성 저항의 전압에 대한 전류 특성 곡선을 나타낸 것이다.

그림 2.1 에서 보는 바와 같이 반도체 소자에 Vdc 의 전압을 인가하게 되면

정상적인 저항 상태로 동작하다가 임계 전압 Vth 에 도달하게 된다. 이 때 인

가되는 Vdc 를 Vth 이상까지 인가하게 되면 건 다이오드 내의 저항 성분은 부

성 저항으로 바뀌어 동작하게 된다. 그러나 부성 저항으로 동작 할 수 있는

범위는 상당히 제한된다. 그림 2.2 는 부성 저항으로 동작하고 있는 상태의

출력 특성을 나타낸 그림이다.

그림 2.1 건 다이오드 부성 저항의 전압 대 전류 관계 곡선 [4] Fig. 2.1 I-V relationship of a negative resistance Gunn device [4].

- 8 -

그림 2.2 X-대역 도파관 발진기의 바이어스 전압에 따른 출력 전력 [4]. Fig. 2.2 Output power of a X-band waveguide oscillator versus bias voltage [4].

그림 2.2 에서 보는 바와 같이 최초 전압을 인가하였을 경우 건 다이오드

내부의 저항 성분은 정상적인 저항 상태로 동작하다가 임계 전압 Vth 이상에

서 부성 저항 성분으로 동작하는 것을 볼 수 있다. 부성 저항 성분으로 동

작한 후 전압을 조금씩 더 높게 인가되면 출력 전력이 급격히 증가하면서

최대 출력 전력이 나타나는 전압이 생기게 된다. 그리고 그 이상 전압을 인

가하게 되면 출력 전력은 점점 작아지면서 결국 발진 자체가 사라지게 된다.

2.2 임피던스를 이용한 발진 조건

2.2.1 발진기의 임피던스 발진 조건 방정식

식 2.1 은 발진기 설계에 있어서 가장 기본적인 공식이다. 그림 2.3 은 부

성 저항 발진기의 등가 회로를 나타낸 것이다. ( )ωcZ 는 반도체 소자의 연결

단자를 나타낸 회로의 임피던스이다. 반도체 소자와 부하 회로 사이의 연결

회로는 여러 종류의 공진 주파수를 포함하게 된다. 그러나 여기서 파악하고

자 하는 것은 반도체 소자에 기본 주파수 하나만 발진시킨다고 가정하고 그

- 9 -

에 대한 조건을 유도할 것이다.

그림 2.3 부성 저항 발진기의 등가 회로 [4] Fig. 2.3 Equivalent circuit of a negative-resistance oscillator [4].

따라서, 등가 회로를 파악하기 쉬운 구조로 재구성 할 수가 있다. 그림

2.4 와 같이 발진기를 반도체 소자 부분과 부하 회로 부분으로 분리시킨다.

그림 2.4 발진 소자 기준면에서의 발진기 등가 회로 [4] Fig. 2.4 Equivalent circuit of an oscillator at the negative-resistance device terminal [4].

자유 운동 발진기 내의 발진은 임의의 소스원인 ( )e t 부터 발진이 시작되

- 10 -

며 DC 바이어스의 과도 현상 또는 잡음에 의해서 유도되기 때문에 이를 회

로에 감안하게 된다. 식 2.2 와 2.3 은 발진 상태를 설명하는 공식이다. 식

2.2 는 발진기에 의해 나타나는 RF 전류에 흐름을 표현한 것이다.

{ } [ ]( ) Re ( )cos ( )ω φ= = +i t I A t t t (2.2)

( )( ) ( ) ω φ + = j t tI t A t e (2.3)

여기서 Re 는 실수부를 나타낸 것이다. A와 φ 는 알려지지 않은 출력 전

력과 위상 변수이다. A 는 발진기에 직접적으로 관련된 RF 출력 전력의 크

기이다. A 와 φ 는 시간에 변화가 적은 전류의 함수 ( )i t 에 비교하여 예측하

게 된다. 일반적으로 반도체 소자의 임피던스는 단순히 A 의 함수로만 예측

하게 되며, 회로 임피던스는 오직 발진기 기본 주파수인 ω 의 함수로 예측

하게 된다. 발진기의 발진 공식은 여러 주파수 중 발진이 지속되고 있는 하

나의 주파수 ω 의 수식이다. 식 2.4 는 그림 2.3 의 발진기 근사 회로에서 전

압이 회로 내에서 궤환하는 관계를 나타낸 공식이다.

( ) ( )( , ) Re ( )ω+ = d cv t A Z I t e t (2.4)

식 2.3 과 2.4 를 풀면 부하 회로와 반도체 소자의 임피던스 부분인 A 와

φ 에 대한 표현으로 나타낼 수 있다. 그 표현식에 몇 가지 이미 알려진 공식

을 적용하면 발진기 공식을 유도할 수 있다. 즉, 식 2.4 의 각 항목의 값을

구함으로써 공식 유도를 시작할 수 있다. 옴의 법칙에서 반도체 소자의 임

피던스에 관한 식으로 전압을 나타내면 다음과 같이 나타낼 수 있다.

( ) ( )( ) cos( ) sin( )ω φ ω φ= + = + − +d d d d dv t i t R jX R A t X A t (2.5)

여기서 0

- 11 -

고 가정한다. 반도체 소자에 리액턴스의 상수는 ( )ωcZ 를 포함한다. 전압과

( )ωcZ 의 관계를 해석하기 위해 식 2.4 에 섭동법 이론(perturbation theory)를

적용함으로써 회로에 의해 좌우되는 주파수에 대한 첫 번째 근사식을 얻을

수 있다. 즉, 최초 발진 주파수 ω 에서 주파수 섭동을 이용하여 주파수의 변

화분인 δω 를 얻을 수 있다.

ω ω δω′ = + (2.6)

여기서 전류의 도함수를 실험적으로 δω 에 대한 수식을 얻어낸 것을 표

현하면 다음과 같다.

( ) 1( ) ( )φω ω ′= = + + dI t d dAj I t j I t

dt dt A dt (2.7)

만약 식 2.6 에서 모든 두 번째 항을 무시하고 t 에 대한 A 와 φ 의 고차

도함수를 무시한다면, m-번째 도함수에 대한 1 차 함수의 근사값은 다음과

같이 나타낼 수 있다.

( ) ( )ω′≈md I mj I tmdt

(2.8)

이러한 결과는 교류 회로의 라플라스 변환과 일치하는 것이다. 그러므로

다음과 같이 다시 나타낼 수 있다.

1φω ω δω ω′ = + = + −d dAjdt A dt

(2.9)

만약 δω ω= 라 가정하고 ω ω′ = 라 한다면 테일러 급수에서 확장된

( ')ωcZ 은 다음과 같이 나타낼 수 있다.

- 12 -

( )( ) ( ) ωω ω δωω

′ = + cc cdZZ Z

d

( ) ( ) ( ) ( ) 1φω ω ω ω ′ ′= + + + − c c c cd dAR jX R jX jdt A dt

(2.10)

여기서 소수는 ω 에 대한 도함수로 다시 나타낼 수 있게 된다. 이로부터

전압이 cZ 와 만나게 됨으로써 섭동이 되는 현상을 표현 할 수 있게 된다.

( ) ( ) ( ) ( )1Re cosφω ω ω ω φ ′ ′ = + + + c c cd dAZ I R R X A tc dt A dt

( ) ( ) ( ) 1 sin( )φω ω ω ω φ ′ ′− + − + c c cd dAX X R A tdt A dt

(2.11)

여기서 식 2.4 에 식 2.5 와 2.11 을 대입하면 다음과 같이 다시 나타낼 수

있다.

( ) ( ) ( ) ( ) ( )1 cosφω ω ω ω φ ′ ′+ + + + c d c cd dAR R A R X A tdt A dt

( ) ( ) ( ) ( ) ( ) ( )1 sinφω ω ω ω φ ′ ′− + + − + = c d c cd dAX X A X R A t e tdt A dt

(2.12)

이 방정식은 ( )cos ω φ+t 취하고 나서 ( )sin ω φ+t 를 취함으로써 각각의 경

우에 따라 1 차 항의 수가 늘어나게 된다. 여기에 발진 상태의 주기 0T 로

적분하면 다음과 같이 나타낼 수 있다.

( ) ( ) ( ) ( )1 1φω ω′ ′+ + + =c d c c cd dAR R A R X e tdt A dt A

(2.13a)

( ) ( ) ( ) 1 1 ( )φω ω′ ′− − − + =c d c c sd dAX X A X R e tdt A dt A

(2.13b)

여기서, ( )ce t 와 ( )se t 는 다음과 같이 나타낼 수 있다.

- 13 -

( ) ( ) ( )00

2 cos ω φ−

= +∫t

ct T

e t e t t dtT

(2.14)

( ) ( ) ( )00

2 sin ω φ−

= +∫t

st T

e t e t t dtT

(2.15)

이들 방정식은 /dA dt 와 /φd dt 만으로 이루어진 다음의 두 방정식으로부

터 유도 할 수 있다.

[ ] [ ]2 1( ) ( ) ( ) ( ) ( ) ( ) ( )ω ω ω ω ω′ ′ ′+ − + +c d c c d c c

dAR R A X X X A R ZA dt

1 ( ) ( ) ( )ω ′ ′= + c c c sX e t R e tA (2.16)

[ ] [ ]2

( ) ( ) ( ) ( ) ( ) ( ) ( ) φω ω ω ω ω′ ′ ′+ − + +c d c c d c cdR R A R X X A X Zdt

1 ( ) ( ) ( )ω ′ ′= + c c c sR e t X e tA (2.17)

식 2.16 과 2.17 은 기본적인 발진에서 전류의 진폭과 위상을 정의한 일반

적인 발진 조건 방정식이다. 발진 공식은 식 2.16 과 2.17 의 특별한 경우인

정상 상태와 자유 운동 조건에서 얻어지게 된다. 따라서 ( ) 0=e t , / 0=dA dt ,

/ 0φ =d dt 이라는 조건을 적용하면 다음과 같이 다시 나타낼 수 있다.

[ ]( ) ( ) ( ) ( ) 0ω ω+ + + =c d c dR R A j X X A (2.18)

식 2.18 로부터 발진기의 정상 상태 발진에서 진폭 0A 와 주파수 0ω 를

정의 할 수 있다. 즉, 발진기 내의 반도체 발진 소자가 발진을 하기 위해서

는 발진 회로인 부하 회로와 발진 소자의 임피던스의 합이 ‘0’ 이 되는 점에

서 발진이 시작된다는 것을 알 수 있다.

- 14 -

2.2.2 안정도 (Stability)

발진은 반도체 소자와 부하 회로에 임피던스가 식 2.18 을 만족한다면 가

능하게 되지만, 발진기에서 DC 바이어스가 변하는 등의 가벼운 전기적 문제

가 발생한다면 발진 상태는 잠시 후 멈춰버리거나 반도체 소자가 손상 될

때까지 출력 전력이 증가하게 될 수도 있다. 그러나 안정된 상태의 발진기

라면 전기적으로 아주 약간의 섭동 상태가 만들어 졌을 경우 서서히 정상

상태 동작점으로 되돌아가게 된다. 여기서 정상 상태 안정도 조건 0A 에서

미세한 크기의 변화인 0δ A 에 의해 발진 출력 전력에 의한 섭동으로 나타나

는 안정도 조건을 유도 할 수 있다. 안정화된 발진은 0 /δ A dt 의 경우에 한

해서 섭동된 발진기가 정상 상태 동작점으로 되돌아감으로써 발진이 가능하

게 된다. 발진기 공식 실수부와 허수부에 미적분을 적용하면 다음과 같이

나타낼 수 있다.

0 00

( ) ( ) δω ∂+ =∂

dc d

RAR R A AA A

(2.19)

0 00

( ) ( ) δω ∂+ =∂

dc d

XAX X A AA A

(2.20)

위의 식에 식 2.16 을 대입하고 ( ) 0=e t 라 가정 하였을 때 다음 식을 유

도 할 수 있다.

2

0 0 00

1 ( )( ) ( ) ( ) 0δδ ω δ ω ω∂∂ ′ ′ ′− + =∂ ∂

dc c c

XR d AA X A R ZA A A dt

(2.21)

만약 안정도가 0δ A 에서 시간의 함수가 감소한다면 결과는 다음과 같이

나타낼 수 있다.

0 0( ) ( ) 0ω ω∂ ∂′ ′= − >∂ ∂

d dc c

R XX RA A

S (2.22)

- 15 -

이와 같이 0>S 라면 섭동 δ A 는 ‘0’ 이 될 때까지 감소할 것이고, 정상

상태 발진은 안정화 될 것이다. 위의 식에 0( )( / )ω′ ∂ ∂c dR R A 로 인수 분해하면,

다음을 얻을 수 있다.

000

( ) /( )/( )

ωω

ω

′∂ ∂ ∂′ = −∂ ∂ ∂′

d c dc

dc

R X X ARA R AR

S (2.23)

여기서, tanθc 와 tanθd 는 다음과 같이 나타낼 수 있다.

0

0

( )tan( )

ωθ

ω

′=

′c

cc

X

R (2.24)

/tan/

θ′∂ ∂

=′∂ ∂

dd

d

X A

R A (2.25)

따라서 안정도 S 는 다음과 같이 다시 나타낼 수 있다.

[ ]0( ) tan tanω θ θ∂′= −∂

dc c d

RRA

S (2.26)

안정도 조건은 발진기의 안정도가 발진 회로와 발진 소자 모두의 전기적

특성에 좌우되는 것을 보여준다. 이 안정도 조건은 발진 소자 임피던스가

오직 RF 전류 크기의 함수라고 가정한 근사적인 값이다. 따라서 식 2.26 은

가장 단순한 경우를 근거로 하여 일반적인 안정도 조건을 나타낸 것이다.

2.2.3 잡음 (Noise)

그림 2.5 는 스펙트럼 분석기에서 볼 수 있는 발진기의 스펙트럼 결과를

- 16 -

나타낸 것이다. 주파수 fop1 은 잡음을 가지고 있지 않은 신호이며, fop2 는 잡음

을 포함하고 있는 신호를 나타낸 것이다. 잡음의 측정 단위는 dBc/Hz 로 나

타낸다. 이것은 케리어 주파수로부터 Hz 거리만큼 떨어진 부분에서 케리어

주파수와 dB 의 차이 값을 나타내는 것이다. 일반적으로 발진기 내에서 생성

되는 잡음은 진폭 변조(Amplitude Modulation: AM) 잡음, 주파수 변조

(Frequency Modulation: FM) 잡음, 위상 잡음(Phase Noise)의 세 가지로 크게 나

눌 수 있다. AM 잡음은 발진기에서 출력 전력의 크기 편차에 의해 나타나는

잡음이다. AM 잡음은 완전히 무작위적이라고 할 수 있으나 안정된 외부 소

스원을 이용한다면 예측이 가능할 수도 있다. FM 잡음은 짧은 시간 동안에

발진기의 발진 주파수가 변화하는 정도를 나타낸 것이다. 이러한 일반적인

FM 잡음은 외부 소스원 때문에 나타나며 발진기의 케리어 주파수를 변화시

킨다. 반도체 발진 소자 내부의 잡음에 의해 나타나는 위상 잡음은 발진기

내에서 전자기장에 위상 변조의 정도를 나타낸 것이다.

그림 2.5 발진기의 스펙트럼 [4] Fig. 2.5 Oscillator spectra [4].

- 17 -

이상적이지 못한 발진기는 위에서 언급한 일반적인 잡음을 동반한다. 즉,

불규칙한 위상과 출력 전력이 발진 신호의 산란을 유발하는 것이다. 다음은

이러한 잡음 특성 중 AM 잡음과 위상 잡음에 대한 수식을 나타낸 것이다.

2 22

42 2 20 0

2 ( )0( )

( )

ωδ

ω ω

′=

′ +

c

c

Z eA f

Z A S (2.27)

2 222 20 02

22 2 42 2 20 0 0

( )2

( )( )

ω ω

φω ω ω

∂ ∂ ′ + + ∂ ∂ =′ +

c

c

R Xd dZ AA Ae

fA Z A S

(2.28)

식 2.27 과 2.28 은 AM 잡음과 발진기에서 전자기적으로 나타나는 위상

잡음을 한 신호의 출력 전력 대 주파수의 측정치인 출력 전력의 스펙트럼으

로 환산하여 나타낸 것이다. 0=S 일 때, 안정 영역에서 2( )δ A f 와 2( )φ f

는 최대값이 된다. 이 때 ( )A f 가 더 이상 무시할 만큼 작다고 가정할 수

없기 때문에 출력 전력의 스펙트럼 밀도 방정식 식 2.27 과 2.28 은 더 이상

정확한 수식이 될 수 없다. 따라서 AM 잡음과 위상 잡음은 안정도 S 에 상

당히 큰 영향을 받는다는 것을 식 2.27 과 2.28 을 통해 알 수 있다. 발진기

를 설계하기 위해서는 RF 출력 전력과 발진 주파수의 설계 다음으로 잡음

특성은 중요한 설계 변수가 된다. 이러한 설계에 영향을 주는 잡음 특성은

특별한 기준을 정하여 설계에 적용하여야 한다.

2.2.4 발진기의 전기적 특성

발진기를 설계하기 위해서는 AM 잡음과 FM 잡음 그리고 위상 잡음 외

에도 여러 가지 전기적인 이상 현상들을 파악하고 있어야 한다.

- 18 -

(1) 주파수 점핑 (Frequency Jumping)

주파수 점핑은 발진 소자 임피던스의 불연속적인 변화의 결과로 인하여

발진기의 발진 주파수가 불연속적으로 나타나는 현상을 말한다. 주파수 점

핑 현상은 발진 소자의 DC 바이어스 동작점, 발진 소자의 온도, 발진 회로

의 임피던스 변화 등이 가장 큰 원인이 된다.

(2) 주파수 풀링 (Frequency Pulling)

주파수 풀링은 발진 회로 임피던스의 섭동에 의해 나타난 발진 주파수의

변화가 영향을 주어 부하 임피던스가 변화하는 현상이다. 풀링 지수(pulling

figure: Hz/°)는 360°가 넘게 변화된 위상에 의해 특성화된 부정합 부하 회로

로부터 측정된 전체 주파수 변화이다. 주파수 풀링은 발진기와 부하 회로에

아이솔레이터(isolator)를 사용하거나 또는 발진기 회로에 높은 Q 값을 갖는

공진기를 적용함으로써 최소화 시킬 수 있다.

(3) 주파수 푸싱 (Frequency Pushing)

주파수 푸싱은 DC 바이어스 동작점이 변함으로써 나타나는 발진 주파수

의 변화현상이다. 푸싱 지수(Pushing Figure: Hz/V)는 DC 바이어스 전압 변화

로부터 나타나는 발진 주파수의 감도에 관계된다. DC 바이어스 공급기에 레

귤레이터(regulator)를 사용하여 푸싱 현상을 최소화 시킬 수 있다.

2.3 반도체 소자의 원리

2.3.1 바랙터 다이오드의 원리

바랙터 다이오드는 리액턴스 조정 소자로 사용되는 p-n 접합 다이오드라

할 수 있다. 바랙터 다이오드는 양쪽 단자에 적용되는 전압의 함수로 나타

- 19 -

나기 때문에 전압조정발진기에 있어서 리액턴스를 조정하여 발진 주파수를

제어 할 수 있는 능동 소자로 사용되기도 한다. 그림 2.6 은 바랙터 다이오

드에 반도체 구조의 형태를 나타낸 것이다. 바랙터 다이오드는 양쪽 단자에

걸리는 바이어스를 조정함으로써 소모 영역의 넓이를 조절할 수 있게 된다.

따라서 내부의 용량값을 조정하여 발진 회로의 리액턴스 값을 조정 할 수

있게 된다. 그림 2.6 에서 n+ 물질은 n 영역의 성장을 도와주는 물리적인 역

할과 반도체 소자를 외부 회로와 연결하기 위한 저항성(ohmic) 접합 성분을

갖는 도체 성분과 연결하는 역할도 하게 된다.

그림 2.6 바랙터 다이오드의 구조 [4] Fig. 2.6 Structure of a varactor diode [4].

(a) abrupt 접합 (b) hyper-abrupt 접합 (a) abrupt junction (b) hyper-abrupt junction

그림 2.7 바랙터 다이오드의 도핑 형태 [4] Fig. 2.7 Doping configuration of a varactor diode [4].

- 20 -

일반적으로 바랙터 다이오드는 역-바이어스에서 동작하게 된다. 그림 2.7

은 두 가지 종류의 반도체 도핑 상태를 대략적으로 나타낸 것이다. 그림 2.7

(a) 의 abrupt 접합 도핑에서 소모 영역은 n-영역으로 거의 완벽하게 넓어진

다. 이러한 상태의 접합 케패시턴스는 다음과 같이 나타낼 수 있다.

( )2

γε ε

ε φ φ

= = = − − D D

jbi A bi A

qN NAC A KW V V

(2.29)

여기서 ε 은 반도체의 유전율이다. A 는 접합 단면의 면적이며, W 는 p-n

영역의 전체 소모 영역을 나타낸 것이다. DN 는 n-type 반도체의 불순물 농

도를 나타낸 것이며, φbi 는 p-n 영역사이에 나타나는 전위차이다. 그리고 AV

는 바랙터 다이오드에 인가되는 바이어스 전압을 나타낸 것이다. 또한

( / 2)γε=K A q 가 된다. 마지막으로 q 는 전하량이다. 일반적으로 abrupt 접합

다이오드에서 0.5γ = 로 정해진다. 따라서 접합 케패시턴스는 0.5−AV 의 응답

전압에 관련된 함수가 된다. 바랙터 다이오드의 역-바이어스가 4V 일 때를

기준으로 각 전압의 변화에 따라서 달라지는 캐패시턴스 비율을 계산하여

표현하는 방식을 사용 할 수도 있다. 식 2.30 은 이러한 방법을 나타낸 것이

다.

(0 )

( )

1φ

Γ= +

jj

A

bi

C VC V

V (2.30)

여기서 (0 )jC V 은 0V 의 접합 캐패시턴스이며, Γ는 전압에 따라 다르게

- 21 -

나타나는 캐패시턴스의 기울기 함수이다. 식 2.29 와 2.30 에 의한 전압에 관

련된 리액턴스는 다음과 같이 나타낼 수 있다.

ω

= −jj

jXC

(2.31)

바랙터 다이오드는 역-파괴 전압에 도달할 때까지 여러 가지 리액턴스

값을 갖게 된다. 그러나 역-파괴 전압에 도달하는 순간 큰 전류가 바랙터 소

자를 통해 흐르게 되어 다이오드를 파괴시키게 된다. 따라서 역-파괴 전압의

응답 전압과 감소 영역의 최소값과 최대값을 확인할 수 있어야 한다. 식

2.29 와 2.30 그리고 2.31 을 통해서 접합 케패시턴스의 최소값과 최대값을

확인할 수 있다. 발진 회로 내에서 바랙터 다이오드가 보다 넓은 대역의 주

파수 조정 소자로 동작하기 위해서는 가능한 한 넓은 대역의 케패시턴스 영

역을 갖고 있어야 한다. 바랙터 다이오드의 케패시턴스 영역을 증가시키기

위한 방법은 그림 2.7 (b) 에서 볼 수 있는 n-영역을 변화시키는 방법이다.

그림 2.7(b) 의 도핑 그래프에서 γ 는 0.5 ~ 2.0 사이의 값을 갖게 된다. 이렇

게 γ 가 0.5 보다 큰 도핑 상태를 hyper-abrupt 라 부른다. 일반적으로 같은

응답 전압 범위에서 hyper-abrupt 바랙터 다이오드는 abrupt 바랙터 다이오드

보다 훨씬 넓은 케패시턴스 영역을 갖는다.

바랙터 다이오드 내부의 반도체 칩을 외부의 회로에 연결하기 위해 저항

성 접합을 실시하는 것을 언급하였다. 여기에 추가적으로 외부의 충격과 회

로 구성의 용이함을 더하기 위해 반도체 칩과 저항성 접합 구조를 페키지화

시킨다. 페키지된 바랙터 다이오드는 내부의 반도체 칩의 특성과 페키지화

된 외부의 회로를 등가적으로 파악할 수 있어야만 한다. 그림 2.8 은 이러한

특성을 고려한 바랙터 다이오드의 등가 회로를 나타낸 것이다.

- 22 -

그림 2.8 바랙터 다이오드의 등가 회로 [4]. Fig. 2.8 Equivalent circuit of a varactor diode [4].

jR 는 재결합 발생 전류, 확산 전류, 누설 전류에 의해 나타나는 병렬

등가 저항이다. 일반적으로 회로를 설계함에 있어서 jR 를 무시하는 경우가

많다. 그러나 실제로 제작된 상태에서 실험을 하게 되면 그 값을 무시할 수

없을 정도가 된다는 것을 알 수 있다. 다이오드 칩에 대한 등가 회로는 직

렬 회로로 구성된 jC 와 sR 로 나타낼 수 있다. 여기서 sR 는 저항성 접합을

나타낸 것이다. 기본적으로 등가 회로는 다음과 같은 바랙터 다이오드의 Q

값으로 정의된다.

0

1( )2 ( ) ( )π

=A

S A j A

Q Vf R V C V

(2.32)

여기서 0f 는 동작 주파수이다. 바랙터 다이오드의 캐패시턴스와 저항 값

은 동작 주파수의 주파수 범위를 제한한다. 차단 주파수는 유일하게 주어지

는 바랙터 다이오드의 Q 에 의한 주파수로 나타낼 수 있다.

- 23 -

1( )2 ( ) ( )π

=c As A j A

f VR V C V

(2.33)

바랙터 다이오드는 Si 로 주로 만들어져 왔으나 최근에는 GaAs 로 만들

어지는 경우가 많다. 그 이유는 Si 에 비해 GaAs 가 네 배 이상의 이동도를

가지고 있으며 도핑 레벨에서 보다 작은 고유 저항을 갖기 때문이다. 따라

서 GaAs 로 만들어진 바랙터 다이오드는 보다 작은 직렬 저항을 갖게 되며,

밀리미터파 주파수 대역에서 아주 좋은 특성을 갖는다. 그러나 GaAs 다이오

드는 Si 다이오드에 비해 온도 저항과 표면 상태 밀도가 더 높기 때문에 결

과적으로 Si 다이오드보다 좁은 리액턴스 영역을 갖게 된다.

2.3.2 건 다이오드의 원리

건(Gunn) 또는 TED(transfered electron device) 소자는 일반적인 다이오드나

바랙터 다이오드와 같은 형식의 다이오드와는 다르다. 오히려 GaAs 와 InP

와 같은 혼합 반도체에 의해 나타나는 양자 이론의 이동성 전자 효과를 통

한 부성 저항을 나타내는 소자를 말한다. 그림 2.9 는 건 다이오드의 구조를

간단하게 나타낸 것이다. 전계가 임계 전압을 넘어서기 전까지는 DC 바이어

스에서 건 다이오드는 일반 저항처럼 동작한다. 그러나 임계 전압을 넘어서

게 되면 건 다이오드는 부성 저항을 나타내면서 외부 회로와 n-영역에 접근

하는 전자의 전송 시간에서 독립적인 주파수의 발진을 시작하게 된다.

반도체의 에너지 영역 구조는 건 다이오드 효과를 나타내면서 다이오드

의 특성을 결정짓는 주된 요소가 된다. 그림 2.10 은 전자 이동도의 운동량

K 와 원자 영역(valence band)과 전도성 영역(conduction band)에 대한 GaAs 의

에너지 영역 구조를 나타낸 것이다. 여기서 전도성 영역 내의 두 개의 전기

적 계곡을 나타내었다. 0=K 일 때 낮은 전기적 계곡(Lower Valley)은 날카로

- 24 -

운 계곡 형태를 갖게 되며, 원자 영역에서 일정한 에너지 간격을 갖고 독립

적으로 형성된다. 그리고 이 보다 높은 전기적 계곡(Upper Valley)은 낮은 전

기적 계곡에 비해 평평한 계곡 형태를 나타내며 낮은 전기적 계곡과 마찬가

지로 독립적인 에너지 간격을 유지하면서 낮은 전기적 계곡과는 또 다른 운

동량을 갖게 된다. 이러한 두 종류의 전기적 계곡으로 표현된 이론적인 모

델링을 통해서 건 다이오드의 효과를 설명 할 수 있다. 가장 이동성이 좋은

전자의 집합체인 *em 는 에너지 영역의 내부에 존재하는 두 계곡의 굴곡율에

반비례한다. 다음은 GaAs 에서 *em 의 값을 나타낸 것이다.

0*

0

0.068 (in thelower valley)

1.2 (in the upper valley)e

mm

m=

여기서 0m 은 움직이지 않는 전자의 집합체이다. 높은 전기적 계곡 내의

전자는 낮은 전기적 계곡 내의 전자보다 더 큰 효율의 집합체를 가지고 있

다. 낮은 전기적 계곡의 이동도는 28000cm / V-sµ =l 가 되지만, 높은 전기적

계곡은 2150cm / V-sµ =u 정도만을 유지한다. 전자의 이동 속도는 µ=dv E 로

주어진다. 그러므로 높은 전기적 계곡 내에 전자는 낮은 전기적 계곡 내의

전자보다 이동 속도가 상당히 느리다는 것을 알 수 있다.

그림 2.9 건 다이오드의 내부 구조 [4]. Fig 2.9 Internal structurre of a Gunn device [4].

- 25 -

여기서 전기장은 ‘0’ 에서부터 증가하기 시작한다고 가정하고 정전기장

효과를 고려하여 적용해 본다. 전도성 전자가 적용되지 않은 정전기장은 아

래쪽에 있는 낮은 전기적 계곡에 존재하게 된다. 따라서 전류에 흐름은 멈

춘 상태이다. 이 때 전기장은 아주 약하기 때문에 대다수의 전도성 전자는

낮은 전기적 계곡 내에 남아있게 된다.

그림 2.10 혼합 반도체의 에너지 영역 구조 [4]. Fig. 2.10 Band structure of a compound semiconductor [4].

이러한 전도성 전자에 흐름을 다음과 같이 나타낼 수 있다.

µ= =l l d l lI qn v A qn EA (2.34)

여기서 A 는 발진 소자와 맞닿아 있는 단멱적이다. 그리고 ln 은 낮은 전

기적 계곡 내의 전자의 밀집도이다. 높은 전기적 계곡 내에 전자는 없다고

가정한다. 전기장이 임계 전계 thE 을 통과하여 증가할 때 전자의 대부분은

높은 전기적 계곡 내에 전자가 쌓여가게 된다. 이러한 전자 축적의 가장 큰

이유는 전자가 높은 전기적 계곡에 도착하기 위해서 격자 형태 내에서 증가

된 전자간의 충돌로 인해 전자 자체의 외부 에너지와 운동량이 추가되기 때

문이다. 또 다른 이유는 높은 전기적 계곡에 남아있으려고 하는 경향을 갖

- 26 -

는 전자는 이용하기 쉬운 상태의 낮은 전기적 계곡의 전자보다 밀도 수치가

60 에서 70 배가 더 크다는 것이다. 이러한 현상은 알 수 없는 전계를 전기

장에 적용시키게 된다. 이 때의 전도성 전류는 다음과 같다.

µ=u u uI qn EA (2.35)

여기서 un 는 높은 전기적 계곡 내의 전자의 밀집도이다. 만약 낮은 전기

적 계곡 내에 남아있는 전자가 없다고 가정한다면, µ µ

- 27 -

에 의해 높은 전기적 계곡에 있는 전자들이 자극을 받아 전기장에 영향을

주어 임계 전기장 강도가 약해지게 된다. 따라서 출력이나 발진 주파수의

특성에 안좋은 영향을 미치게 된다. 이러한 전기적 특성을 갖는 건 다이오

드는 GaAs(Gallium Arsenide) 계열과 InP(Indium Phosphide) 계열을 가장 많이

사용하고 있다. 이러한 원소 계열로 이루어진 건 다이오드는 부성 저항과

저항성 접합에 의해 나타나는 저항으로 등가회로를 표현할 수 있다.

그림 2.12 건 다이오드의 등가 회로. Fig. 2.12 Equivalent circuit of a Gunn diode.

건 다이오드의 반도체 칩과 페키지화된 상태의 등가 회로는 그림 2.12 와

같이 나타낸다. 여기서 –RD 는 부성 저항이며 CD 는 반도체 칩의 양단자간에

나타나는 캐패시턴스이다. 그리고 LP 와 CP 는 페키지화 되면서 나타나는 인

덕턴스와 캐패시턴스이다.

- 28 -

III. 도파관 전압조정발진기 이론

3.1 단일 포스트 도파관 발진기

3.1.1 단일 소자 도파관 발진기의 구조와 형태

단일 소자 도파관 발진기는 SDO(Single Device Oscillator)라고도 하며, 높

은 Q 값을 제공하는 것이 가장 큰 장점이다. 따라서 밀리미터파 대역의 주

파수에서 가장 많이 쓰이는 발진 회로 중 하나이다[4]. 도파관 발진기는 부

성 저항 성분을 갖는 건(Gunn) 다이오드와 IMPATT 다이오드를 주로 사용한

다. 이러한 부성 저항 발진 소자는 특별한 궤환 회로를 제공하지 않고 발진

을 시작할 수 있다. 이 때 도파관 발진기의 공진기는 RF 동작점을 조정하는

데 이용 될 수 있다. 2-단자 발진 소자인 건 다이오드와 IMPATT 다이오드는

발진 회로의 설계에 문제가 있어도 DC 바이어스가 공급되면 발진만은 시작

할 수 있다. 도파관 발진기의 발진 회로가 여러 실험적인 방법 또는 이론적

인 방법으로 정확하게 구성된 것이라면 발진 소자의 임피던스는 발진 상태

의 동작점에서 발진 회로의 임피던스에 정확하게 정반대인 값이 될 것이다.

이러한 가정이 정확하다면 다음의 수식이 성립 할 수 있다.

( , , ,...) ( , )= −d dc dc c oR V I T R f geometry (3.1)

( , , , ,...) ( , )= −d o dc dc c oX f V I T X f geometry (3.2)

이러한 가정은 실제로 많은 발진 소자를 특성화하여 모델링하는데 직접

사용 할 수 있다. 따라서 공진기의 임피던스를 파악하는 것만으로 건 다이

오드의 모델링에 접근 할 수 있다. 공진기는 도파관의 형태와 건 다이오드

의 바이어스 포스트의 형태에 따라서 구분된다. 도파관의 형태는 대표적으

로 원형 도파관과 직사각형 도파관의 두 가지 형태로 나뉘어 진다. 원형 도

- 29 -

파관 구조의 공진기는 일반적으로 동축선 타입이라고도 부른며, 직사각형

도파관 형태의 공진기는 가장 많이 사용하는 형태이다.

(a) 원형 도파관 발진기 (b) 원형 도파관 공진기 구조 (a) Circular waveguide oscillator (b) Structure of a circular wave guide cavity

(c) 직사각형 도파관 발진기 (d) 사각형 도파관 공진기 구조 (c) Rectangular waveguide oscillator (d) Structure of a rectangular- waveguide cavity

그림 3.1 도파관 공진기 형태 [6][11]. Fig. 3.1 Types of waveguide cavity [6][11].

그림 3.1 은 대표적인 두 가지 형태의 도파관 공진기를 사용한 발진기의

모식도를 나타낸 것이다. 그림 3.1(a)는 동축선 형태의 공진기를 나타낸 것이

며, 공진기 l 의 길이에 의해서 발진 주파수가 결정된다. 즉, l 의 길이가

/ 2λg 의 파장이 되는 주파수가 발진 주파수로 결정된다. 그림 3.1 (b)는 직사

- 30 -

각형 도파관 형태의 공진기를 나타낸 것이며, 건 다이오드와 건 다이오드

뒤쪽에 위치하는 단락 회로(back-short)의 거리가 / 2λg 의 파장이 되는 주파

수가 발진 주파수로 선택된다. 공진기의 형태가 결정되면 발진 주파수와 출

력 전력을 결정하기 위해서 건 다이오드 포스트의 형태를 결정지어야 한다.

흔히 밀리미터파 대역 중에서도 W-대역 이상의 주파수에서는 건 다이오드

포스트에 디스크의 형태가 추가된다[4][7]-[9][11][12].

(a) 직선 포스트 (b) 디스크-포스트 (a) Straight post (b) Disc-post

그림 3.2 건 다이오드 포스트의 형태 [4]. Fig. 3.2 Types of Gunn diode post [4].

그림 3.2 은 그 두 가지 형태를 나타낸 것이다. 그림 3.2(a) 형태의 건 다

이오드 포스트는 광대역의 동작 범위를 제공하나 출력 전력이 상대적으로

낮다는 단점이 있다. 그림 3.2(b)는 출력 전력이 높게 나타나는 장점이 있지

만 동작 범위가 좁아지는 단점을 갖는다[6]. 밀리미터파 대역 이상의 발진기

에서는 출력 전력의 확보가 중요하기 때문에 디스크를 포함하는 디스크-포

스트를 사용하게 된다.

- 31 -

3.1.2 단일 포스트 도파관 발진 회로

(1) 포스트 도파관 회로

포스트 도파관 회로는 도파관 내부에 포스트 형태의 금속으로 된 돌출

구조가 형성되는 것이다. 이 돌출된 포스트 사이에 약간 틈을 두어 이곳에

건 다이오드와 같은 발진 소자를 장착시킨다. 그 형상을 그림 3.3 에 나타내

었다.

그림 3.3 직선 포스트의 구조 [4]. Fig. 3.3 Structure of a straight post [4].

여기서 포스트 부분은 원통형 구조를 많이 사용하고 있다. 포스트 도파

관 회로에서 어느 한쪽 방향을 임의의 설계 주파수에 완전 정합시킨다. 이

때 다른 한쪽 방향을 원하는 발진 주파수가 결정될 수 있도록 / 2λg 거리에

단락 회로를 위치시킨다. 그리고 포스트의 틈 사이에 생성되는 원통 포스트

의 개구면 어드미턴스를 해석한다. 그 어드미턴스는 다음과 같이 나타낼 수

있다.

2

01

sin2 2 cos

ππ π

πη

+∞

=

= +

∑in mm

m gj m h bY d d m gkb b

b

(2.36)

- 32 -

여기서 원통형 포스트는 전류의 흐름에 축 대칭이고, φ 좌표는 불변한다.

그리고 모든 도체는 손실이 없으며, >a b 라고 가정한다.

(2) 디스크-포스트 도파관 회로

디스크-포스트 도파관 회로는 포스트 도파관 회로에 디스크 구조가 추가

된 형태이다. 포스트 도파관 회로와 마찬가지로 원통형 금속 포스트가 존재

하며 금속 포스트 틈 사이에 건 다이오드와 같은 발진 소자가 장착된다. 그

림 3.4 는 디스크-포스트 도파관 회로를 나타낸 것이다.

그림 3.4 디스크-포스트의 구조 [4]. Fig. 3.4 Structure of a disc post [4].

그림 3.4 의 디스크 아래쪽은 공진기로 동작하게 되고 디스크 직경을 조

절함으로써 부가적인 조정 소자를 제공하게 된다. 모든 도체는 손실이 없고

틈 사이에 걸리는 전압은 V 이며 y 방향 전기장은 디스크-포스트 틈 사이에

존재한다고 가정한다. 이 때의 전기장은 다음과 같이 나타낼 수 있다.

0 2= −y

VEg

(2.37)

여기서 전기장은 디스크-포스트 틈 사이의 개구면 접선 성분이므로 개구

면의 어드미턴스는 다음과 같이 나타낼 수 있다.

- 33 -

0 0

2

( )φ φ× ⋅=∫

gv v r

sin

E H dSY

V

u u u (2.38)

3.2 이중 포스트 도파관 전압조정발진기

3.2.1 전압조정발진기의 기초 이론

전압조정발진기는 앞에서 언급한 싱글 포스트 발진기에 전압 조정을 통

해 리액턴스를 조정하여 주파수 조정이 가능한 부가 회로가 추가되는 발진

기를 말한다. 전압조정발진기는 출력 전력 또한 변화시키지 않으면서 발진

주파수를 변화 시킬 수 있도록 발진 동작점을 이동시키는 역할을 한다. 그

러나 실제로 제작된 전압조정발진기는 전압을 조정하면서 바랙터 다이오드

내부의 저항 성분을 변화시키기 때문에 발진기의 출력 전력에도 영향을 미

치게 된다. 전압조정발진기에 있어서 가장 일반적인 형태는 바랙터 다이오

드로 발진 주파수를 조정하는 형태이다. 바랙터 다이오드는 전압 조정에 의

해 각 전압에 따라 서로 다른 리액턴스 값을 갖게 된다. 여기서 바랙터 다

이오드의 리액턴스 변화는 발진기의 발진 주파수를 변화시킨다. 즉, 전압조

정발진기는 두 개의 능동 소자를 보유하게 되는 것이다. 일반적으로 전압

조정 소자인 바랙터 다이오드를 추가하기 때문에 전압조정발진기는 단순 발

진기에 비해 설계가 더 어려워진다.

낮은 Q 값을 갖는 발진기 회로는 높은 출력을 얻을 수는 없지만 광대역

의 주파수 조정이 가능한 반면, 높은 Q 값을 갖는 발진기 회로는 매우 안정

적이며 양호한 잡음 특성과 함께 높은 출력 전력을 얻게 되지만 주파수 조

정 대역폭이 협대역으로 나타나는 특성을 갖는다. 따라서 전압조정발진기를

설계하기 위해서는 고출력을 위한 회로와 광대역의 주파수 조정 회로의 두

가지 형태의 발진 회로 중에서 선택해야 한다. 흔히 밀리미터파 대역에서

- 34 -

주파수 고출력 발진을 위해 높은 Q 값의 도파관 공진기 회로로 설계되고

있다. 도파관 공진기 회로로 구성된 전압조정발진기는 발진 소자와 전압 조

정 소자에 하나씩 바이어스 포스트가 장착된다. 이러한 형태는 위에서 언급

한 단일 포스트 발진기 구조와는 전혀 다른 이중 포스트 구조가 되고, 해석

방법도 보다 어려워지게 된다. 이중 포스트 구조의 도파관 공진기 회로는

단일 포스트 구조의 도파관 공진기 회로가 두 개를 연결해 놓은 형태와 유

사하다. 여기에 디스크-포스트 구조의 도파관 회로를 적용하면 밀리미터파

대역에서도 출력 전력을 확보할 수 있는 도파관 공진기 형태의 전압조정발

진기를 완성 할 수 있다.

3.2.2 전압조정발진기의 이중 포스트 도파관 회로

여러 개의 포스트로 연결되는 도파관 공진기 회로는 포스트 상호간의 임

피던스와 포스트 자체 개구면의 임피던스를 구하기 위해서 포스트 틈의 전

기장 값과 전류 분포를 결정해야 한다. 따라서 이러한 문제점을 해결해야

하는 부분은 다음 두 가지가 된다.

(a) 형태 1 (b) 형태 2 (a) Type 1 (b) Type 2

그림 3.5 이중 포스트 전압조정 발진기 구조 [4]. Fig. 3.5 Structure of a double-post VCO [4].

- 35 -

단일 포스트 틈이 가지고 있는 문제

이중 포스트 상호 결합 문제

이 두 가지 경우를 고려하여야만 이중 포스트 회로에 대해서 해석 할 수

있다. 그림 3.5 의 이중 포스트 회로를 임피던스 행렬로 표현하면 다음과 같

이 나타낼 수 있다.

11 1221 22

=

n n

n n

Z ZZ Z

Z (2.39)

여기서 각 소자가 위치하는 곳에서 바라본 임피던스는 다음과 같이 나타

낼 수 있다.

1

γ∞

−

=

=∑ mn ijLipm jpmijn mnign ignm

k kZ Z e

k k (2.40)

그림 3.6 은 n-수열을 위한 이중 포스트 회로를 다시 나타낸 것이다. Gap-

2 는 임의의 주파수를 선택할 수 있는 임피던스로 결정짓는다. 이중 포스트

회로의 치수가 주어지면 임피던스 행렬의 각 항과 Gap-1 을 결정지을 수 있

다. 이 때의 임피던스를 다음과 같은 식으로 나타낼 수 있다.

1 =in

g nn

vZi

(2.41)

전체 등가 회로는 모든 유형의 N-차 모드를 고려하게 되고 그림 3.6(b)에

서 나타낸 것과 같은 병렬로 연결된 N-차 회로로 구성할 수가 있다. 여기서

어드미턴스 요소는 다음 방정식에 의해 정의된다.

- 36 -

(a) n-차 하모닉을 위한 모델 (b) N 차의 하모닉을 위한 모델 (a) for n-th harmonic (b) for all N harmonics

그그 이이 포포포포 등등 회회3.6 [4]. Fig. 3.6 Equivalent circuit of double posts [4].

22 121 211 22 120=

−=

−∑N

n n

n n nn

Z ZYZ Z Z

(2.42)

122 211 22 120=

=−∑

Nn

n n nn

ZYZ Z Z

(2.43)

11 123 211 22 120=

−=

−∑N

n n

n n nn

Z ZYZ Z Z

(2.44)

포스트 회로의 양쪽에 연결된 도파관이 완벽한 매칭 조건으로 단락되었

다고 가정한다면 임피던스 행렬을 적용 할 수 있다. 그림 3.7 은 설정된 단

일 포스트 회로에 양쪽으로 연결된 도파관 회로의 구조를 나타낸 것이다.

단락 회로 위치에서 반사 계수는 mn-차 모드에서 Γamn 와 Γbmn 라 한다면,

여기서 일반적인 형태의 입력 임피던스는 다음과 같이 나타낼 수 있다.

2

211

β

β

−

−+ Γ

= =− Γ

j lin

in j lc

Z eZZ e

(2.45)

식 2.45 를 이용하여 포스트의 위치를 ‘0’ 이라 하였을 때 부하 회로에 의

해 나타나는 입력 임피던스는 다음과 같다.

- 37 -

그림 3.7 단일 포스트 회로 [4]. Fig. 3.7 Single-post circuit [4].

τ=ina amn amnZ Z (2.46a)

τ=inb bmn bmnZ Z (2.46b)

따라서 τ jmn 는 다음과 같이 나타낼 수 있다.

2

2

1

1

γ

γτ+ Γ

=− Γ

mn j

mn j

Ljmn

jmn Ljmn

e

e (2.47)

여기서 ,=j a b 이다. 이 때 단일 포스트 회로일 경우 임의로 결정한 단락

회로에 의해 나타나는 두 종류의 임피던스는 inaZ 와 inbZ 의 평행적인 결합

으로 나타나게 된다.

2 τ τ ττ τ

= =+

amn bmnTmn mn mn mn

amn bmnZ Z Z (2.48)

이러한 단일 포스트 회로의 접근법을 이중 포스트 회로에 적용하면 그림

3.8 과 같은 이중 포스트 회로에 대한 일반적인 임피던스 행렬의 요소를 식

2.40 으로부터 얻어 낼 수 있다.

1

γτ −

=

=∑ mn ijx

Lipm jpmTijn ijmn mn

ign jgnm

k kZ Z e

k k (2.49)

- 38 -

그림 3.8 이중 포스트 회로 [4]. Fig. 3.8 Double-post circuit [4].

여기서 τ iimn 와 12τ mn 는 다음과 같이 나타낼 수 있다.

2 2

2 ( )(1 )(1 )

1

γ γ

γτ− −

− ++ Γ + Γ

=−Γ Γ

mn ai mn bi

mn ai bi

L Lamn bmn

iimn L Lamn bmn

e ee

(2.50)

1 2

1 2 12

2 2

12 2 ( )(1 )(1 )

1

γ γ

γτ− −

− + ++ Γ + Γ

=−Γ Γ

mn a mn b

mn a b

L Lamn bmn

mn L L Lamn bmn

e ee

(2.51)

=Tijn TjinZ Z 의 조건에 의해서 상대적인 조건이 적용된다. 따라서 21τ mn 의

계산은 필요하지 않을 수도 있다. 임의로 결정된 단락 회로의 임피던스를

해석하기 위해서 식 2.49 를 주로 이용하게 된다.

3.2.3 이중 포스트 도파관 전압조정발진기의 형태

그림 3.9 는 주로 사용되고 있는 이중 포스트 구조의 도파관 전압조정발

진기의 형태를 나타낸 것이다. 일반적으로 전압조정발진기의 도파관 공진기

회로는 발진 소자와 주파수 조정 소자를 위한 두 개의 다이오드 포스트가

필요하게 된다.

출력 전력을 최대한 확보하기 위해서 발진 소자가 출력 방향에 위치하게

되고, 각 바이어스 포스트에는 RF 신호와 DC 바이어스 간의 격리를 위해서

- 39 -

동축선 타입의 저역 통과 필터가 위치하게 된다. 그림 3.9(a)는 가공성이 편

리하고 출력 전력이 높다는 장점이 있지만 전압조정발진기로써 주파수 조정

대역폭이 좁다는 단점이 있는 반면 그림 3.9(b)의 경우 출력 전력이 다소 낮

고 가공이 어렵다는 단점을 갖고 있지만 주파수 조정 대역폭이 그림 3.9(a)

에 비해서 넓다는 장점을 가지고 있다.

(a) (b)

그림 3.9 도파관 전압조정발진기의 형태 [4]. Fig 3.9 Types of waveguide VCO [4].

3.3 2 차 고조파 도파관 전압조정발진기

3.3.1 GaAs 건 다이오드의 동작 특성

밀리미터파 대역에서 주로 사용하고 있는 건 다이오드의 경우 2 가지 종

류의 건 다이오드가 주로 사용되고 있다. 그 두 가지 건 다이오드는 GaAs

건 다이오드와 InP 건 다이�

a 94 ghz waveguide-type voltage controlled...

Documents