atlas実験における高速飛跡トリガー（ftk）の構築状況と...

早大理工　白神賢飯澤知弥、木村直樹A、昌子貴洋、

　三谷貴志、寄田浩平、AUTHA、他 ATLAS-‐FTK group

日本物理学会 2014年秋季大会佐賀大学本庄キャンパス

2013/9/18（木） 18pSH-‐1

ATLAS実験における高速飛跡トリガー（FTK）の構築状況と今後の展望

円周27km

2 14/09/18 日本物理学会　2014年秋期大会

段階的な増強計画

LHC / ATLAS実験 ATLAS検出器内部飛跡検出器

カロリメータ

μ粒子検出器

2014 Run2 1.6-‐2x1034@13TeV

2018 2022

Phase-‐0 Upgrade

•  Fast Tracker (FTK) -‐-‐ Barrel → End cap

•  Insertable B-‐Layer (IBL) •  μ chambers

Phase-‐1 Upgrade

•  FTK -‐-‐ Full specで稼働 •  Small wheel •  Calorimeter trigger

Phase-‐2 Upgrade

•  New silicon tracker •  Forward calorimeter •  Trigger / data flow

Run3 3x1034@14TeV

内部飛跡検出器


内部飛跡検出器

Barrel End-‐cap End-‐cap

Pixel：・ 2次元読み出し・ 3層 (hit coordinate 6) ・約80Mch

SCT：・ 1次元読み出し・ 4x2層 (hit coordinate 8) ・約6Mch

TRT

ATLAS検出器

ü  FTK Input：シリコン検出器12層・約100MchのHit情報

ビーム軸から3.3cm IBL：・ Phase-‐0 upgradeで挿入・ 2次元読み出し・ 1層 (hit coordinate 2) ・約12Mch

＊IBL：8wordで10clk来ることもある

Pixel 位置分解能 10μm×115μm

1744 modules 80×106 channels

SCT 位置分解能 17μm×580μm

4098 modules 6×106 channels

SCT 4x2層

Pixel 3層

ATLASトリガーシステムとFTK


FTK導入により、HLTのCPU Fmeをより複雑なアルゴリズムに割くことが可能に！

pp collicion ~40MHz

~100kHz

Calo Muon IBL/Pixel/SCT

Level-1 Trigger

ROD ROD ROD

ROB ROB ROB

HLT CPU Farm

FTK

<Input> IBL/Pixel/SCT検出器のヒット情報 @~100kHz

<Output> PT > 1 GeVの全飛跡情報を算出

ROB

ü  FTK: Level1 トリガーを通過した全イベントの1GeV以上の全トラックを、シリコン検出　　　（IBL+Pixel, SCT）のHit情報から再構成し、トラック情報をHLTへ供給

Region of Interest

ATLASトリガーシステムとFTK


FTK導入により、HLTのCPU Fmeをより複雑なアルゴリズムに割くことが可能に！

pp collicion ~40MHz

~100kHz

Calo Muon IBL/Pixel/SCT

Level-1 Trigger

ROD ROD ROD

ROB ROB ROB

HLT CPU Farm

FTK

<Input> IBL/Pixel/SCT検出器のヒット情報 @~100kHz

<Output> PT > 1 GeVの全飛跡情報を算出

ROB

ü  FTK: Level1 トリガーを通過した全イベントの1GeV以上の全トラックを、シリコン検出　　　（IBL+Pixel, SCT）のHit情報から再構成し、トラック情報をHLTへ供給

FTK導入目的と効果


HLTでトラック情報を使用することで、より洗練されたアルゴリズムが実現可能に！　例えば、、

•  一次衝突点再構成 •  粒子同定の効率改善（τ粒子, b粒子, 消失横運動量等、、)

高輝度環境下でのPile-‐up抑制に効果的！

~80 overlapping pp collision ビーム輝度増加に伴い、Pile-‐upも増加

FTKはHardware tracker → 非常に高速に動作 •  現行： 10~100ms/RoI @HLT •  FTK: ~100μs/全領域 @right aeer Level-‐1 accept

RoIのhigh light

FTKシステム概要

7 14/09/18 日本物理学会　2014年秋期大会 7

Dual HOLA card Input Mezzanine card(IM) + Data Formaher(DF)

Auxiliary card(AUX) + Associajve Memory Board(AMB)

FTK to Level2 Interface Crate(FLIC)

内部飛跡検出器のHitをコピーしFTKへ

IM: Hitの受信およびクラスタリング

DF: Hitの共有, 並列処理への分配

AM: パターン認識

AUX: 飛跡情報を算出 pt, η, φ, d0, z0

全飛跡情報をHLTへ送信

飛跡の質向上（8層→12層）

Second Stage Board(SSB)

FTKシステム概要

8 14/09/18 日本物理学会　2014年秋期大会 8

Dual HOLA card Input Mezzanine card(IM) + Data Formaher(DF)

Auxiliary card(AUX) + Associajve Memory Board(AMB)

FTK to Level2 Interface Crate(FLIC)

内部飛跡検出器のHitをコピーしFTKへ

IM: Hitの受信およびクラスタリング

DF: Hitの共有, 並列処理への分配

AM: パターン認識

AUX: 飛跡情報を算出 pt, η, φ, d0, z0

全飛跡情報をHLTへ送信

飛跡の質向上（8層→12層）

Second Stage Board(SSB)


2013 2014 2015 2016

FTKインストール(Barrel部) Global Integrajon Test Full FTK chainでテスト

Verjcal Slice Test SCT一部領域のみを使用し、FTKの上流moduleでテスト

FTKは2015年夏から秋にかけてインストール予定：各ボードの量産に入る前に、以下のテストを行う必要がある

ü  各ボードファンクションの確認 ü  ボード間のコミュニケーション及びデータフローの確認 ü  インプットレートに対する動作スピードの保証 ü  ATLAS-‐Run control上でのオペレーション

　Global IntegraFon Test’s Goal: Level-‐1の最大イベントレート下において (~100kHz)、 Full FTK chainでの安定的なデータフローの確立

Global Integrajon Test Run2開始→

10 14/09/18 日本物理学会　2014年秋期大会

2013 2014 2015 2016

FTKインストール(Barrel部) Global Integrajon Test Full FTK chainでテスト

Verjcal Slice Test SCT一部領域のみを使用し、FTKの上流moduleでテスト

FTKは2015年夏から秋にかけてインストール予定：各ボードの量産に入る前に、以下のテストを行う必要がある

ü  各ボードファンクションの確認 ü  ボード間のコミュニケーション及びデータフローの確認 ü  インプットレートに対する動作スピードの保証 ü  ATLAS-‐Run control上でのオペレーション

　Global IntegraFon Test’s Goal: Level-‐1の最大イベントレート下において (~100kHz)、 Full FTK chainでの安定的なデータフローの確立

Global Integrajon Test

　CERNにて6月から Global Integrajon Test が進行中

ü  VME/ATCA Configurajon ü  Configure all boards with Run Control ü データフローテスト（上流から段階的に統合）

1.  IM-‐DF-‐ROS 2.  IM-‐DF-‐AUX 3.  IM-‐DF-‐AUX-‐AMB-‐AUX 4.  IM-‐DF-‐AUX-‐AMB-‐AUX-‐SSB 5.  IM-‐DF-‐AUX-‐AMB-‐AUX-‐SSB-‐FLIC 6.  IM-‐DF-‐AUX-‐AMB-‐AUX-‐SSB-‐FLIC-‐ROS (Full FTK chain)

Run2開始→

11 14/09/18 日本物理学会　2014年秋期大会

SCT

Pixel/IBL

SCT

Pixel/IBL

4 SLink Input from D-‐HOLA

(IBL/Pixel/SCT)

Output to DF

IM Test Status

ü  最終版プロトタイプボードがReady ü  IMモニタリングシステムを実装

ü  インプットレートを増加させてのデータフローテスト -‐-‐ 1chインプットでの最大Level-‐1レートで安定的に動作 -‐-‐ 4chインプットでの動作を確認がon-‐going

ü  IM-‐DFとのコミュニケーションテスト -‐-‐ データフロー及びI2C通信でのIMモニタリングを確立

FPGA Spartan6

FPGA Spartan6

クラスタリング

Input Mezzanine (IM)

＊早稲田大学が主担当で開発　（詳細は次の講演）

ü  Dual-‐HOLAからIBL/Pixel/SCTのHitを受信し、クラスタリングを行った後にDFヘ送信

14/09/18 日本物理学会　2014年秋期大会

DF Test Status

ü  Shelf内のコミュニケーションテストがon-‐going @FNAL

ü  モニタリング及びコンフィギュレーションテスト ü  Inijal switching FWがReady ü  AUXとのデータフローテストがon-‐going

-‐-‐ SLinkのLink upを確認

Data Formaher (DF)

12

4 IM ATCA

To/From other DF crate

to AUX/SSB

DF board (FPGA) Inner shelf connecjon Inter shelf connecjon

8 DF/ATCA

4 ATCA shelf

ü  IMからクラスタリングされたHitを受信し、データ分割及び共有を行った後、後続の並列処理へOutput

インプットレート100kHzの達成（IM）

13 14/09/18 日本物理学会　2014年秋期大会

IM-‐DFデータフローテスト ü  IM: Pixel/SCTの疑似Hitを受信し、クラスタリングを行った後DFへ ü  DF: IMからHitを受信し、ROSへ (Switching FW自体はready)

Pixelのクラスタリング： Pixel moduleごとに並列処理 4 Engineでの処理だと間に合わず、数時間後には85kHz @400wordで頭打ちに、、

→→ 8 Engineに変更し、 100kHz @400word で安定的なデータフローを達成

SCT

Pixel

疑似Hit 送信モジュール

Output to DF

FPGA Spartan6

SCT

Pixel

FPGA Spartan6

Pixel及びSCTのクラスタリング

PixelのHit： 7 module/event固定 ~50 hit/module ＊もちろんLayerによる多くて600word/event 600wordで7module

Pixel 2wordで1hit？

1towerで数十module？

IM

インプットレート100kHzの達成（IM）

14 14/09/18 日本物理学会　2014年秋期大会

IM-‐DFデータフローテスト ü  IM: Pixel/SCTの疑似Hitを受信し、クラスタリングを行った後DFへ ü  DF: IMからHitを受信し、ROSへ (Switching FW自体はready)

Pixelのクラスタリング： Pixel moduleごとに並列処理 4 Engineでの処理だと間に合わず、数時間後には85kHz @400wordで頭打ちに、、

→→ 8 Engineに変更し、 100kHz @400word で安定的なデータフローを達成

SCT

Pixel

疑似Hit 送信モジュール

Output to DF

FPGA Spartan6

SCT

Pixel

FPGA Spartan6

Pixel及びSCTのクラスタリング

Hit PixelのHit： 7 module/event固定 ~50 hit/module ＊もちろんLayerによる多くて600word/event 600wordで7module

Pixel 2wordで1hit？

1towerで数十module？

IM

15 14/09/18 日本物理学会　2014年秋期大会

11

8

6

13

Road 1 2 3 4 5 ss 1 ss 4 ss 7 ss 10

ss 2 ss 5 ss 8 ss 11


ss 13 ss 6 ss 8 ss 11




ss 13 ss 16 ss 19 ss 22



Super Strip (SS)

　モジュール　　ストリップ

Road 6 7 8 9 10

ss 13 14 15 ss 4 5 6

ss 7 8 9

ss 10 11 12

ss 1 2 3

ss 16 17 18

ss 19 20 21 ss 22 23 24

11

8

6

13

ヒットストリップ

トラック

13

13

6 6

6 6

8 8 8 8

11 11

11 11

ϕ

ビンゴアナロジー

4

SSサイズ小à必要パターン数大

Associajve Memory Board (AMB) ü  AUXからSS（粗いHit情報）を受け取り、AMchipに格納してあるトラックパターン(Road)との比較により、即座に一致するトラックパターン(Road)を算出し、AUXヘ送信

16 14/09/18 日本物理学会　2014年秋期大会

AUX

Local AMB (LAMB)

SS

Road

Associajve Memory Board (AMB)

AMB

x 4 LAMB

AMchip -‐-‐ 128kのRoadを格納

(AMchip06)

ü  AUXからSS（粗いHit情報）を受け取り、AMchipに格納してあるトラックパターン(Road)との比較により、即座に一致するトラックパターン(Road)を算出し、AUXヘ送信

Road 1 2 3 4 5 ss 1 ss 4 ss 7 ss 10



ss 13 ss 6 ss 8 ss 11




ss 13 ss 16 ss 19 ss 22



Road 6 7 8 9 10

13

13

6 6

6 6

8 8 8 8

11 11

11 11


4


17 14/09/18 日本物理学会　2014年秋期大会

AUX

Local AMB (LAMB)

SS

Road

Associajve Memory Board (AMB)

AMB

x 4 LAMB

AMchip -‐-‐ 128kのRoadを格納

(AMchip06)

ü  AUXからSS（粗いHit情報）を受け取り、AMchipに格納してあるトラックパターン(Road)との比較により、即座に一致するトラックパターン(Road)を算出し、AUXヘ送信

Road 1 2 3 4 5 ss 1 ss 4 ss 7 ss 10



ss 13 ss 6 ss 8 ss 11




ss 13 ss 16 ss 19 ss 22



Road 6 7 8 9 10

13

13

6 6

6 6

8 8 8 8

11 11

11 11


4


AMB Test Status

ü  クーリングテスト @CERN

ü  LAMBに実装してのAMchip05テスト (AMchip05: AMchip06のプロトタイプ) -‐-‐ FW開発はon-‐going

ü  AMChip06の開発がon-‐going (2014年末に製作予定) -‐-‐ レイアウトのドラフトが完成

18 14/09/18 日本物理学会　2014年秋期大会

p  線形近似：（トラックを直線とするわけではありません！）

5 helix parameters d0, η, φ, c, z0

定数 (大量のMCを使って求める）

ü フルレゾリューションのHitを使用し高速にトラッキング可能

11

8

6

13

Road 4

Hitの座標 !pi = Cilxl + qil=1

N

!：観測されるTrack Parameter (i = 0~4) (d0, η, φ, z0, Pt) ： Hitの座標：定数項 (予め大量のMCを使って求めておく）

!pixl

Cil qi

Auxiliary card (AUX) ü  DFからHitを受信し、粗いHitであるSSに変換しAMBへ送信、AMBからトラックパターン(Road)を取得し、線形一次近似により飛跡を再構成した後、SSBへ送信

19 14/09/18 日本物理学会　2014年秋期大会

AUX Test Status

ü  FWの開発及びテストがon-‐going ü  IM-‐DF-‐AUXデータフローテストがon-‐

going -‐-‐ SLinkのLink upを確認 -‐-‐ 安定的なデータフローを確立させ、インプットレートを増加させていく

ü  AMBとのコミュニケーションテストがon-‐going

Auxiliary card (AUX)

AMB

Hits

8層で再構成したトラック

Input from DF

Output to SSB

Road

SS

ü  DFからHitを受信し、粗いHitであるSSに変換しAMBへ送信、AMBからトラックパターン(Road)を取得し、線形一次近似により飛跡を再構成した後、SSBへ送信

今後のスケジュールとまとめ

20 14/09/18 日本物理学会　2014年秋期大会

2014 2015 2016

FTKインストール(Barrel部)

ü  FTKは、Level-‐1 acceptされたイベントの1GeV以上の全トラックを再構成しHLTに供給

ü  各ボードはプロトタイプを作製し、CERNにてGlobal Integrajon Test が進行中 -‐-‐ DF-‐IM-‐AUX, AUX-‐SSB/DF-‐SSB, SSB-‐FLIC, AUX-‐AMBのデータフローテストが開始 -‐-‐ Full FTK chainのデータフローテストまで段階的に統合していく -‐-‐ FW、Soewareの開発も順調

ü  10月2日にIM/DF Design Review → 量産体制へ（＊次の講演）

ü  2015年夏から秋にかけてBarrel部にインストール -‐-‐ エンドキャップ部も順次インストール、2018年にはFull-‐specで稼働

IM-‐DF Review (10月始め)

各ボードの量産及びテスト Global Integrajon Test

Run2開始予定

atlas実験における 高速飛跡トリガー（ftk）の 構築状況と...

Documents

atlas実験における高速飛跡トリガー（ftk）の構築状況と...