01

１．まえがき8Kスーパーハイビジョン（以下，8K）は3,300万画素（7,680×4,320画素）の超高

精細映像と22.2チャンネルの３次元音響から成る次世代のテレビジョンシステムであり１），2016年の試験放送，2018年までの実用放送開始に向けて，オールジャパンの体制で設備や実施体制の整備，番組の開発等が行われている。また，2030年頃の実用化システムの構築を目標に，特別なメガネ無しで自然な立体映像を楽しむことができる空間像再生型立体テレビ２）の研究開発も進められており，究極の高臨場感を目指して，テレビジョンシステムは進化を続けている。

映像の臨場感を高める要素として，精細さの目安となる画素数と，動きの滑らかさの目安となるフレームレート＊１がある。１表に，テレビジョンシステムの進展に伴う画素数とフレームレートの変遷を示す。立体テレビの諸元については未知の部分が多いが，少なくとも8Kをはるかに上回る画素数が必須と考えられており，それに伴いフレームレートの一層の高速化も必要と想定される。

現在，放送用カメラに用いられている撮像デバイスとしてはCCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）が一般的であるが，今後の8Kや立体テレビの進展に伴い，以下のような課題が生じると予想される。

① １つの画素に，１フレーム期間＊２内に入射する光量が減少し，撮像デバイスの感度が低下する。

② 課題①に対処するために撮像デバイスを大判化した場合，被写界深度＊３が浅くなるとともに，カメラサイズの観点から，画質の優れた３板カラー撮像方式＊４を採用することが難しくなる。

③ １つの信号処理回路がフレーム期間内に多数の画素からの信号を順次処理する現在の方式では，立体テレビに必要とされるような超多画素と高フレームレートの両立は困難となる。

積層型撮像デバイスの開発動向久保田節　　大竹　浩　　井口義則

8Kスーパーハイビジョン（8K Super Hi-Vision）や空間像再生型立体テレビなど，

映像の高精細化や高フレームレート化に伴う撮像デバイスの課題を抜本的に解決する手

段として，光電変換部と固体回路を分離，積層した構造の積層型撮像デバイスが再び注

目を集めている。本稿では，積層型撮像デバイスとして当所で開発を進めている低電

圧増倍膜積層型撮像デバイス，有機撮像デバイス，３次元構造撮像デバイスについて，

研究の背景，各デバイスの構造と特徴，最新の開発状況を概説する。

＊１単位時間あたりに撮影できる動画像の枚数。単位はfps（frame per second）またはHz。

＊２動画像において，１枚の画面を撮影するのに要する時間。フレームレートの逆数に等しい。

＊３ピントが合う範囲。

＊４カメラに入射した光を色分解プリズムで光の三原色（青・緑・赤）に分離した後，３つの撮像デバイスで，それぞれの光を電気信号に変換することによりカラー撮像を行う方式。

4 NHK技研 R&D/No.153/2015.9

テレビジョンシステム 標準テレビジョン ハイビジョン 8Kスーパーハイビジョン

撮像デバイスの画素数※ 40万 200万 3,300万

フレームレート※ 30 fps 30 fps 60 fps または 120 fps

※ 画素数，フレームレートともに概略値

画素 画素

入ってきた光をすべて光電変換膜に導くことが可能 金属配線の影響で光電変換部に導かれる光量が減少光 光

走査 走査出力信号 出力信号

金属配線

金属配線低電圧増倍膜電荷

画素電極

絶縁膜 電荷

光電変換部（シリコン）

（a）低電圧増倍膜積層型 （b）従来型

１図　固体撮像デバイスの構造比較

そこで当所では，これらの課題を抜本的に解決する手段として，光電変換部と信号読み出しや処理を行う固体回路部とを分離・積層した構造に着目し，「低電圧増倍膜積層型撮像デバイス」，「有機撮像デバイス」，「３次元構造撮像デバイス」と呼ばれる３種類の新しい撮像デバイスの開発に取り組んでいる。本稿では，各デバイスの研究の背景について述べた後，構造や特徴，最新の研究開発状況について解説する。

２．低電圧増倍膜積層型撮像デバイスの研究動向２．１　撮像デバイスの感度

光学サイズ＊５が同じとすると，8K用撮像デバイスの１画素の面積は，ハイビジョン用撮像デバイスの１画素の面積の1/16であり，さらに8Kのフレームレートはハイビジョンの２倍であるため，１フレーム期間内に１画素に入射する光量は1/32となる。これによるカメラの感度低下の問題に対処するために，8K用撮像デバイスでは，ハイビジョン用撮像デバイスで主流となっている2/3型の光学サイズではなく，2.5型相当やスーパー 35mm＊６相当などへと大判化し３），１画素あたりの入射光量を増やすことで，ハイビジョンカメラとほぼ同等の感度を確保している。一方，撮像デバイスが大判化すると，同じ画角＊７を同じレンズ絞り値で撮影した場合の被写界深度は浅くなることから，深い被写界深度が求められる用途への対応が難しくなるほか，撮像デバイスの物理的なサイズが大きくなり，カメラの小型化が困難になるといった課題も明らかになっている。２．２　低電圧増倍膜積層型撮像デバイスの構造

前節で述べた撮像デバイスの感度低下の問題に対処するために，当所では，入射光から生成された電荷の増倍が，低い印加電圧で可能な光電変換膜（以下，低電圧増倍膜と呼ぶ）を，CMOSなどの固体回路上に積層した低電圧増倍膜積層型撮像デバイスの研究開発を進めている。低電圧増倍膜積層型撮像デバイスと従来のCMOS撮像デバイスの構造比較を１図に示す。従来のデバイスでは，光電変換を行うシリコン（Si）フォトダイオー

１表　テレビジョンシステムの進展に伴う画素数とフレームレートの変遷

＊５撮像デバイスの有効撮像領域の対角長。例えば2/3型の撮像デバイスでは約11mmとなる。

＊６主に映画制作用のカメラで用いられる撮像デバイスの規格の一つ。有効撮像領域の対角長は約28mm。

＊７撮影範囲を角度で表した値。

5NHK技研 R&D/No.153/2015.9

透明電極 正孔注入阻止層

電子

正孔

光電変換膜

インパクトイオン化

電子注入阻止層

光

透明電極 正孔注入阻止層

電子

正孔

光電変換膜

注入された電子（　個）Ｍ

光

３図　アバランシェ増倍の原理

２図　注入増倍の原理

ド＊８の上部に各種の金属配線が存在しているため，撮像デバイスに入射した光の一部はそれらで遮られてしまい，シリコンフォトダイオードまで届かない（１図（b））。これに対し，低電圧増倍膜を固体回路上に積層すると，入射光を遮るものが無くなるため，光開口率＊９100％を実現できるのに加えて，光電変換膜内で電荷を増倍することで飛躍的な感度向上が期待できる（１図（a））。また，光電変換膜を積層することで，光電変換材料の設計を自由に行うことができるほか，撮像デバイスに斜めに入射した光が隣接する画素内の光電変換部に到達することで生じるクロストークを抑制できる，といった利点も考えられる。２．３　光電変換膜積層型撮像デバイスの動向

光電変換膜を固体回路上に積層する試みは以前から行われていたが４），テレビジョンシステムの多画素化や高フレームレート化が進む中，撮像デバイスの新たな性能向上手法として近年再び注目を集めている。最近の開発例として，太陽電池と同様な構造の光電変換膜をCMOS上に積層した固体撮像デバイス５）や，有機材料＊10から成る光電変換膜を積層した固体撮像デバイス６）７）などが報告されているが，Siをはるかに上回る可視光全域での高い量子効率＊11と電荷増倍機能を両立したデバイスはまだ実用化されていない。当所では，後述する結晶セレンを用いた光電変換膜や酸化ガリウム（Ga2O3）を用いたブロッキング層の適用などの独自技術により，その実現を目指している。２．４　当所における低電圧増倍膜の開発状況

光電変換膜内で電荷を増倍する方法として「注入増倍」と「アバランシェ増倍」が知られている。２図に電子注入による注入増倍の原理を示す。外部回路から電子を注入しやすい構造とした光電変換膜において，入射光から生成された正孔が陰極側から注入さ

＊８光を吸収して電流を出力する光検出器。

＊９画素面積に対する光電変換部の面積の比。

＊10炭素を基本骨格とする化合物。

＊11入射した光子１個に対して出力される電子の数。

6 NHK技研 R&D/No.153/2015.9

解 説

膜の厚さ（nm）

膜に入射した光のうち

膜を透過する光の割合

1,0000 200 400 600 800

1.0

0.8

0.6

0.4

0.2

0

光吸収係数1×103cm‒11×104cm‒15×104cm‒11×105cm‒1

４図　光の吸収特性

れた電子とすぐに再結合するのではなく，例えば電子が陽極側にM個走り去った後に初めて再結合し，消滅したとすると，１個の正孔によって外部回路に取り出し得る電子の数は（１＋M）個となり，（１＋M）倍の利得が得られる８）。一方，アバランシェ増倍は，３図に示すように，外部回路からの電荷の注入が無い阻止型構造の光電変換膜に高電界を印加し，入射光から生成された電荷（この場合は正孔）を電界のエネルギーによって加速し，インパクトイオン化＊12を繰り返し起こさせることにより電荷増倍を実現する。

注入増倍は，低電界での電荷増倍が期待できる反面，入射光が無いときに注入現象が生じると，画質を劣化させる要因となる暗電流＊13が増えてしまうため，入射光の有無によって注入現象を制御する機構を設けなければならないなどの難しさがある。また当所では，撮像管＊14用としてアバランシェ増倍を利用したHARP（High-gain Avalanche Rushing amorphous Photoconductor）光電変換膜９）～ 11）を実用化した経験があり，阻止型構造の光電変換膜に関するさまざまな知見を有することなどから，低電圧増倍膜の開発にあたっては，増倍手法としてアバランシェ増倍を想定し，光電変換膜材料の探索に着手した。

アバランシェ増倍の元となるインパクトイオン化を起こさせるには107V/m程度の高電界を必要とする12）。高電界を得る１つの方法は高電圧を印加することであるが，光電変換膜を積層する固体回路の耐圧を考慮すると，HARP光電変換膜の場合のような電圧

（1,500V）を印加することは困難である。もう１つの方法は光電変換膜を薄くすることであり，例えば光電変換膜の厚さを500 ～ 1,000nmに抑えることができれば，一般的なCMOSの耐圧以下の電圧印加で107V/mの電界が得られる。しかしこの場合，光の吸収特性を考慮する必要がある。４図に示すように，ある波長の光に対する光吸収係数＊15

が103cm−1である材料を用いて光電変換膜を構成した場合，その光は1,000nmの厚さではわずか10％程度しか吸収されないのに対し，光吸収係数が５×104cm−1以上あれば99％以上が吸収される。以上から，可視光全域にわたって５×104cm−1以上の光吸収係数を有することを第一条件に低電圧増倍膜の候補材料の検討を行い，予備実験の結果などを基に，カルコパイライト系材料の一種であるCIGS＊16と，HARP光電変換膜に用いられていたアモルファス（非晶質）セレン（a-Se）を結晶化した結晶セレン（c-Se）の２つを選定した。

カルコパイライトとは黄銅鉱（CuFeS2）のことを指し，それと似た結晶構造を有するカルコパイライト系材料は，バンドギャップ＊17の制御が広い範囲にわたって可能であ

＊12電界によって加速された荷電粒子が衝突によってエネルギーを失う際に，新たな電子・正孔対を発生させる現象。

＊13入射光が無い状態で撮像デバイスに流れる電流。

＊14光電変換膜により入射光から生成・蓄積された電荷を，電子銃から放射された電子ビームを走査して読み出す真空撮像デバイス。

＊15物質の光の吸収しやすさを示す指標。

＊16銅（Cu）， イ ン ジ ウ ム（In），ガリウム（Ga），硫黄（Ｓ）またはセレン（Se）から構成される化合物。

＊17電荷が存在できないエネルギーの範囲。この値によって，光電変換材料が感度を有する波長の範囲が左右される。

7NHK技研 R&D/No.153/2015.9

５図　結晶セレンを積層したCMOS撮像デバイス（画素数：992×636，画素サイズ：3µm）

り，また，電子・正孔対が効率よく生成されやすいという特長を有するため，アバランシェ増倍が起きやすいと考えられる。一方，結晶セレンは，低コストで生産が可能で，光センサーや太陽電池に利用されてきた材料であるが，撮像デバイスの光電変換部に適用されるのは初めてである。比抵抗＊18が小さいことから解像度特性への影響が懸念されたが，撮像管による撮影実験において顕著な解像度劣化は見られないことを確認している13）。

CIGSを用いた光電変換膜については，当所独自の取り組みとして，p型半導体＊19であるCIGSと，透明なn型半導体＊20で外部回路からの正孔の注入を阻止するブロッキング層としても働く酸化ガリウムとでフォトダイオードを形成し，その基礎特性を調べるところからスタートした。その結果，CIGSのキャリア濃度が酸化ガリウムのキャリア濃度よりも５桁以上大きいために空乏層＊21が酸化ガリウム側にしか広がらず，可視光に対して感度が得られないという問題が明らかになったが，酸化ガリウムにスズ（Sn）を添加してキャリア濃度を大きくすることでこれを解決した14）。また当初は，CIGSの成膜にスパッター法＊22を用いていたため，蒸気圧の高いセレンや硫黄が欠損してしまい，CIGSを構成する各元素の比率が設計値どおりにならないという課題があったが，多元蒸着法＊23の適用により改善を図り，可視光領域での量子効率を大幅に向上させるとともに，印加電圧５V以下でアバランシェ増倍が生じることを実証した。その詳細については，本特集号の報告「カルコパイライト系材料を適用した低電圧増倍型光電変換膜の開発」を参照していただきたい。今後は，現在最高500℃である成膜プロセス温度を，固体回路内の金属配線を劣化させない400℃以下まで低温化するとともに，さらなる暗電流の低減などを進め，早期に固体回路上への積層，ならびに撮像特性の評価に取り組む予定である。

結晶セレンと酸化ガリウムとで形成されるフォトダイオードを用いた光電変換膜については，当初，アモルファスセレンを結晶化させる際に部分的に膜剥がれが生じるという問題が発生したが，一旦，ごく薄いテルル（Te）層を成膜し，その上に形成したアモルファスセレンを加熱することで，一様な結晶化が可能となった。結晶セレンの成膜プロセス温度は200℃と低いため，固体回路上への積層実験はCIGSに先行して進んでおり（５図），本特集号の報告「ヘテロ接合型結晶セレン光電変換膜を積層したイメージセンサーの開発」にあるように，結晶粒径の制御により固定パターンノイズを低減して撮像実験に成功した。また，膜単体ではあるが，結晶セレンで初めてアバランシェ増倍を確認した。一方，アバランシェ増倍の開始電圧は約15VとCIGSに比べて高いため，今後は動作電圧のさらなる低減などを進め，固体回路上でのアバランシェ増倍の実現を目指していく。

＊18物質の電気の流れにくさを示す指標。

＊19正孔が電気伝導に寄与する半導体。

＊20電子が電気伝導に寄与する半導体。

＊21p型半導体とn型半導体との接合部分などに生じる電子や正孔がほとんど存在しない領域。

＊22加速したイオンを成膜材料に衝突させ，はじき出された材料を基板に付着させる成膜方法。

＊23複数の材料を同時に加熱・蒸発させて基板に付着させる成膜方法。

8 NHK技研 R&D/No.153/2015.9

解 説

光

B G R

npnp 電子

Si基板

出力信号（B）出力信号（G）出力信号（R）

RR

RR

BB

BB

GG

GG

GG

GG光

（a） ３板式 （b） 単板式

赤（R）用撮像デバイス

色分解プリズム

緑（G）用撮像デバイス

青（B）用撮像デバイス

R

GB

光

光

拡大図

撮像デバイス

カラーフィルター

７図　Siフォトダイオードを積層した単板カラー撮像デバイスの１画素の模式図

６図　現在のカラー撮像方式

３．有機撮像デバイスの研究動向３．１　現状のカラー撮像方式

現在のカメラに採用されているカラー撮像方式を６図に示す。３つの撮像デバイスでカラー情報を得る３板式と，１つの撮像デバイスでカラー情報を得る単板式とがある。主に業務用カメラに採用されている３板式では，光学レンズを通して入射した光を色分解プリズムで光の三原色（青色（B）光，緑色（G）光，赤色（R）光）に分離した後，３つの撮像デバイスでそれぞれを受光する（６図（a））。本方式は，感度や解像度，色再現性に優れている反面，色分解プリズムと３つの撮像デバイスが必要なため，カメラの小型軽量化には限界がある。一方，民生用のビデオカメラやデジタルカメラには，表面に光の三原色に対応したカラーフィルターをモザイク状に配置した１つの撮像デバイスを用いる，単板式のカラー撮像方式（６図（b））が主に採用されている。この方式では，色分解プリズムが不要で撮像デバイスも１つで済むことから，カメラの小型軽量化が可能である。しかし一方で，撮像デバイスの表面上にカラーフィルターをモザイク状に配置していることから，３板式と比較して入射光の利用効率や解像度などが原理的に劣るという問題がある。

このように，現状の３板式と単板式には一長一短がある。一方，撮像デバイスの深さ方向，すなわち，光の進行方向に，光を三原色に分離するための３つの層を設け，それぞれの層から三原色の各光量に対応する電荷を独立に取り出すことができれば，原理上，３板式と同等な画質を有する単板式カラー撮像を実現することができる。３．２　積層型単板カラー撮像デバイスの動向

上記のような考えに基づいた撮像デバイスとして，フォトダイオードをシリコン（Si）

9NHK技研 R&D/No.153/2015.9

光

信号読み出し用光透過型回路

B用有機膜G用有機膜R用有機膜

B

G

R

８図　有機撮像デバイスの構造概念図

基板の深さ方向に積層した単板カラー撮像デバイスが提案されている15）。このデバイスは，Si基板に光が入射すると，波長の長い光ほど基板の深くまで進入することを利用したものである。このデバイスの１画素の断面構造を７図に示す。Si基板の深さ方向にpn接合層＊24から成るフォトダイオードが複数形成されており，白色光が入射すると，波長の短いB光は基板表面の，また，B光より波長の長いG光は中間の，さらに波長が長いR光は最も深い場所のフォトダイオードで吸収される。各フォトダイオードでは吸収された光の量に対応した電荷が生成され，これらを独立に取り出すことでカラー情報を得ることができる。しかし，このデバイスでは，光電変換材料として用いているSiが可視域全域にわたって光を吸収するため， B光用のフォトダイオードでもG光やR光が吸収されるなど，各フォトダイオードの分光特性はプリズムやカラーフィルターの分光特性と比較して広がりを持つ。そのため，この方式では３板式に匹敵する色再現性や光の利用効率を得ることは難しいと考えられる。３．３　当所で開発を進めている有機撮像デバイスの構造と動作原理

上記のSiフォトダイオードを積層した単板カラー撮像デバイスに対して，有機材料は特定の波長域の光のみを選択的に吸収する性質を持つことから，光の三原色に正確に対応した有機光電変換膜（以下，有機膜と呼ぶ）を積層することで，原理上，３板式と同等の画質を有する単板カラー撮像デバイスを実現することができる16）。８図に，当所で開発を進めている有機撮像デバイスの構造と動作原理を示す。有機撮像デバイスは，３枚の有機光電変換膜と，それぞれの有機膜で発生した電荷を読み出す光透過型の回路とを交互に積層したものである。光が入射すると，B光はそれに感度を持つ有機膜（B用有機膜）で吸収され，吸収した光の量に対応した電子−正孔対が生成される。この電子−正孔対は電界によって電荷（電子と正孔）に分離され，これらの電荷が光透過型回路を介して外部に読み出される。また，B光以外の光，すなわちG光とR光は，B用有機膜を透過し，G光に感度を持つ有機膜（G用有機膜）に到達する。G用有機膜およびR光に感度を持つ有機膜（R用有機膜）でも同様な動作が繰り返され，最終的に入射光は各有機膜で光の三原色に分離されるとともに電荷に変換され，外部に出力される。このように，有機撮像デバイスでは，入射した光をデバイスの深さ方向で正確に三原色に分離していくため，カラーフィルターを用いた単板式に比べて光の利用効率が格段に高く，また，Siを用いたフォトダイオード積層型単板撮像デバイスと比較しても原理的に感度や色再現性に優れている。

＊24p型半導体とn型半導体が接合した層。半導体デバイスの基本的な構造で，整流性（一方向にしか電流を流さない性質）をはじめ，光電流，光起電力や発光などを得ることができる。

10 NHK技研 R&D/No.153/2015.9

解 説

白色光

ZnO TFT回路

B用有機膜

R用素子

G用有機膜R用有機膜

ガラス基板

ITO対向電極Al対向電極

BGR

G用素子B用素子

外部回路へ

信号出力線

ソース電極 ZnO TFT

ドレイン電極

対向電極

バッファー層 光電変換層

ゲート電極

ガラス基板

画素分離電極

ZnO

絶縁層

入射光

有機膜

９図　試作した原理検証用有機撮像デバイスの断面構造

10図　各色用撮像素子の１画素の断面構造図

３．４　原理検証用有機撮像デバイスの試作有機撮像デバイスでカラー撮像が可能なことを検証するために，光の三原色に感度

を持つ有機膜と酸化亜鉛（ZnO）薄膜トランジスター（TFT：Thin Film Transistor）回路を組み合わせた画素数128×96，画素ピッチ100μmの原理検証用の有機撮像デバイスを試作した17）。本デバイスの断面構造を９図に示す。３枚のガラス基板上に，有機膜で生成された電荷を読み出すためのZnO TFT回路をそれぞれ形成した後，その上部にB用有機膜，G用有機膜，R用有機膜を個別に成膜することで，青色用撮像素子（B用素子），緑色用撮像素子（G用素子），赤色用撮像素子（R用素子）を作製した。その後，これらの素子を，光が入射する側からB用，G用，R用の順に積層することで，原理検証用有機撮像デバイスを構成した。

このデバイスでは，白色光が入射すると，B用素子内の有機膜でB光のみが選択的に吸収され，吸収した光の量に応じた電子−正孔対が生成される。この電子−正孔対は膜内に印加された電界によって電子と正孔とに分離され，画素ごとに配置されたZnO TFTによって外部に読み出される。また，B用素子に入射したG光とR光は，B用素子を透過し，次のG用素子に達する。G用素子，R用素子でも同様の動作が繰り返され，最終的に，デバイスに入射した白色光は，各素子で光の三原色に分離されるとともに，電荷に変換され，映像信号として外部に出力される。

原理検証用有機撮像デバイスを構成する撮像素子の１画素の断面構造を10図に示す。各素子の１画素は，画素ごとに絶縁分離された電極（画素分離電極）と対向電極とで

11NHK技研 R&D/No.153/2015.9

光

試作した積層デバイス

Bレンズ G R

A/D

A/D

A/D

信号処理回路

カラーモニター

R信号

G信号

B信号

11図　原理検証用有機撮像デバイスの評価系

12図　原理検証用有機撮像デバイスからの出力画像

光の三原色のうちいずれか１つの光のみに感度を持つ有機膜を挟んだ構造で，画素内に１つのZnO TFTが配置されている。画素分離電極は透明なインジウム−スズ−酸化物（ITO）で，対向電極はITOもしくはアルミニウム（Al）で形成されている。また，ZnO TFTはゲート電極がTFTの最下部に位置するボトムゲート型で，ドレイン電極は画素分離電極に，ソース電極は信号出力線にそれぞれ接続されている。各画素では，ZnO TFTがオンになると，画素分離電極の電位は信号出力線の電位（０V）にリセットされる。また，対向電極には信号出力線よりも高い電圧が印加され，これにより有機膜内に電界が形成される。入射光によって有機膜内に生成された電子−正孔対はこの電界によって分離され，電子は対向電極側に，正孔は画素分離電極側に移動し，一定の時間，蓄積される。ZnO TFTがオンになると，蓄積された電荷がZnO TFTおよび信号出力線を通って外部の閉回路に流れる。このときの電流（光電流）を選択することで，光の三原色のうちいずれか１つの光に対応した映像信号が得られる。３．５　原理検証用有機撮像デバイスの特性

光が入射する側からB用素子，G用素子およびR用素子を積層した原理検証用有機撮像デバイスを試作し，その特性を評価した。11図に評価系を示す。特性評価では，入射した光像がG用素子の有機膜にフォーカスするように光学レンズの焦点距離を調整した。また，各素子から出力されたアナログの信号電流をデジタル信号に変換した後，信号処理し，カラーモニターで可視化した。

素子の駆動に際しては，B用，G用およびR用素子の対向電極に，それぞれの有機膜の暗電流が10nA/cm2以下となる，５V，１V，４Vの電圧を印加した。また，ZnO TFT回路のゲート電極に＋８Vと−８Vから成るパルス電圧を印加してオン／オフ制御を行うとともに，各素子では水平１ラインのZnO TFTを同時にオンとすることで，

12 NHK技研 R&D/No.153/2015.9

解 説

光

ガラス基板

有機光電変換膜（１μm以下）

層間絶縁膜（１～２μm）

拡大

10μm光透過型TFT回路アレー（１μm以下）

光

ガラス基板（厚さ0.7mm）

光透過型TFT回路アレー＋有機膜

約1.4mm

14図　直接積層構造

13図　これまでの積層構造

128画素からの信号を並列に読み出す線順次走査を行うこととした。なお，上記の暗電流に関しては，事前に測定した暗電流値をメモリーに保存し，信号処理回路でこの暗電流分を差し引くことで，映像信号から暗電流成分を除去した。

原理検証用有機撮像デバイスを10fpsのフレームレートで駆動したときの撮像例を12図に示す。試作デバイスでは，被写体の色に対応したフルカラーの映像が得られ，光の三原色それぞれに感度を持つ有機膜を積層することでカラー撮像が可能なことを実証することができた。また，R用素子単独での評価により，画素数に対応した解像度（約100TV本）が得られることや，残像が認められないことも確認できた。一方，映像には点や線状の欠陥や明るさの不均一性も見られるため，その原因の解明や改善など，解決すべき課題も明らかとなった。３．６　直接積層技術の開発

上記の実験では，光の三原色に対応した有機膜を個別にガラス基板上に形成した３つの素子を重ねて撮像デバイスを構成したが，この手法では，13図に示すように，例えば３層の中央に位置するG用有機膜に光学像をフォーカスさせると，B用およびR用有機膜では光学像のぼけが顕著になり，出力画像の解像度が劣化するという問題が生じる。光学像のフォーカスが外れていてもぼけとして認識されないフォーカス面の前後の間隔，すなわち焦点深度⊿Xは次式で表される。

⊿X＝±Fδ —————（１）

ここで，Fはレンズの絞り値，δはデバイスで許容できる光学像の広がり（許容錯乱円＊25の直径）である。

上記の原理検証用有機撮像デバイスで，許容錯乱円の直径を画素ピッチ（100μm）と等しいと仮定した場合，レンズの絞り値F=2.0での焦点深度⊿Xは±200μmとなる。このことは，B光およびR光の出力画像にぼけが生じないためには，B用もしくはR用有機膜とG用有機膜との間隔をそれぞれ200μm以下に抑えなければならないことを示しているが，現状では厚さ0.7mm（700μm）のガラス基板上に各有機膜を形成している

＊25フォーカス面上で点を撮影したとき，フォーカス面から前後に外れると円として結像する。このとき，フォーカスが合っていると見なされる最大の円の大きさ。

13NHK技研 R&D/No.153/2015.9

ため，光学レンズの絞りを開くほど出力画像の解像度が劣化する。さらに，放送用ハイビジョンハンディカメラで用いられている2/3型撮像デバイスの画素ピッチ（５μm）まで画素の微細高集積化を進めた際には，B用もしくはR用有機膜とG用有機膜との間隔を10μm以下に抑えなければならず，個別のガラス基板に有機膜を形成して積層する今回の手法では，出力画像のぼけを抑制することができない。

そこで，１枚のガラス基板上に，層間絶縁膜を介してB用，G用，R用の有機膜を近接して配置した直接積層型有機撮像デバイスの開発に着手した18）（14図）。有機膜および光透過型TFT回路の厚さはどちらも１μm以下であるため，層間絶縁膜の厚さを１～２μmとすることで，表面側の有機膜から最深部の有機膜までの間隔を10μm程度に収めることができ，ハイビジョンハンディカメラに適用可能なデバイスを実現することができる。この直接積層型有機撮像デバイスを開発するには，14図に示すように，下層の有機膜上に層間絶縁膜やTFT回路アレイを作製しなければならないが，一般に有機材料の耐熱性は低く，一方で層間絶縁膜やTFT回路の作製温度（300℃以上）は高いため，現状のままではデバイスを作製することができない。

現在その解決に向けて，当所の独自技術として，薄い層間絶縁膜を介して有機膜および信号読み出し回路を順次形成する「直接積層技術」の開発に取り組んでいる19）20）。インジウム−ガリウム−亜鉛酸化物（IGZO：Indium Garium Zinc Oxide）を半導体層に採用した薄膜トランジスター回路を信号読み出し回路として適用し，TFT回路／R用有機膜の組み合わせとTFT回路／ G用有機膜の組み合わせとを10μm厚のエポキシ樹脂を介して積層した２層構造の撮像デバイスを試作し，R光，G光から構成される被写体の撮像に成功した20）。しかしながら，内部応力が原因で，薄膜間の密着性の弱い界面，特にTFT回路と有機膜の界面で剥離が生じやすく，TFT回路／ B用有機膜の組み合わせを加えた３層構造の作製には至らなかった。

そこで，内部応力の低減を目指して層間絶縁膜材料の見直しを行い，３層積層構造の作製に取り組み，３種類の有機膜を5.8μmの範囲に近接して配置することに成功した。その詳細については，本特集号の報告「窒化シリコン膜を層間絶縁膜に適用した３層積層有機撮像デバイスの作製」を参照していただきたい。

有機撮像デバイスについては，これまでにその原理検証をほぼ完了し，現在，その高精細化に向けて，画素の微細化・高集積化を可能とする要素技術の開発に取り組んでいる。３板式と同等な画質を持つ単板カラー撮像デバイスが実現できれば，放送用カメラの小型化はもとより，家庭用ビデオカメラやデジタルカメラの高性能化にもつながることから，有機単板カラー撮像デバイスの早期実用化に向けて，研究開発を進めていく予定である。

なお，本章で述べた有機光電変換膜の研究は埼玉大学と，また電荷読み出し用TFT回路の研究は高知工科大学との連携により，それぞれ進めた。

４. ３次元構造撮像デバイスの研究動向４．１　撮像デバイスの信号処理方式

一般的な撮像デバイスは，光を電気信号に変換する光電変換部を備えた画素と，画素からの電気信号（アナログ値）をデジタル値に変換して出力する信号処理回路（A/D変換回路）から構成され，フレーム期間内に，平面的に多数配列された全ての画素から

14 NHK技研 R&D/No.153/2015.9

解 説

（a）直列信号処理方式 （c）画素並列信号処理方式（b）列並列信号処理方式

出力

信号処理回路

画素（光電変換部）

出力

信号処理回路

画素（光電変換部）

出力

画素

光電変換部信号処理回路

15図　撮像デバイスの信号処理方式

の信号が出力される。15図に撮像デバイスの信号処理方式を示す。15図（a）の直列信号処理方式は，単一

の信号処理回路がフレーム期間内に全画素からの信号を順次処理して出力する。構造が簡単であることが利点であるが，画素数を増やすと全画素からの信号を処理して出力するのに時間がかかるため，高精細化や高フレームレート化に好適な方式とは言えない。

15図（b）の列並列信号処理方式は，画素の１列ごとに信号処理回路が備えられている。信号処理回路がフレーム期間内に処理する画素数は縦１列分になるので，直列信号処理方式に比べ高速に信号を出力することが可能となり，高精細化や高フレームレート化に有利である。最先端の放送用高性能撮像デバイスは本方式を用いており，8K用として3,300万画素・120fps21）や１億3,300万画素・60fps22）の撮像デバイスが開発されている。しかし，本方式においても，画素数が増えると，信号処理を高速化しなければフレームレートを維持できない。A/D変換の精度を確保しながら処理の高速化を図ることには限界があり，超多画素を必要とする将来の立体テレビ用撮像デバイスには，列並列信号処理方式では対応が難しくなることが懸念されている。

一方，15図（c）の画素並列信号処理方式は，全ての画素内に信号処理回路を内蔵し，フレーム期間中に各信号処理回路が１回の処理を行うことで全画素からの信号を出力できるため，原理的に画素数とフレームレートのトレードオフを解消できる。しかし，現実的には画素内に光電変換部と信号処理回路を平面的に配置するため，画素サイズが大きくなり，これまで報告されているデバイス23）24）では，列並列信号処理方式に比べ画素数が少ない。将来，半導体集積回路の微細化が進み，小面積の画素内に光電変換部と信号処理回路を集積できたとしても，列並列信号処理方式に比べ光開口率が小さくなるため感度の低下を招くという問題が残り，本方式は高フレームレート化には最適であるが，高精細化は困難と考えられてきた。４．２　画素並列信号処理３次元構造撮像デバイス

当所では，1990年代に画素並列信号処理撮像デバイスの研究に取り組み，デバイス構造を３次元化することで画素並列信号処理方式の欠点であった画素サイズの増大や光開口率の低下を抜本的に解決する独創的な撮像デバイス25）26）を提唱した。しかし，その製作には極めて高度な半導体微細加工技術を要するため，当時は着想にとどまっていた。その後，画素並列信号処理に適したデバイス構造と製作手法をあらためて探索し，

15NHK技研 R&D/No.153/2015.9

信号処理回路（画素並列信号処理）

光電変換部

積層

光

16図　３次元構造撮像デバイスの原理

2010年から独自の３次元構造撮像デバイスの研究に着手した。16図にデバイスの基本構造を示す。本デバイスは，光電変換部や信号処理回路といった異なる機能を持つ半導体基板を積層して製作され，以下の特徴を備える。

① 光電変換部の直下に信号処理回路を３次元的に配置することで，画素並列信号処理方式の欠点であった画素の微細化が困難という問題を克服できる。同時に，光開口率をほぼ100%にすることができるため，光開口率の低下による感度低下の問題を解決して，高精細化と高フレームレート化の両立を可能とする。

② 光電変換部と信号処理回路を独立に製作することで，それぞれの構造と設計を最適化することができ，デバイス性能の向上が期待できる。

③ デバイス構造や製作プロセスが，光電変換膜を積層するのに適しており，低電圧増倍膜（２．４節参照）と組み合わせての高感度化に有利である。

④ 画素並列信号処理方式は，従来と異なる考え方のA/D変換方式が適用可能であるため，デバイス設計の自由度が高まり，高機能化が期待できる。

４．３　撮像デバイスの３次元集積化の動向と当所で開発中のデバイスの位置づけ近年，撮像デバイスの小型化・高性能化を目指して構造を３次元化する研究開発が活

発になっている。本節では，撮像デバイスの３次元集積化の動向と比較しながら，当所で開発中のデバイスの位置づけについて述べる。

撮像デバイスの構造の３次元化には，上下の基板を構造的に積層しつつ，基板上に形成した回路を電気的に接続する必要がある。そのためには半導体デバイスの３次元集積化を基礎とした技術が用いられるが，画素並列信号処理方式の撮像デバイスを実用化する上で特有の課題として，数μm角の微細な画素サイズ内で３次元的に回路を構成する必要があるため，積層・接続のための構造を微細化しなければならないといった制約がある。

現在，民生用のデジタルカメラや携帯情報端末などに組み込まれている撮像デバイスには裏面照射型27）が広く普及している（17図（a））。これは，撮像デバイスの配線が形成されている面と反対側から光を入射させることで，光の利用効率を高めて感度を向上させる技術である。このデバイスは，薄層化した撮像デバイスを支持基板に貼り付けた構造を備えており，上下の基板に電気的な接続はないものの，撮像デバイスの３次元構造化の始まりと考えることができる。この構造を発展させ，下層の支持基板に画像処理回路を作り込み，シリコン貫通電極＊26を用いて画素アレーエリア外で上下の回路を電気的に接続した積層型撮像デバイス28）も開発されている（17図（b））。この構造により，平面的な回路配置に比べて，回路を含んだ全体のデバイス面積を小さくするとともに，

＊26シリコン基板を貫通した穴に電極を通して，積層した基板の配線どうしを接続する技術。

16 NHK技研 R&D/No.153/2015.9

解 説

光

薄層化した撮像デバイス

支持基板

画素 回路出力

配線

（a） 裏面照射型撮像デバイス（断面）

光

光

薄層化した撮像デバイス

支持基板

画素 回路

出力

配線

シリコン貫通電極

（b） 積層型撮像デバイス（断面）

（c） マイクロバンプを用いる構造（断面）

（d） マイクロバンプとシリコン貫通電極を併用する構造（断面）

回路

出力

出力

画素

回路 マイクロバンプ

光画素

回路 マイクロバンプ

シリコン貫通電極

17図　積層構造を備えた撮像デバイス

画像処理回路にダイナミックレンジ拡張機能などを組み込んで高機能化を図っている。画素アレーエリア内で上下の回路を接続した例として，マイクロバンプ＊27を用いる

構造（17図（c））が発表29）されており，光電変換部と電荷保持機能を備えた読み出し回路とをマイクロバンプを用いて電気的に接続した構造により，一般的なCMOS撮像デバイスの欠点である，高速で移動する被写体を撮影した際の画像の変形を低減している。マイクロバンプは基板の表面に形成するため，バンプの形成された面どうしを対向させて積層する２層構造となるが，マイクロバンプとシリコン貫通電極を併用して３層以上の多層構造を形成し（17図（d）），一層の高機能化を図ろうとする研究30）も進められている。しかし，シリコン貫通電極は基板表面の配線層からシリコン基板自体を貫通して裏面側に電極を通す構造であるため，シリコン貫通電極を形成したエリアには回路を形成することはできない。とりわけ，撮像デバイスの画素サイズが数μm角であることを考慮すると，画素サイズとシリコン貫通電極のサイズが同程度となってしまい，画素ごとに回路を配置しつつシリコン貫通電極を設けるスペースを確保することは極めて困難である。また，マイクロバンプも，潰れを考慮すると，狭間隔で配置することは難しく，これまで，画素ごとに上下の回路を接続した３次元構造の撮像デバイスは実現されてこなかった。

当所で研究を進めている３次元構造撮像デバイスは，画素並列信号処理を実現するために，シリコン貫通電極やマイクロバンプに代わる微細化に有利な接続・積層構造を備えている。18図にその概念を示す。本構造は以下の特徴を備える。

＊27微細な金属の突起どうしを圧着して，積層した基板の配線どうしを接続する技術。

17NHK技研 R&D/No.153/2015.9

(a)接合前の信号処理回路(b)完成したデバイス

画素 画素（直下に信号処理回路を配置）

光電変換部を積層

光電変換部微細埋め込み電極

100μm 100μm

20μm 20μm

19図　試作した３次元構造撮像デバイス（８×８画素）

光基板の表裏面に信号の入出力が可能なトランジスター

直接接合による基板の接合

（マイクロバンプを用いない）

微細埋め込み電極（シリコン貫通電極を用いない）

画素信号の流れ

光電変換部

信号処理回路

18図　当所で研究を進めている３次元構造撮像デバイスの概念（断面）

① 基板の表裏面に信号の入出力が可能な新たな構造のトランジスター，および，微細埋め込み電極を用いた接続： 従来のトランジスターは基板の表面側（配線層側）のみに入出力が限定されているが，本トランジスターにより，基板裏面への入出力も可能になる。回路基板を超薄層化するとともに，トランジスターの出力を裏面に設け，下層の回路と直結することで，シリコン貫通電極を用いることなく上下回路の電気的接続が可能になるため，微細化に有利であるとともに，３層以上の多層化にも対応できる。

② 直接接合技術による基板の積層： 基板の積層には，平坦化した基板表面をプラズマ＊28で処理して基板どうしを密着させることで，表面の原子どうしを結合させる直接接合技術を用いる。これにより，構造的に強固な積層が可能になるとともに，マイクロバンプを用いることがないため，狭間隔での電気的な接続が可能になる。

４．４　当所における３次元構造撮像デバイスの開発３次元構造撮像デバイスの研究には，2011年に本格的に着手した。提案した構造を

実現するためのトランジスターの開発からスタートし，数十nmと極めて薄いシリコン層に，基板の表裏面に信号を出力できる構造のトランジスターを試作し，その動作を実

＊28電気的に正と負に分離している気体。

18 NHK技研 R&D/No.153/2015.9

解 説

照度（lx）

出力周波数 （Hz）

102 103 104 105 106103

104

105

106

107

ダイナミックレンジ > 80 dB

20図　試作した３次元構造撮像デバイスの特性

21図　試作した３次元構造撮像デバイスによる撮像例

証した31）。続いて，立体構造の回路の設計技術や直接接合による３次元集積化技術の開発を進めた32）33）。これらの開発経緯については，本特集号の報告「画素並列信号処理を行う撮像デバイスの実現に向けた３次元集積回路の作製」を参照していただきたい。

開発した要素技術を用いて光電変換部と信号処理回路とを積層して試作したデバイスを19図に示す。本デバイスは２層構造で，画素ごとに光電変換部の直下に信号処理回路が配置されている。信号処理回路は，入射光の強度に比例した数のパルスを出力する方式であり，従来の列並列信号処理方式に比べ，ダイナミックレンジの拡大に有利である。試作デバイスの特性を20図に示す。20図は，試作デバイスに入射する光の照度を変化させたときの信号処理回路から出力されるパルスの周波数変化を示している。一般的な撮像デバイス（ダイナミックレンジ60dB程度）を上回る80dBのダイナミックレンジを確認した。また本デバイスによる撮像例を21図に示す。８×８個の少数画素ではあるが，３次元構造で画素並列信号処理による撮像動作を初めて実証した34）。

現在，本研究は，光電変換した信号を画素内でA/D変換して基板の深さ方向に出力するデバイスの動作原理を実証した段階である。３次元構造撮像デバイスの実用化までには，感度の向上やノイズの抑制，画素の微細化・多画素化への対応をはじめ，多くの課題を克服する必要があるが，今後も着実に研究を進めていきたい。

なお，本章で述べた３次元構造撮像デバイスの研究は，東京大学との連携により進めた。

５．あとがき本稿では，３つの積層型撮像デバイス「低電圧増倍膜積層型撮像デバイス」，「有機撮

像デバイス」，「３次元構造撮像デバイス」の研究開発の概要について紹介した。いずれも，入射光を電気信号に変換する光電変換部と，信号読み出しや処理を行う固

19NHK技研 R&D/No.153/2015.9

参考文献１）M.Sugawara，M.Emoto，K.Masaoka，Y.NishidaandY.Shishikui：“SUPERHi-VISIONfortheNextGenerationTelevision，”ITETrans.onMTA，Vol.1，No.1，pp.27-33（2013）

２）三科：“インテグラル方式の概要，”NHK技研R&D，No.144，pp.10-17（2014）

３）島本：“多様な番組制作のための8Kスーパーハイビジョンカメラの開発，”NHK技研R&D，No.148，pp.4-11（2014）

４）松長，遠藤，真鍋，矢野，木村，井手，野崎，江川，家坂，宇家，宮川，飯田，古川，原田：“アモルファスシリコン膜積層型200万画素CCDイメージセンサ，”テレビ全大，2-4（1988）

５）松島，宮崎，高岡，前川，白神，関口，淵上，守分，高須，石塚，櫻井，山田，仁木：“CuInGaSe2薄膜を用いた高感度・広帯域イメージセンサ，”信学技報，SDM2008-199，pp.13-16（2009）

６）林：“パンクロ有機薄膜積層型CMOSイメージセンサー：耐久性とデバイス性能，”映情学技報，Vol.37，No.40，pp.5-8（2013）

７）S.Lim，D.Leem，K.Park，K.Kim，S.Sul，K.Na，G.Lee，C.Heo，K.Lee，X.Bulliard，R.Satoh，T.Yagi，T.Ro，D.Im，J.Jung，M.Lee，T.Lee，M.Han，Y.JinandS.Lee：“Organic-on-siliconComplementaryMetal-oxide-semiconductorColour ImageSensors，”NatureScientificReports，Vol.5，No.7708，pp.1-7（2015）

８）谷岡，設楽，河村，後藤：“光導電性ターゲットの高利得化，”テレビ全大，2-5（1985）

９）K.Tanioka，J.Yamazaki，K.Shidara，K.Taketoshi，T.Kawamura，S. IshiokaandY.Takasaki：“AnAvalanche-ModeAmorphousSeleniumPhotoconductiveLayerforUseasaCameraTubeTarget，”IEEEElectronDevicesLett.，Vol.EDL-8，No.9，pp.392-394（1987）

10）谷岡，山﨑，設楽，竹歳，河村，平井，高崎，雲内：“アバランシェ増倍a-Se光導電膜を用いた高感度HARP撮像管，”テレビ誌，Vol.44，No.8，pp.1074-1083（1990）

11 大川，宮川，松原，菊地，鈴木，久保田，江上，谷岡，小林：“超高感度15μm厚HARP光電変換膜，”映情学誌，Vol.62，No.10，pp.1641-1648（2008）

12）S.M.Sze：SemiconductorDevices：PhysicsandTechnology，産業図書，p.107（2004）

13）S.Imura，K.Kikuchi，K.MiyakawaandM.Kubota：“OpticalPropertiesofPhotoconductorUsingCrystallineSelenium，”Can.J.Phys.，Vol.92，pp.645-647（2014）

14）K.Kikuchi，S. Imura，K.Miyakawa，M.KubotaandE.Ohta：“ElectricalandOpticalProperties ofGa2O3/CuGaSe2HeterojunctionPhotoconductors，”ThinSolidFilms，Vol.550，pp.635-637（2014）

15）R.B.Merrill：U.S.Patent,No.5,965,875（1999）

16）相原，久保田：“有機撮像デバイスの研究動向，”NHK技研R&D，No.132，pp.4-11（2012）

17）H.Seo,S.Aihara,T.Watabe,H.Ohtake,T.Sakai,M.Kubota,N.Egami,T.Hiramatsu,T.Matsuda,M.Furuta,H.NittaandT.Hirao：“A128x96PixelStack-TypeColorImageSensor：Stackof IndividualBlue-,Green-,andRed-SensitiveOrganicPhotoconductiveFilms IntegratedwithaZnOThinFilmTransistorReadoutCircuit，”Jpn.J.Appl.Phys.,Vol.50，No.2，pp.024103.1-024103.6（2011）

18）H.Seo,S.Aihara,T.Watabe,H.Ohtake,T.Sakai,M.KubotaN.Egami,T.Hiramatsu,T.Matsuda,M.FurutaandT.Hirao：“A128x96PixelStack-TypeColorImageSensorwithB-,G-,R-sensitiveOrganicPhotoconductiveFilms，”Proc.2011InternationalImageSensorWorkshop（IISW2011）R33,pp.236-239（2011）

体回路部が分離・積層された構造となっており，従来の構造では解決が難しいテレビジョンシステムの多画素化や高フレームレート化に伴う感度や信号処理速度の課題を抜本的に解決できる可能性を秘めているデバイスである。

これらのデバイスを実現できれば，8K番組の充実や空間像再生型立体テレビの進展にもつながることから，今後，早期の実現に向けて研究開発を加速していく。

20 NHK技研 R&D/No.153/2015.9

解 説

井い

口ぐ ち

 義よ し

則の り

大お お

竹た け

 浩ひろし

久く

保ぼ

田た

 節みさお

2001年入局。同年から放送技術研究所において，固体撮像デバイス，シリコンマイクの研究に従事。現在，放送技術研究所新機能デバイス研究部上級研究員。

1982年入局。同年から放送技術研究所において，超高速度CCDおよび次世代放送用撮像デバイスの研究に従事。現在，放送技術研究所新機能デバイス研究部上級研究員。

1983年入局。福井放送局，放送技術研究所，大阪放送局を経て，2003年から放送技術研究所において，増倍型光電変換膜の研究に従事。現在，放送技術研究所新機能デバイス研究部上級研究員。

19）T.Sakai,H.Seo,S.Aihara,M.KubotaandM.Furuta：“ContinuousFabricationTechnologyforImprovingResolutioninR,G,B-stackedOrganicImageSensor，”IS&T/SPIEElectronicImaging.InternationalSocietyforOpticsandPhotonics,pp.86590G.1–86590G.8（2013）

20）T.Sakai,H.Seo,S.Aihara,H.Ohtake,M.KubotaandM.Furuta：“Color ImageSensorUsingStackedOrganicPhotoconductiveFilmswithTransparentReadoutCircuitsSeparatedbyThin Interlayer Insulator，”IS&T/SPIEElectronic Imaging. InternationalSociety forOpticsandPhotonics,pp.90220J.1–90220J.7（2014）

21）T.Watabe,K.Kitamura,T,Sawamoto,T,Kosugi,T.Akahori,T.Iida,K.Isobe,T.Watanabe,H.Shimamoto,H.Ohtake,S.Aoyama,S.KawahitoandN.Egami：“A33Mpixel120fpsCMOSImageSensorUsing12bColumn-ParallelPipelinedCyclicADCs，”ISSCCDigestofTechnicalPapers,22.5（2012）

22）R.Funatsu,S.Huang,T.Yamashita,K.Stevulak,J.Rysinski,D.Estrada,S.Yan,T.Soeno,T.Nakamura,T.Hayashida,H.ShimamotoandB.Mansoorian：“133Mpixel60fpsCMOSImageSensorwith32-ColumnSharedHigh-SpeedColumn-ParallelSARADCs，”ISSCCDigestofTechnicalPapers,6.2（2015）

23）F.Andoh,M.Nakayama,H.ShimamotoandY.Fujita：“ADigitalPixelImageSensorwith1-bitADCand8-bitPulseCounterinEachPixel，”IEEEWorkshoponCCDsandAdvancedImageSensors，Karuizawa，Japan，June10-12（1999）

24）S.Kleinfelder,S.Lim,X.LiuandA.ElGamal：“A10000Frames/sCMOSDigitalPixelSensor，”IEEEJournalofSolid-stateCircuits，Vol.36，No.12，pp.2049-2059（2001）

25）K.Tanaka,F.Ando,K.Taketoshi,I.OhishiandG.Asari：“NovelDigitalPhotosensorCellinGaAsICUsingConversionofLightIntensitytoPulseFrequency，”Jpn.J.Appl.Phys，Vol.32，pp.5002-5007（1993）

26）F.Andoh,H.ShimamotoandY.Fujita：“ADigitalPixel ImageSensor forReal-TimeReadout，”IEEETransactionsonElectronDevices，Vol.47，No.11，pp.2123-2127（2000）

27）相澤，浜本編著：CMOSイメージセンサ，コロナ社，pp.143-144（2012）

28）S.Sukegawa,T.Umebayashi,T.Nakajima,H.Kawanobe,K.Koseki,I.Hirota,T.Haruta,M.Kasai,K.Fukumoto,T.Wakano,K.Inoue,H.Takahashi,T.Nagano,Y.Nitta,T.HirayamaandN.Fukushima：“A1/4-inch8MpixelBack-IlluminatedStackedCMOSImageSensor，”ISSCCDigestofTechnicalPapers,27.4（2013）

29）J.Aoki,Y.Takemoto,K.Kobayashi,N.Sakaguchi,M.Tsukimura,N.Takazawa,H.Kato,T.Kondo,H.Saito,Y.GomiandY.Tadaki：“ARolling-ShutterDistortion-Free3DStackedImageSensorwith-160dBParasiticLightSensitivityIn-PixelStorageNode，”ISSCCDigestofTechnicalPapers,27.3（2013）

30）K-WLee,Y.Ohara,K.Kiyoyama,S.Konno,Y.Sato,S.Watanabe,A.Yabata,T.Kamada,J-CBea,H.Hashimoto,M.Murugesan,T.Fukushima,T.TanakaandM.Koyanagi：“CharacterizationofChip-levelHetero-IntegrationTechnology forHigh-Speed,HighlyParallel3D-StackedImageProcessingSystem，”IEDMTechnicalDigest33.2（2012）

31）M.Goto,K.Hagiwara,Y. Iguchi,H.Ohtake,T.Saraya,H.ToshiyoshiandT.Hiramoto：“DevelopmentofNovelMOSFETwithFrontandBackSideElectrodesfor3D-StructuredImageSensors，”ECSTransactions,Vol.50,No.14,pp.49-54（2012）

32）萩原，後藤，大竹，井口，更屋，年吉，日暮，平本：“表面活性化処理を用いた金属／絶縁体混在基板の直接接合，”第60回応用物理学会春季学術講演会,29a-G7-5（2013）

33）M.Goto,K.Hagiwara,Y.Iguchi,H.Ohtake,T.Saraya,E.Higurashi,H.ToshiyoshiandT.Hiramoto：“3-DSilicon-on-Insulator IntegratedCircuitswithNFETandPFETonSeparateLayersUsingAu/SiO2HybridBonding，”IEEETransactionsonElectronDevices,Vol.61,No.8,pp.2886-2892（2014）

34）M.Goto,K.Hagiwara,Y. Iguchi,H.Ohtake,T.Saraya,M.Kobayashi,E.Higurashi,H.Toshiyoshi andT.Hiramoto：“Three-Dimensional IntegratedCMOS ImageSensorswithPixel-ParallelA/DConvertersFabricatedbyDirectBondingofSOILayers，”IEDMTechnicalDigest4.2（2014）

21NHK技研 R&D/No.153/2015.9