ゼロドリフト、65 v ハイサイド電流検出アンプ - microchip...

MCP6C02ゼロドリフト、65 V ハイサイド電流検出アンプ

注意 : この日本語版文書は参考資料としてご利用ください。最新情報は必ずオリジナルの英語版をご参照願います。

特長

• シングルアンプ : MCP6C02• 双方向または単方向

• 入力 ( コモンモード ) 電圧 :- 3.0 ～ 65 V、性能規定レンジ

- 2.8 ～ 68 V、動作レンジ

- -0.3 ～ +70 V、耐入力レンジ

• 電源 :- 2.0 ～ 5.5V- 単 / 両電源

• 高 DC 精度 :- VOS: ±1.65 μV (typ.)- CMRR: 154 dB (typ.)- PSRR: 138 dB (typ.)- ゲイン誤差 : ±0.1 % (typ.)

• プリセットゲイン : 20、50、100 V/Vの製品を選択可能

• POR 保護 :- VIP – VSS に対して HV POR- VDD – VSS に対して LV POR

• 帯域幅 : 500 kHz (typ.)• 電源電流 :

- IDD: 490 μA (typ.)- IBP: 170 μA (typ.)

• 強化された EMI 保護 :- EMIRR: 118 dB @ 2.4 GHz (typ.)

• 仕様温度レンジ :- -40 ～ +125 (E 温度版 )- -40 ～ +150 (H 温度版 )

代表的な応用例

• 車載 ( 製品識別システム参照 )- AEC-Q100 認定取得済み、グレード 0

(VDFN パッケージ )- AEC-Q100 認定取得済み、グレード 1

(SOT-23 パッケージ )• モータ制御

• アナログレベルシフタ

• 産業用コンピューティング

• バッテリモニタ / テスタ

関連製品

• MCP6C04-020• MCP6C04-050• MCP6C04-100

概要

Microchip 社の MCP6C02 ハイサイド電流検出アンプは 20、50、100 V/V のプリセットゲインで提供しています。コモンモード入力レンジ (VIP) は 3 ～ 65 V です。差動モード入力レンジ (VDM = VIP – VIM) は、単方向および双方向アプリケーションをサポートします。

電源は 2.0 ～ 5.5 V で設定できます。SOT-23 パッケージの仕様温度レンジは -40 ～ +125 (E 温度 )、3×3VDFN パッケージは -40 ～ +150 (H 温度 ) です。

ゼロドリフトアーキテクチャにより入力誤差が非常に低く、低い値 ( および低消費電力 ) のシャント抵抗を使う事ができます。

パッケージタイプ ( 上面から見た図 )

代表的な応用回路

MCP6C02SOT-23

VIP

VSS

VIM

1

23

6

4

VDDVOUT

5 VREF

NCVSS

NC

VREF

VDD

1

234

8

765 VOUT

VIMVIP

MCP6C023×3 VDFN *

EP9

* 露出サーマルパッド (EP) 付き ( 表 3-1 参照 )

VBAT+36V

VOUT

2.2 F

U1MCP6C02-100100 nF

+5V

RSH

VL

IL < 20A

20 kΩ2.2 mΩ

10 nF

2018-2019 Microchip Technology Inc. DS20006129B_JP-p.1

MCP6C02
機能ブロック図ゲインオプション
表 1 に、差動ゲイン (GDM) が異なる 3 つのオプション間で違いが生じる主な仕様を示します。これら GDMオプションの詳細はセクション 1.0「電気的特性」、セク

ション 6.0「パーケージ情報」、製品識別システムを参照してください。RFVFG

VOUT

VREF

RM3

GM2

Σ

I2RG

VDD

VSS

GM1 I1

VIP

VIM

表 1: 差動ゲインで異なる主な仕様

製品番号

GDM (V/V) Nom.

VOS (± μV) Max.

TC1 (± nV/°C)

Max.

CMRR (dB) Min.

PSRR (dB) Min.

VDMH (V)

Min.

BW (kHz) Typ.

Eni(μVp-p)

Typ.

eni(nV/ √ Hz)

Typ.MCP6C02-020 20 16 90 132 109 0.265 500 1.54 74MCP6C02-050 50 14 70 138 115 0.106 0.95 46MCP6C02-100 100 12 65 116 0.053 390 0.92 44

Note 1: VOS および TC1 制限値は設計と特性評価のみによる値です。

2: TC1 は拡張温度レンジ (-40 ～ +125 ) と高温レンジ (-40 ～ 150 ) をカバーしています。

3: CMRR は VDD = 5.5 V の時の値です。

4: Eni は f = 0.1 ～ 10 Hz、eni は f < 500 Hz の時の値です。

DS20006129B_JP-p.2 2018-2019 Microchip Technology Inc.

MCP6C02
図 1、図 2、図 3に、3つのゲインオプション(GDM = 20、50、100 V/V) で計測した温度と入力オフセット電圧の関係を示します。
図 1: 温度に対する入力オフセット電圧(GDM = 20 V/V)



MCP6C02のCMRRはノイズの多い環境での応用をサポートしています。図 4 では 100 kHz 付近でも高いCMRR が得られる事を示しています。

図 4: 周波数に対するCMRR

-8

-6

-4

-2

0

2

4

6

8

-50 -25 0 25 50 75 100 125 150

Inpu

t Offs

et V

olta

ge; V

OS

(μV)

Ambient Temperature; TA (°C)

GDM = 20VDD = 5.5V28 Samples

-8

-6

-4

-2

0

2

4

6

8

-50 -25 0 25 50 75 100 125 150

Inpu

t Offs

et V

olta

ge; V

OS

(μV)



-8

-6

-4

-2

0

2

4

6

8

-50 -25 0 25 50 75 100 125 150

Inpu

t Offs

et V

olta

ge; V

OS

(μV)



40

50

60

70

80

90

100

1.E+04 1.E+05 1.E+06

CM

RR

(dB

)

Frequency; f (Hz)

GDM = 100GDM = 50GDM = 20

10k 1M100k


MCP6C02
NOTE:

MCP6C02
1.0 電気的特性
1.1 絶対最大定格 †

VDD – VSS ................................................................................................................................................... -0.3 ～ +5.5 V入力ピン電流 (Note 1).............................................................................................................................................±2 mAアナログ入力 (VIP、VIM) (Note 1)................................................................................................................ -0.3 ～ +70 Vその他の入出力 .......................................................................................................................VSS – 0.3 V ～ VDD + 0.3 V入力差動電圧 (VDM) (Note 1) ..................................................................................................................................±1.2 V出力短絡電流 ............................................................................................................................................................ 連続

出力および電源ピンでの電流 ...............................................................................................................................±30 mA保管温度.................................................................................................................................................... –65 ～ +150 最高接合部温度 (Note 2) .......................................................................................................................................+155 ESD 保護 (HBM/CDM/MM) .................................................................................................................. ≥ 2 kV/2 kV/300 V

Note 1: これら電圧定格と電流定格は独立した値で、組み合わせ時であっても得られる訳ではなく、使用要件が定格を満たせる

事をユーザが確認する必要があります(セクション 5.1.1「入力電圧の制限」とセクション 5.1.2「入力電流の制限」参照)。2: 絶対最高接合部温度は連続使用を想定していません。

1.2 電圧 / 温度レンジ

表 1-1 に、各種電圧 / 温度レンジを示します。

† Notice: 「絶対最大定格」を超える条件は、デバイスに恒久的な損傷を生じる可能性があります。これはストレス定格です。本書の動作表に示す条件または上記から外れた条件でのデバイスの運用は想定していません。絶対最大定格条件を超えて長期間曝露させるとデバイスの信頼性に影響する可能性があります。

表 1-1:電圧 /温度レンジ

項目単位 GDM (V/V) コメント

レンジ

タイプ記号規定レンジ動作限界絶対定格

VDD(Note 2)

V 全て VDD ↑(LV POR on)

Min. VDDL 2.0 1.7 -0.3

LV PORヒステリシス

VPLH-VPLH

0.1 Typ. — —

— Typ. — 2.0 ～ 5.5 — —Max. VDDH 5.5 5.5 5.5

VIP(Note 2)

V 全て VIP ↑(HV POR on)

Min. VIPL 3.0 2.8 -0.3

VIP ↓(HV POR on)

VIPLD 2.8 2.6

HV PORヒステリシス

VIPLH 0.2 Typ. 0.2 Typ. —

— Typ. — 34 — —Max. VIPH 65 68 70

VREF V 全て — Min. VRL 0 0 -0.3Typ. — VDD/4 — —Max. VRH VDD – 1.25 VDD – 1.15 VDD + 0.3

Note 1: この表中の規定値は設計時および特性評価結果に基づいて規定されたものです。

2: HV POR は VIP によってトリガされます ( ヒステリシスあり )。LV POR は VDD によってトリガされます( ヒステリシスあり )。

3: VDM = VIP – VIM (VIP と VDM がレンジ内の場合、VIM もレンジ内です。)4: 周囲温度 (TA) が最高周囲温度制限値 (TAH) を超えると、パラメータが指定制限値を超える場合がありま

す。絶対最高接合部温度と保管温度制限値は、セクション 1.1「絶対最大定格 †」を参照してください。

5: VOL と VOH は RL = 1 kΩ の時の値です。


MCP6C02

VOUT (Note 5)

V 全て — Min. VOL 0.06 Max 0 -0.3Typ. — VDD/2 — —Max. VOH VDD – 0.13

MinVDD VDD + 0.3

VDM V 20 — Min. VDML -3/GDM -4.25/GDM -1.250, 100 -4.05/GDM

全て Typ. — 0 — —Max. VDMH 5.3/GDM 5.5/GDM +1.2

TA °C 全て E 温度版、H 温度版

Min. TAL -40 -40 -40Typ. — 25 — —

E 温度版 Max. TAH +125 +150 +155

H 温度版 +150 +155

表 1-1:電圧 /温度レンジ (続き )

項目単位 GDM (V/V) コメント

レンジ

タイプ記号規定レンジ動作限界絶対定格

Note 1: この表中の規定値は設計時および特性評価結果に基づいて規定されたものです。

2: HV POR は VIP によってトリガされます ( ヒステリシスあり )。LV POR は VDD によってトリガされます( ヒステリシスあり )。

3: VDM = VIP – VIM (VIP と VDM がレンジ内の場合、VIM もレンジ内です。)4: 周囲温度 (TA) が最高周囲温度制限値 (TAH) を超えると、パラメータが指定制限値を超える場合がありま

す。絶対最高接合部温度と保管温度制限値は、セクション 1.1「絶対最大定格 †」を参照してください。

5: VOL と VOH は RL = 1 kΩ の時の値です。


MCP6C02
1.3 仕様
表 1-2:DC特性

電気的特性 : 特に明記しない限り、TA = +25°C、VDD = 2.0 ～ 5.5 V、VSS = GND、VIP = 34 V、VDM = 0 V、VREF = VDD/4、VL = VDD/2、RL = 10 kΩ (VL に接続 ) です。図 1-9 と図 1-10 を参照してください。

パラメータ記号 Min. Typ. Max. 単位ゲイン条件

入力オフセット (VIP = VIM) (Note 1)入力オフセット電圧 VOS -16 ±1.9 +16 μV 20 Note 2

-14 ±1.65 +14 50-12 ±1.5 +12 100

VOS ドリフト、1 次温度係数

TC1 -90 ±10 +90 nV/°C 20 TA = -40 ～ +125 、E 温度版(Note 2、Note 3)

-70 ±8 +70 50-65 ±7 +65 100

VOS ドリフト、2 次温度係数

TC2 — ±60 — pV/°C2 20±95 50

±105 100

VOS ドリフト、指数温度係数

TCX — 1.8 — μV 200.31 500.10 100

VOS 経時変化 ΔVOS — ±0.18 — μV 20 150 で 108 hr( 変化は 25 で計測 )±0.11 50

±0.09 100

TC1 経時変化 ΔTC1 — ±1.9 — nV/°C 20±1.1 50±1.0 100

電源電圧変動除去比 PSRR 109 134 — dB 20 VDD = 2.0 ～ 5.5 V115 138 50116 140 100

入力電流およびインピーダンス (VIP と VIM)VIP の入力バイアス電流 IBP 120 170 215 μA 全て VDD = 2.0 ～ 5.5 VVIM の入力バイアス電流 IBM — ±0.2 — nA VDD = 5.5 V

IBM2 3 VDD = 5.5 V、VDM = VDMLIBM3 -2 VDD = 5.5 V、VDM = VDMH

VIP での静電容量 CVIP — 40 — pF

VIM での静電容量 CVIM 11

VDM の静電容量 CVDM 12

Note 1: VIP 電圧はコモンモード電圧として扱います ( 例 : CMRR の場合 )。VDM = (VIP – VIM)2: 値は設計時および特性評価結果に基づいています。VOS は量産時にスクリーニング済み (補遺B: 「オフセット試験スク

リーニング」参照 )3: セクション 1.6.2, 入力オフセット関連の誤差を参照してください。

4: セクション 1.6, DC 誤差仕様の説明を参照してください。


MCP6C02

入力コモンモード電圧 (VIP)VIP の電圧レンジ ( 下限 ) VIPL — 2.4 3.0 V 全て VIP ↑

VIPLD 2.15 2.8 VIP ↓VIPLH 0.2 — VIPLH = VIPL – VIPLD

VIP の電圧レンジ ( 上限 ) VIPH 65 — —

コモンモード除去比 CMRR 132 159 — dB 20 VDD = 2.0 ～ 5.5 V、VIP = 3 ～ 65 V138 163 50

165 100

コモンモード非直線性 (Note 4)

INLCM — ±0.006 — ppm 全て VDD = 5.5 V、VIP = 3 ～ 65 V

参照電圧 (VREF)参照電圧レンジ (Note 2)

VRL — — 0 V 全てセクション 5.1.6, VREF での電圧設定参照VRH VDD –1.25 — —

ゲイン抵抗 RF + RG — 175 — kΩ 20185 50240 100

VREF 入力静電容量 CREF — 11 — pF 全て

差動入力 (VDM) (Note 1)差動ゲイン GDM 20 V/V 20 MCP6C02-020

50 50 MCP6C02-050100 100 MCP6C02-100

差動入力 (VDM) – 続き (Note 1)差動入力電圧レンジ

VDML -3/GDM — — V 20 VDD = 5.5 V、VREF = 4.1 V、VL = 0 V-4.05/GDM 50、

100VDMH — 5.3/GDM 全て VDD = 5.5 V、VREF = 0 V、

VL = VDD

差動ゲイン誤差 gE — ±0.1 — % VDD = 2.0 V、VREF = 0.5 V、GDMVDM = -0.4 ～ 1.4 V

-1.6 ±0.1 +1.6 VDD = 5.5 V、VREF = 2.75 V、GDMVDM = -2.65 ～ 2.65 V

— ±0.1 — VDD = 5.5 V、VREF = 0 V、GDMVDM = 0.2 ～ 5.3 V

±0.1 20 VDD = 5.5 V、VREF = 4.25 V、GDMVDM = -3 ～ 1.15 V

±0.1 50、100

VDD = 5.5 V、VREF = 4.25 V、GDMVDM = -4 ～ 1.15 V

表 1-2:DC特性 (続き )電気的特性 : 特に明記しない限り、TA = +25°C、VDD = 2.0 ～ 5.5 V、VSS = GND、VIP = 34 V、VDM = 0 V、VREF = VDD/4、VL = VDD/2、RL = 10 kΩ (VL に接続 ) です。図 1-9 と図 1-10 を参照してください。






MCP6C02

差動ゲインドリフト ΔgE/ΔTA — ±5 — ppm/ 全て VDD = 2.0 V、VREF = 0.5 V、GDMVDM = -0.4 ～ 1.4 V

— ±5 — VDD = 5.5 V、VREF = 2.75 V、GDMVDM = -2.65 ～ 2.65 V

gE 経時変化 ΔgE — ±0.15 — % 150 で 408 hrVDD = 5.5 V、VREF = 2.75 V、GDMVDM = -2.65 ～ 2.65 V、( 変化は 25 で計測 )

微分非直線性(Note 4)

INLDM — ±50 — ppm VDD = 2.0 V、VREF = 0.5 V、GDMVDM = -0.4 ～ 1.4 V

±100 VDD = 5.5 V、VREF = 2.75 V、GDMVDM = -2.65 ～ 2.65 V

出力 (VOUT)出力電圧下限Vout-Vss

VOL — 3 — mV 全て VDD = 2.0 V、VREF = 0 VVDM = -0.5 V/GDM

5 VDD = 5.5 V、VREF = 0 VVDM = -0.5 V/GDM

20 60 VDD = 5.5 V、VREF = 0 VVDM = -0.5 V/GDM、RL = 1 kΩ

3 — VDD = 5.5 V、VREF = 0 VVDM = -0.5 V/GDM、VL = 0 V

出力 (VOUT) – 続き

出力電圧上限Vdd-Vout

VDD –VOH

— 6 — mV 全て VDD = 2.0 V、VREF = 0.75 VVDM = 1.75 V/GDM

10 VDD = 5.5 V、VREF = 4.25 VVDM = 1.75 V/GDM

40 130 VDD = 5.5 V、VREF = 4.25 VVDM = 1.75 V/GDM、RL = 1 kΩ

5 — VDD = 5.5 V、VREF = 0 VVDM = 1.75 V/GDM、VL = VDD

出力短絡電流

ISCP — +12 — VDD = 2.0 V、VREF = 1 V、GDMVDM = 1.0 V

+20 VDD = 5.5 V、VREF = 1 V、GDMVDM = 1.0 V

ISCM — -12 — VDD = 2.0 V、VREF = 1 V、GDMVDM = -1.0 V

-20 VDD = 5.5 V、VREF = 1 V、GDMVDM = -1.0 V







MCP6C02

電源 (VDD、VSS、VIP)Low 電源電圧 VDD 2.0 — 5.5 V 全て

High 電源電圧 VIP (VIP の仕様を参照 )VSS での静止電流 ISS — -660 — μA IO = 0 AVDD での静止電流 IDD 300 490 725

VIP での静止電流 IBP (IBP の仕様を参照 )POR トリップ電圧、

ローサイド (VDD)VPLL 1.05 1.35 — V 全て LV POR 認識電圧 (VDD ↓ )、

VL = 0 V、VIP = 3 V、VREF = 0 V

VPLH — 1.45 1.7 LV POR 解除時電圧 (VDD ↑ )、VL = 0 V、VIP = 3 V、VREF = 0 V

POR トリップ電圧、ハイサイド (VIP)

VPHL 1.7 1.95 — HV POR認識電圧 (VIP ↓ )、RL = 開放、VDD = 5.5 V(ISS の変化点 )

VPHH — 2.05 2.6 HV POR 解除時電圧 (VIP ↑ )、RL = 開放、VDD = 5.5 V(ISS 変化点 )






表 1-3:AC特性

電気的特性 : 特に明記しない限り、TA = +25 、VDD = 2.0 ～ 5.5 V、VSS = GND、VIP = 34 V、VDM = 0 V、VREF = VDD/4、VL = VDD/2、RL = 10 kΩ(VL に接続 )、CL = 60 pF です。図 1-11 を参照してください。


AC 応答

帯域幅 BW — 500 — kHz 20, 50 GDMVDM = 0.1Vp-p390 100

ゲインピーキング GPK — 0 — dB 全て

ステップ応答

VDM スルーレート SR (Note 1) V/μs 全て GDMVDM ステップ = VDD – 0.5 VVDM ステップオーバーシュート

OSDM — 4 — % GDMVDM ステップ = 0.1 V、tr_in = 0.2 μs

オーバードライブ回復時間、入力差動モード

tIRDL — 3 — μs 20 VDD = 5.5 V、VREF = 4 V、GDMVDM = -3.5 ～ -1.25 V ステップ、VOUT 収束値の 10 % 以内まで

(tORL の仕様を参照 ) 50、100

(Note 2)

tIRDH — 3 — 全て VDD = 5.5 V、VREF = 0.5 V、GDMVDM = 4.5 ～ 2.25 V ステップ、VOUT 収束値の 10 % 以内まで

Note 1: SR は GBWP によって制限されます。大信号のステップ応答は微小信号帯域幅によって支配されます。

2: これらのゲインでは、VDM と VOUT のオーバードライブを区別する事ができません。

3: より広い周波数レンジのノイズ密度は図 2-58 を参照してください。

4: 設計指標であり、出荷時の試験は実施していません。


MCP6C02

オーバードライブ回復時間、出力

tORL — 1.5 — μs 全て VDD = 2.0 V、VREF = 0 V、GDMVDM = -0.5 ～ +1 V ステップ、VOUT 収束値の 10 % 以内まで

1.5 VDD = 5.5 V、VREF = 0 V、GDMVDM = -0.5 ～ +2.75 V ステップ、VOUT 収束値の 10 % 以内まで

tORH — 1.5 — VDD = 2.0 V、VREF = 0.75 V、GDMVDM = +1.75 ～ +0.25 V ステップ、VOUT 収束値の 10 % 以内まで

1.5 VDD = 5.5 V、VREF = 4.25 V、GDMVDM = +1.75 ～ -1.25 V ステップ、VOUT 収束値の 10 % 以内まで

ノイズ

入力ノイズ電圧 Eni — 0.48 — μVp-p 20 f = 0.01 ～ 1 Hz0.30 500.29 100

— 1.54 — 20 f = 0.1 ～ 10 Hz0.95 500.92 100

入力ノイズ電圧密度 (Note 3)

eni — 74 — nV/ √Hz

20 f < 500 Hz46 5044 100 f < 1 kHz

入力ノイズ電流密度 – VIP

inip — 10 — pA/ √Hz

全て f = 1 kHz

入力ノイズ電流密度 – VIM

inim — 8 — fA/ √Hz

f = 1 kHz、VDM = 0 V33 f = 1 kHz、VDM = 0.15 V

EMI 保護

EMI 除去比 EMIRR — 96 — dB 全て VIN = 0.1 VPK、f = 400 MHz91 VIN = 0.1 VPK、f = 900 MHz114 VIN = 0.1 VPK、f = 1800 MHz118 VIN = 0.1 VPK、f = 2400 MHz121 VIN = 0.1 VPK、f = 6000 MHz

電源 ON/OFF 時の応答

電源 ON (VDD ↑ ) からVOUT 安定までの時間

tPON — 65 — μs 全て VDD = 0 ～ 2.0 V、VL = 0 V、VOUT 収束値の 10 % 以内まで

140 VDD = 0 ～ 5.5V、VL = 0 V、VOUT 収束値の 10 % 以内まで

電源 OFF (VDD ↓ ) からVOUT 安定までの時間

tPOFF — 8 — VDD = 2.0 ～ 0 V、VL = 0 V、VOUT 収束値の 10 % 以内まで

5.5 VDD = 5.5 ～ 0 V、VL = 0 V、VOUT 収束値の 10 % 以内まで

VIP エッジレート ΔVIP/Δt -25 — +25 V/μs 全て ESD 保護機構をトリガしないレンジ(Note 4)

VIP バイパスコンデンサ CVIP — 10 — nF 全て VIP と GND に接続

表 1-3:AC特性 (続き )電気的特性 : 特に明記しない限り、TA = +25 、VDD = 2.0 ～ 5.5 V、VSS = GND、VIP = 34 V、VDM = 0 V、VREF = VDD/4、VL = VDD/2、RL = 10 kΩ(VL に接続 )、CL = 60 pF です。図 1-11 を参照してください。


Note 1: SR は GBWP によって制限されます。大信号のステップ応答は微小信号帯域幅によって支配されます。

2: これらのゲインでは、VDM と VOUT のオーバードライブを区別する事ができません。

3: より広い周波数レンジのノイズ密度は図 2-58 を参照してください。

4: 設計指標であり、出荷時の試験は実施していません。


MCP6C02

1.4 概略図

1.4.1 電圧レンジ

これらのレンジは温度が変化しても一定です。

図 1-1: 温度に対するコモンモード入力電圧レンジ

図 1-2: 温度に対する差動入力電圧レンジ

図 1-3: 温度に対する参照電圧レンジ

1.4.2 タイミング図

図 1-4: コモンモード入力オーバードライブ回復時間のタイミング図

図 1-5: 差動モード入力オーバードライブ回復時間のタイミング図

表 1-4:温度仕様

電気的特性 : 特に明記しない限り、TA = +25 、VDD = 2.0 ～ 5.5 V、VSS = GND、VIP = 34 V です。

パラメータ記号 Min. Typ. Max. 単位条件

仕様温度レンジ TA -40 — +125 °C E 温度版 (Note 2)+150 H 温度版 (Note 3)

動作温度レンジ -40 — +150 Note 1

保管温度レンジ -60 — +150 電圧、電源印加なしの状態

熱抵抗、6L-SOT-23 θJA — 191 — °C/W

Note 1: 動作中に TJ が絶対最高接合部温度仕様 (150 ) を超えない事が必要です。仕様限界での連続使用は想定していませ

ん。設計のヒントはセクション 4.1.5, 温度性能を参照してください。

2: 車載グレード 1 部品には 6L-SOT-23 パッケージを使います。接合部温度が 150 未満であれば TA = +125 で連続

動作可能です。

3: 車載グレード 0 部品には 8L-3×3 VDFN パッケージを使います。接合部温度が 155 満であれば TA = +150 で一定

時間動作可能です。

VIPH – VSS

VIP Range (V)

TA (°C)

-40 25 85 125 150

VIPL – VSS

VDML

VDM Range (V)

TA (°C)

-40 25 85 125 150

VDMH

VRH

VREF Range (V)

TA (°C)

-40 25 85 125 150

VRL

VDD

VOUT

tIRC

VDM

VIP

±(1V)/GDM

VOUT

tIRD

VIP

VDM

34V


MCP6C02

図 1-6: 出力オーバードライブ回復時間のタイミング図

図 1-7: 電源 ON/OFF 時の VOUT 応答タイミング図、ローサイド

図 1-8: 電源 ON/OFF 時の VOUT 応答タイミング図、ハイサイド

1.5 試験回路概略図

1.5.1 VOS試験回路

図 1-9 は、MCP6C02 の入力オフセット誤差 (VOS、1/CMRR、1/CMRR2、1/PSRR 等 ) の試験回路です。RWIP は非常に低く設定されているため、IBP は結果に影響しません。結果を計測する前に、VOUT をフィルタ処理して増幅します。

図 1-9: MCP6C02 の入力オフセット試験回路

MCP6C02 が通常の動作レンジで動作している場合、DC 出力電圧は下式で表されます。VE は入力オフセット誤差の合計、gE はゲイン誤差です。

式 1-1:

被試験デバイス (DUT) の抵抗は、精度を確保するため小さくする必要があります ( 図 1-10 参照 )。これらの抵抗はワイヤ、トレース、ビアを含みます。

式 1-2:

1.5.2 DC差動ゲインの試験回路

図 1-10 に、差動ゲイン誤差 (gE)、非直線性 (INLDM)、入力電圧レンジ (VDML/VDMH) の試験回路を示します。VMEAS を理想 VOUT と比較して上記のパラメータを求めます。

図 1-10: 差動ゲインの試験回路

差動入力レンジを計測する場合、VDM 以外全ての電圧がレンジ内に収まっている必要があります。

差動誤差 (gE、ΔgE/ΔTA、INLDM) を計測する場合、VDMを除く電圧は一定にします。

精度を確保するため、DUT での配線抵抗を非常に小さくする必要があります ( 式 1-2 参照 )。

1.5.3 ACゲインの試験回路

図 1-11 に、INA の差動 AC ゲイン試験回路を示します。AC 電圧は以下の通りです。

• vout: AC 出力

• vip: AC コモンモード入力、CMRR プロット用

• vdm: AC差動入力、GDMプロット用 (CMRRとPSRRにも使用 )

• vdd、vss: AC 電源入力、PSRR プロット用 (PSRR+と PSRR- を含む )

VOUT

tOR

VIP

VDM

34V

VPLH + 0.1V

0V

High-ZVOUT

VDDtPOFF tPON

On

VPLL + 0.1V

VPHH + 0.1V

0V

High-ZVOUT

VIPtPHOFF tPHON

On

VPHL + 0.1V

VDD

U1 (DUT)MCP6C02-xxx

RWRRL

VL

VMEAS

VIP

CVIP CL

CVDD

RWIM

RWIP

VOUT

LPFandGain

GDM =VOUT GDM 1 gE+( )VE VREF+=VMEAS GPAVOUT=

DM Gain

RWIP ≤ 4 mΩ

RWIM ≤ 0.1Ω

RWR ≤ 1Ω

VDD

U1 (DUT)MCP6C02-xxx

RWRRL

VL

VMEAS

VIP

CVIP

CL

CVDD

RWIM

RWIP

VOUT

LPFandGain

VIM


MCP6C02

図 1-11: AC ゲインの試験回路

信号帯域幅のゲイン精度を確保するため、VREF でのインピーダンス ( 図では RWR) は 1 Ω未満である事が必要です。良好な安定性を維持するには、f < 1 MHzの場合の振幅は 50 Ω 未満である事が必要です。

1.6 DC 誤差仕様の説明

1.6.1 線形応答モデル

入出力が通常のレンジ内にあって非線形誤差を無視できる場合、出力電圧 (VOUT) は以下の通りです。

式 1-3:

VDM は入力電圧です。VE は (VOS、PSRR、CMRR、CMRR2、TC1、TC2 等による ) 入力オフセット誤差の合計です。gE はゲイン誤差 (GDM は公称ゲイン ) です。

1.6.2 入力オフセット関連の誤差

VDM = 0 V の場合、VOUT の線形応答モデルは下式の通りです。

式 1-4:

入力オフセット誤差 (VE) は入力オフセットの計測値( セクション 1.5.1「VOS 試験回路」参照 ) から求めます。

式 1-5:

VE を求める場合、式 1-5 に示すように通常は gE = 0と想定します。gE は非常に小さいため、結果の精度は十分です。

VE の式は複数の項から成り、それらの項は VDD、VSS、VIP、VREF の変化に対して線形的に変化すると想定しています。

温度 (TA) に対する VOS の依存度は、2 次以上の指数(VOS、TC1、TC2、TCX) です。単純化するため、経時変化の仕様値 (ΔVOS と ΔTC1) は含めていません。

式 1-6 の指数項は、温度 (TA) が下がると減少します。下表に、この関係を示します。

式 1-6:

1.6.3 入力オフセットコモンモード電圧非直線性

入力オフセット誤差 (VE) は、VIP に対して非線形的に変化します。図 1-12 に、MCP6C02 の VIP に対するVE と、中心点 (VC、V2) を通り、各終点と同じ勾配を持つ近似直線 (VE_LIN) を示します。

VDD + vdd

U1 (DUT)MCP6C02-xxx

RWR RL

VL

VOUT + vout

~

VIP + vip

VDM + vdm

CVIP

CL

CVDD

VOUT VREF GDM 1 gE+( ) VDM VE+( )+= 表 1-5:指数項

TA ( ) 2((TA – 150°C) ⁄ (10°C))

≤ 65 ≤ 0.003+85 0.011

+105 0.044+125 0.177+150 1.000

VOUT VREF GDM 1 gE+( )VE+=

VEVOUT VREF–GDM 1 gE+( )---------------------------------=

VE VOS

ΔVDD ΔVSS–

PSRR----------------------------------

ΔVIPCMRR-------------

ΔVREFCMRR2---------------- ΔTATC1 ΔTA

2TC2 TCX 2

TA 150°C–( ) 10°C( )⁄( )+ + + + + +=

PSRR、CMRR、CMRR2 の単位 : V/VΔTA の単位 : VDM = 0


MCP6C02

図 1-12: コモンモード入力電圧に対する入力オフセット誤差

このオフセット誤差計測には標準条件 (ΔVOUT = 0、VDM = 0 等 ) を与えます。VIP は VIPL から VIPH にスイープします。この試験回路は、セクション 1.5.1,VOS 試験回路に示します。式 1-5 を使って各点の VEを求めます。

VE の計測データから、以下の線形フィッティングの式が得られます。

式 1-7:

残留誤差 (ΔVE) は、コモンモード非直線性の仕様値によって、以下のように表せます。

式 1-8:

1.6.4 差動ゲイン誤差と非直線性

差動誤差は、差動ゲイン計測値 ( セクション 1.5.2, DC差動ゲインの試験回路参照 ) から式 1-3 により求めます。その後、これらの誤差を微分ゲイン誤差 (gE) と入力非直線性誤差 (INLDM) に分けます。

誤差 VED は、VOUT から理想出力を減算してから理想ゲイン GDM で除算して求めます。

式 1-9:

図 1-13 に、VDM に対する VED の変化と、VE と gE に基づく近似直線 (VED_LIN) を示します。ここでは計測に先の差動用標準条件を与えます。近似直線 (VED_LIN)は中心点 (VC, V2) を通り、勾配は各終点と同じです。

図 1-13: 差動入力電圧に対する差動入力誤差

VED の計測データから、以下の線形フィッティングの式が得られます。

式 1-10:

残留誤差 (ΔVED) は、差動非直線性の仕様値によって、以下のように表せます。

式 1-11:

単純にするため経時変化の仕様値(ΔgE1)を含めていません。VDM のスイープは常に VDM = 0 V を中心としているわけではありません。INLDM の仕様は VOS の仕様と相互に作用します。

V1

V3

VE, VE_LIN (V)

VIP (V)VIPL VIPHVC

V2

VE_LIN

VE

ΔVE

VE_LIN V2 VIP VC–( ) CMRR⁄+=

VC VIPL VIPH+( ) 2⁄=1 CMRR⁄ V3 V1–( ) VIPH VIPL–( )⁄=

ΔVE VE VE_LIN–=

INLCMH max ΔVE( ) VIPH VIPL–( )⁄=INLCML min ΔVE( ) VIPH VIPL–( )⁄=INLCM INLCMH, INLCMH INLCML≥=

INLCML, 左の条件以外=

VED VOUT VREF GDM VDM⋅+( )–( ) GDM⁄=

V1

V3

VED, VED_LIN (V)

VDM (V)VD1 VD2VC

V2

VED_LIN

VED

ΔVED

VED_LIN V2 VDM VC–( )gE+=

gE V3 V1–( ) VD2 VD1–( )⁄=VC VD1 VD2+( ) 2⁄=

ΔVED VED VED_LIN–=

INLDMH max ΔVED( ) VD2 VD1–( )⁄=INLDML min ΔVED( ) VD2 VD1–( )⁄=INLDM INLDMH, INLDMH INLDML≥=

INLDML, 左の条件以外=


MCP6C02
NOTE:

MCP6C02
2.0 代表性能曲線
Note: 特に明記しない限り、TA = +25 、VDD = 2.0 ～ 5.5 V、VSS = GND、VIP = 34 V、VDM = 0 V、VREF = VDD/4、VL = VDD/2、RL = 10 kΩ (VL に接続 )、CL = 60 pF です。図 1-9、図 1-10、図 1-11 を参照してください。

2.1 DC 精度

図 2-1: 入力オフセット電圧 (GDM = 20)



図 2-4: 線形項入力オフセット電圧ドリフト(GDM = 20)



Note: 以下の図表は限られたサンプル数に基づく統計的な結果であり、情報提供のみを目的としています。ここに記載する性能特性はテストされておらず、保証されません。図表の一部は仕様動作レンジ外で計測されたデータも含みます ( 例 : 仕様レンジ外の電源を使用 )。従って、これらのデータは保証範囲外です。

0%

5%

10%

15%

20%

25%

30%

35%

40%

-12 -10 -8 -6 -4 -2 0 2 4 6 8 10 12

Perc

enta

ge o

f Occ

urre

nces

Input Offset Voltage; VOS (μV)

GDM = 20TA = +25°C28 Samples

VDD = 2.0V VDD = 5.5V

0%

5%

10%

15%

20%

25%

30%

35%

-6 -5 -4 -3 -2 -1 0 1 2 3 4 5 6

Perc

enta

ge o

f Occ

urre

nces



VDD = 2.0VVDD = 5.5V

0%

5%

10%

15%

20%

25%

30%

35%

40%

-6 -5 -4 -3 -2 -1 0 1 2 3 4 5 6

Perc

enta

ge o

f Occ

urre

nces




0%5%

10%15%20%25%30%35%40%45%50%

-60 -50 -40 -30 -20 -10 0 10 20 30 40 50 60

Perc

enta

ge o

f Occ

urre

nces

Input Offset Voltage Drift; TC1 (nV/°C)

GDM = 20TA = -40°C to +150°C28 Samples


0%5%

10%15%20%25%30%35%40%45%

-30 -25 -20 -15 -10 -5 0 5 10 15 20 25 30

Perc

enta

ge o

f Occ

urre

nces




0%

5%

10%

15%

20%

25%

30%

35%

-30 -25 -20 -15 -10 -5 0 5 10 15 20 25 30

Perc

enta

ge o

f Occ

urre

nces





MCP6C02
Note: 特に明記しない限り、TA = +25 、VDD = 2.0 ～ 5.5 V、VSS = GND、VIP = 34 V、VDM = 0 V、VREF = VDD/4、
VL = VDD/2、RL = 10 kΩ (VL に接続 )、CL = 60 pF です。図 1-9、図 1-10、図 1-11 を参照してください。

図 2-7: 2 次項の入力オフセット電圧ドリフト(GDM = 20)



図 2-10: 指数項入力オフセット電圧ドリフト(GDM = 20)



0%5%

10%15%20%25%30%35%40%45%

-300 -200 -100 0 100 200 300

Perc

enta

ge o

f Occ

urre

nces

Input Offset Voltage Drift; TC2 (pV/°C2)



0%5%

10%15%20%25%30%35%40%45%

-120 -80 -40 0 40 80 120

Perc

enta

ge o

f Occ

urre

nces




0%5%

10%15%20%25%30%35%40%45%

-120 -80 -40 0 40 80 120

Perc

enta

ge o

f Occ

urre

nces




0%5%

10%15%20%25%30%35%40%45%50%55%

0 1 2 3 4 5 6

Perc

enta

ge o

f Occ

urre

nces

Input Offset Voltage Drift; TCX (μV)



0%5%

10%15%20%25%30%35%40%45%50%55%

0.0 0.4 0.8 1.2 1.6 2.0 2.4

Perc

enta

ge o

f Occ

urre

nces




0%

5%

10%

15%

20%

25%

30%

35%

40%

0.0 0.2 0.4 0.6 0.8 1.0 1.2

Perc

enta

ge o

f Occ

urre

nces





MCP6C02

図 2-13: 電源電圧に対する入力オフセット電圧(GDM = 20)



図 2-16: コモンモード入力電圧に対する入力オフセット電圧 (GDM = 20)



-10-8-6-4-202468

10

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5

Inpu

t Offs

et V

olta

ge; V

OS

(μV)

Power Supply Voltage; VDD (V)

GDM = 20VIP = 3V Representative Part

150°C125°C

85°C25°C

-40°C

-8

-6

-4

-2

0

2

4

6

8

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5

Inpu

t Offs

et V

olta

ge; V

OS

(μV)



150°C125°C

85°C25°C

-40°C

-6-5-4-3-2-10123456

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5

Inpu

t Offs

et V

olta

ge; V

OS

(μV)



150°C125°C

85°C25°C

-40°C

-8

-6

-4

-2

0

2

4

6

8

0 5 10 15 20 25 30 35 40 45 50 55 60 65 70

Inpu

t Offs

et V

olta

ge; V

OS

(μV)

Common Mode Input Voltage; V (V)

+150°C+125°C

+85°C+25°C-40°C

GDM = 50VDD = 2.0V Representative Part

-6-5-4-3-2-10123456

0 5 10 15 20 25 30 35 40 45 50 55 60 65 70

Inpu

t Offs

et V

olta

ge; V

OS

(μV)

Common Mode Input Voltage; V (V)

+150°C+125°C

+85°C+25°C-40°C



MCP6C02

図 2-19: 参照電圧に対する入力オフセット電圧(GDM = 20)



図 2-22: 1/CMRR (GDM = 20)

図 2-23: 1/CMRR (GDM = 50)

図 2-24: 1/CMRR (GDM = 100)

-10-8-6-4-202468

10

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5

Inpu

t Offs

et V

olta

ge; V

OS

(μV)

Output Reference Voltage; VREF (V)

GDM = 20VDD = 5.5V

Representative Part

+150°C+125°C+85°C+25°C-40°C

-8

-6

-4

-2

0

2

4

6

8

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5

Inpu

tOffs

et V

olta

ge; V

OS

(μV)



-40°C+25°C+85°C

+125°C+150°C

-6-5-4-3-2-10123456

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5

Inpu

t Offs

et V

olta

ge; V

OS

(μV)



+150°C+125°C+85°C+25°C-40°C

0%

5%

10%

15%

20%

25%

30%

35%

40%

0.014 0.016 0.018 0.020 0.022 0.024 0.026

Perc

enta

ge o

f Occ

urre

nces

1/CMRR (μV/V)

GDM = 20TA = +25°CVIP = 3V to 65V28 Samples


0%

5%

10%

15%

20%

25%

30%

35%

40%

0.014 0.016 0.018 0.020 0.022 0.024 0.026

Perc

enta

ge o

f Occ

urre

nces

1/CMRR (μV/V)



0%5%

10%15%20%25%30%35%40%45%50%55%

0.014 0.016 0.018 0.020 0.022 0.024 0.026

Perc

enta

ge o

f Occ

urre

nces

1/CMRR (μV/V)




MCP6C02

図 2-25: 1/PSRR (GDM = 20)

図 2-26: 1/PSRR (GDM = 50)

図 2-27: 1/PSRR (GDM = 100)

図 2-28: 周囲温度に対する CMRR

図 2-29: 周囲温度に対する PSRR

図 2-30: 入力オフセット電圧 - 最終試験結果

0%5%

10%15%20%25%30%35%40%45%50%

-0.3 -0.2 -0.1 0.0 0.1 0.2 0.3

Perc

enta

ge o

f Occ

urre

nces

1/PSRR (μV/V)

GDM = 20TA = +25°CVDD = 2.0V to 5.5V28 Samples

0%

5%

10%

15%

20%

25%

30%

35%

40%

-0.12 -0.08 -0.04 0.00 0.04 0.08 0.12

Perc

enta

ge o

f Occ

urre

nces

1/PSRR (μV/V)


0%

5%

10%

15%

20%

25%

30%

-0.06 -0.04 -0.02 0.00 0.02 0.04 0.06

Perc

enta

ge o

f Occ

urre

nces

1/PSRR (μV/V)


100

110

120

130

140

150

160

-50 -25 0 25 50 75 100 125 150

CM

RR

(dB

)


VIP = 3V to 65V28 Samples

GDM = 100GDM = 50GDM = 20

100

110

120

130

140

150

160

-50 -25 0 25 50 75 100 125 150

PSR

R (d

B)


VDD = 2.0V to 5.5V28 Samples

GDM = 100GDM = 50GDM = 20

0%5%

10%15%20%25%30%35%40%45%50%

-20

-18

-16

-14

-12

-10 -8 -6 -4 -2 0 2 4 6 8 10 12 14 16 18 20

Perc

enta

ge o

f Occ

urre

nces


Final TestTA = +25°C294 Samples

GDM = 50GDM = 20

GDM = 100


MCP6C02

図 2-31: PSRR - 最終試験結果

図 2-32: CMRR - 最終試験結果

図 2-33: ゲイン誤差

図 2-34: ゲイン誤差温度ドリフト

図 2-35: 差動ゲイン非直線性

0%

5%

10%

15%

20%

25%

30%

35%

40%

-0.3

-0.3

-0.2

-0.2

-0.1

-0.1 0.0

0.1

0.1

0.2

0.2

0.3

0.3

0.4

0.4

0.5

0.5

0.6

0.6

0.7

0.7

Perc

enta

ge o

f Occ

urre

nces

1/PSRR (μV/V)

Final TestTA = +25°C294 Samples GDM = 50

GDM = 20

GDM = 100

0%5%

10%15%20%25%30%35%40%45%50%55%

-0.1

0-0

.09

-0.0

8-0

.07

-0.0

6-0

.05

-0.0

4-0

.03

-0.0

2-0

.01

0.00

0.01

0.02

0.03

0.04

0.05

0.06

0.07

0.08

0.09

0.10

Perc

enta

ge o

f Occ

urre

nces

1/CMRR (μV/V)

Final TestTA = +25°C294 Samples

GDM = 50GDM = 20

GDM = 100

0%5%

10%15%20%25%30%35%40%45%50%55%

-0.8 -0.6 -0.4 -0.2 0.0 0.2 0.4 0.6 0.8

Perc

enta

ge o

f Occ

urre

nces

Gain Error; gE (%)

TA = +25°CVDD = 5.5VVREF = 2.75V294 Samples

GDM = 100

GDM = 20

0%2%4%6%8%

10%12%14%16%18%

-20

-18

-16

-14

-12

-10 -8 -6 -4 -2 0 2 4 6 8 10 12 14 16 18 20

Perc

enta

ge o

f Occ

urre

nces

Gain Error Drift; ΔgE/ΔTA (ppm/°C)

GDM = 20VDD = 5.5VTA = -40°C to +150°C300 Samples

0%

10%

20%

30%

40%

50%

60%

70%

80%

0 20 40 60 80 100

120

140

160

180

200

220

240

260

280

300

Perc

enta

ge o

f Occ

urre

nces

Differential Gain Non-Linearity; | INLDM | (ppm)

TA = +25°CVDD = 5.5VVREF = 2.75V294 Samples

GDM = 20

GDM = 50GDM = 100


MCP6C02

2.2 その他の DC 電圧 / 電流

図 2-36: 入力コモンモード電圧に対する VIPピン入力バイアス電流

図 2-37: 入力コモンモード電圧に対する VIMピン入力バイアス電流 (VDM = VDML)

図 2-38: 入力コモンモード電圧に対する VIMピン入力バイアス電流 (VDM = VDMH)

図 2-39: 周囲温度に対する VIP ピン入力バイアス電流

図 2-40: 周囲温度に対する VIM ピン入力バイアス電流

図 2-41: 差動入力電圧に対する VIM ピン入力バイアス電流

020406080

100120140160180200220

0 5 10 15 20 25 30 35 40 45 50 55 60 65 70

Non

-Inve

rtin

g In

put B

ias

Cur

rent

; IB

P(μ

A)

Non-Inverting Input Voltage; VIP (V)

-40°C+25°C+85°C+125°C+150°C

Representative Part

020406080

100120140160180200220

-50 -25 0 25 50 75 100 125 150

Non

-Inve

rtin

g In

put B

ias

Cur

rent

; IB

P(μ

A)


Representative Part

-4

-3

-2

-1

0

1

2

3

4

-0.1

5

-0.1

0

-0.0

5

0.00

0.05

0.10

0.15

0.20

0.25

0.30

Inve

rtin

g In

put C

urre

nt; I

BM

(nA

)

Differential Input Voltage;VDM (V)

VDM = VDML:GDM = 20GDM = 50GDM = 100

VDM = VDMH:GDM = 100

GDM = 50GDM = 20


MCP6C02

図 2-42: 入力コモンモード電圧 (VSS 未満 )に対する入力バイアス電流

図 2-43: 周囲温度に対するコモンモード入力レンジ

図 2-44: 周囲温度に対する参照電圧レンジ

図 2-45: 出力電流に対する出力電圧レンジ

図 2-46: 周囲温度に対する出力電圧レンジ

図 2-47: 電源電圧に対する電源電流

1.E-09

1.E-08

1.E-07

1.E-06

1.E-05

1.E-04

1.E-03

-0.30 -0.25 -0.20 -0.15 -0.10 -0.05 0.00

Inpu

t Bia

s C

urre

nt; -

(I BP

+ I B

M)

(A)

Input Common Mode Voltage; VIP (V)

1m

100μ

10μ

1μ

100n

10n

1n

150°C125°C85°C25°C-40°C

6061626364656667686970

0123456789

10

-50 -25 0 25 50 75 100 125 150

Inpu

t Com

mon

Mod

e Vo

ltage

Ran

ge; V

IPH

(V)

Inpu

t Com

mon

Mod

e Vo

ltage

Ran

ge; V

IPL

(V)


VIPL – VSS

VIPH – VSS

1

10

100

1000

0.1 1 10

Out

put V

olta

ge R

ange

;V O

L, V O

H(m

V)

Output Current Magnitude; | IOUT | (mA)

VDD – VOHVOL – VSS

05

1015202530354045

-50 -25 0 25 50 75 100 125 150

Out

put V

olta

ge R

ange

;V O

L, V O

H(m

V)


VDD – VOHVOL – VSS


MCP6C02

図 2-48: 電源電圧に対する出力短絡電流(E 温度版 )

図 2-49: 電源電圧に対する出力短絡電流(H 温度版 )

図 2-50: 周囲温度に対するLV POR (VDD端子電圧 )トリップポイント

図 2-51: 周囲温度に対するHV POR (VIP端子電圧 )トリップポイント

-50-40-30-20-10

01020304050

0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5

Shor

t Circ

uit C

urre

nt; I

SC(m

A)


6-Lead SOT-23

-40°C+25°C+85°C

+125°C

+125°C+85°C+25°C-40°C

0.70.80.91.01.11.21.31.41.51.61.7

-50 -25 0 25 50 75 100 125 150

LV P

OR

Trip

Poi

nts;

V PLH

and

V PLL

(V)


VPLHVPLL

1.8

1.9

2.0

2.1

2.2

2.3

2.4

2.5

2.6

-50 -25 0 25 50 75 100 125 150

HV

POR

Trip

Poi

nts;

V IPL

and

V IPL

D(V

)


VIPLVIPLD


MCP6C02

2.3 周波数応答

図 2-52: 容量性負荷に対する周波数応答

図 2-53: 周波数に対する CMRR

図 2-54: 周波数に対する PSRR

図 2-55: 周波数に対する閉ループ出力インピーダンス振幅

図 2-56: 周波数に対する EMI 除去比

図 2-57: 信号強度に対する EMI 除去比

40

50

60

70

80

90

100

1.E+04 1.E+05 1.E+06

CM

RR

(dB

)

Frequency; f (Hz)

GDM = 100GDM = 50GDM = 20

10k 1M100k

0102030405060708090

100110120

1.E+3 1.E+4 1.E+5 1.E+6 1.E+7

PSR

R (d

B)

Frequency; f (Hz)

GDM = 100GDM = 50GDM = 20

1k 10k 100k 1M 10M

1.E+01

1.E+02

1.E+03

1.E+04

1.E+5 1.E+6 1.E+7

Clo

sed-

Loop

Out

put I

mpe

danc

e M

agni

tude

; mag

(ZO

_CL)

(Ω)

Frequency; f (Hz)100k 1M 10M

10

100

1k

10k

GDM = 20GDM = 50GDM = 100

0

20

40

60

80

100

120

140

1.0E+08 1.0E+09 1.0E+10

EMI R

ejec

tion;

EM

IRR

(dB

)

Frequency; f (Hz)100M 1G 10G

VIP = 0.1VPK

0

20

40

60

80

100

120

140

0.01 0.1 1

EMI R

ejec

tion;

EM

IRR

(dB

)

Input Common Mode Voltage; VIP (VPK)

f:6.0 GHz4.0 GHz2.4 GHz1.8 GHz0.9 GHz0.4 GHz


MCP6C02

2.4 ノイズと相互変調歪み

図 2-58: 周波数に対する入力ノイズ電圧密度

図 2-59: 周波数に対する入力ノイズ電圧

図 2-60: 周波数に対する VDD 外乱による相互変調歪み

図 2-61: 時間に対する入力ノイズ電圧(GDM = 20)



1.E-8

1.E-7

1.E-1 1.E+0 1.E+1 1.E+2 1.E+3 1.E+4 1.E+5

Inpu

t Noi

se V

olta

ge D

ensi

ty;

e ni(

V/√H

z)

Frequency; f (Hz)0.1 1 10 100 1k 10k 100k

10n

100n

300n GDM = 20GDM = 50

GDM = 100

1.E-8

1.E-7

1.E-6

1.E-5

1.E-4

1.E-1 1.E+0 1.E+1 1.E+2 1.E+3 1.E+4 1.E+5

Inte

grat

ed In

put N

oise

Vol

tage

(from

DC

); E n

i(0 to

f) (V

RM

S)

Frequency; f (Hz)0.1

10n

100n

1μ

10μ

100μ

1 10 100 1k 10k 100k

GDM = 20GDM = 50

GDM = 100

1.E-06

1.E-05

1.E-04

1.E-03

1.E+00 1.E+01 1.E+02 1.E+03 1.E+04 1.E+05

Out

put V

olta

ge T

ones

; VO

UT

(VPK

)

Frequency; f (Hz)

Δf = 2 Hz, f ≤ 3201 Hz= 64 Hz, f ≥ 3250 Hz

GDM = 20VDD = 5.5V, at DC

= 0.1 VPK, at 100 HzNo VDD bypass cap

Residual Toneat 100 Hz

0 20 40 60 80 100 120 140 160 180 200

Inpu

t Noi

se V

olta

ge;

E ni(t

) (0.

5 μV

/div

)

Time; t (s)

GDM = 20fSAM = 40 SPS NPBW = 10 Hz

NPBW = 1 Hz

0 20 40 60 80 100 120 140 160 180 200

Inpu

t Noi

se V

olta

ge;

E ni(t

) (0.

5 μV

/div

)

Time; t (s)

GDM = 50fSAM = 40 SPS

NPBW = 10 Hz

NPBW = 1 Hz

0 20 40 60 80 100 120 140 160 180 200

Inpu

t Noi

se V

olta

ge;

E ni(t

) (0.

5 μV

/div

)

Time; t (s)

GDM = 100fSAM = 40 SPS

NPBW = 10 Hz

NPBW = 1 Hz


MCP6C02

2.5 時間応答

図 2-64: 温度変化に対する入力オフセット電圧の応答

図 2-65: 電源投入時の入力オフセット電圧の応答

図 2-66: MCP6C02 は差動入力オーバードライブに対して位相反転を示さない

図 2-67: MCP6C02 は入力コモンモードオーバードライブに対して位相反転を示さない

図 2-68: 差動入力電圧に対する微小信号ステップ応答

図 2-69: コモンモード入力電圧に対する微小信号のステップ応答

050100150200250300350400450500550

-140-120-100

-80-60-40-20

020406080

0 20 40 60 80 100 120 140 160 180 200Se

nsor

Tem

pera

ture

; TSE

N(°

C)

Inpu

t Offs

et V

olta

ge; V

OS

(μV)

Time; t (s)

PCB effectsdominateexponentialdecays.

NPBW = 10 Hz

GDM = 20GDM = 50GDM = 100

GDM = 20GDM = 50GDM = 100

VOS

TA

-3-2-10123456

0.30.40.50.60.70.80.91.01.11.2

0 50 100 150 200 250 300 350 400 450 500

Pow

er S

uppl

y Vo

ltage

; VD

D(V

)

Out

put V

olta

ge; V

OU

T(V

)

Time; t (μs)

VDD (V)VOUT (V)

GDM = 20VOS ≈ (VOUT – 0.5V)/GDM

tON tSettle

-1

0

1

2

3

4

5

6

0 1 2 3 4 5 6 7 8 9 10

Out

put V

olta

ge; V

OU

T(V

)

Diff

eren

tial I

nput

Vol

tage

;G

DMV D

M(1

V/di

v)

Time; t (ms)

GDMVDM

VOUT

0

1

2

3

4

5

6

7

0

10

20

30

40

50

60

70

0 1 2 3 4 5 6 7 8 9 10

Out

put V

olta

ge; V

OU

T(V

)

Com

mon

Mod

e In

put V

olta

ge;

V IP

(V)

Time; t (ms)

VDD = 5.0V

VIPVOUT

OnOff

Out

put V

olta

ge; V

OU

T(2

0 m

V/di

v)

Time; t (2 μs/div)

GDM = 100GDM = 50GDM = 20

0 1 2 3 4 5 6 7 8 9 10

Out

put V

olta

ge; V

OU

T(0

.2V/

div)

Com

mon

Mod

e In

put V

olta

ge;

V IP

(0.5

V/di

v)

Time; t (μs)

VIP

GDM = 50GDM = 100

VOUT

GDM = 20


MCP6C02

図 2-70: 差動ステップ信号入力時の容量性負荷(CL) に対する微小信号応答波形例

図 2-71: 容量性負荷 (CL) による微小信号ステップ応答オーバーシュート

図 2-72: 容量性負荷 (CL) による微小信号ステップ応答立ち上がり時間

図 2-73: 容量性負荷 (CL) による微小信号ステップ応答セトリング時間

0 10 20 30 40 50 60 70 80 90 100

Out

put V

olta

ge; V

OU

T(5

0 m

V/di

v)

t (μs)

GDM = 20RISO = 0Ω

CL = 100 pFCL = 1 nFCL = 10 nF

0%

10%

20%

30%

40%

50%

60%

70%

1.E-11 1.E-10 1.E-9 1.E-8

Ove

rsho

ot

Capacitive Load; CL (F)

RISO = 0Ω

GDM = 100GDM = 50GDM = 20

10p 100p 1n 10n

0.00.20.40.60.81.01.21.41.61.82.0

1.E-11 1.E-10 1.E-9 1.E-8

Ris

e Ti

me;

t r (μ

s)


RISO = 0Ω

GDM = 100GDM = 50GDM = 20

10p 100p 1n 10n

10

100

1.E-11 1.E-10 1.E-9 1.E-8

Settl

ing

Tim

e to

1%

; tse

ttle

(μs)


RISO = 0Ω

GDM = 100GDM = 50GDM = 20

10p 100p 1n 10n


MCP6C02
NOTE:

MCP6C02
3.0 ピンの説明
表 3-1 にピンの説明を示します。

表 3-1:ピン割り当て表

3.1 非反転アナログ信号入力 (VIP)非反転入力 (VIP)は高インピーダンスCMOS入力です。VIP は広い入力電圧レンジに対応可能で、入力回路の動作電源端子です。本データシートではコモンモード入力電圧として扱います。

VIP は高電圧電源ピンで、通常は VSS + 3 V ～ VSS + 65V です。高電圧回路の動作に必要な電流を供給します。VIP には適切なバイパスコンデンサが必要です ( 例 :10 nF)。VIP – VSS は HV POR をトリガします。

VIP 端子に印加するスルーレート (ΔVIP/Δt)は端子に組み込まれた ESD ダイオードがクランプ動作に入らない程度に制限する必要があります。

入力のアーキテクチャにより、本データシートではVIPをコモンモード電圧として扱っています。VDM が比較的小さいため、この単純化は正確です。また、仕様とアプリケーション情報も単純化されます。

3.2 反転アナログ信号入力 (VIM)反転入力 (VIM) は低バイアス電流の高インピーダンスCMOS 入力です。VIM は VIP 電圧付近で動作するように設計されています。差動電圧 VDM( または VIP – VIM)は本アンプの入力信号です。

3.3 アナログ出力参照電圧 (VREF)アナログ出力参照電圧は高インピーダンスCMOS入力です。VREF は VSS とは別の DC 電圧に設定され、VOUTをシフトさせます。このような参照電圧分離によりVIP/VDD/VSS ピンでの電力サージとグリッチの除去に役立ちます。

3.4 アナログ出力 (VOUT)アナログ出力ピン (VOUT) は低インピーダンス電圧源です。

3.5 ローサイド電源(VDD、VSS)

VDD は通常 VSS + 2.0 V ～ 5.5 V、VREF および VOUTピンは通常VSSとVDDの間です。VDD – VSSはLV PORをトリガします。

通常、本デバイスは単電源 ( 正極性 ) 回路構成で使います。その場合、VSS をグランドに接続し、VDD を電源に接続します。VDD には適切なバイパスコンデンサが必要です。

両電源構成では、グランドは VSS と VDD の間です。両電源ピンとも適切なバイパスコンデンサが GND との間に必要です。

単 ( 負極性 ) 電源構成では VDD をグランドに接続し、VSS を負電源に接続します。VSS-VDD (GND) 間には適切なバイパスコンデンサが必要です。

3.6 露出パッド (EP)露出サーマルパッド (EP) と VSS ピンは内部で接続されており、どちらもプリント基板 (PCB) 上で同一電位に接続する必要があります。

露出サーマルパッドをプリント基板のグランドプレーンに接続する事で、大きなヒートシンク効果が得られます。これにより、パッケージの熱抵抗 (θJA) を低減できます。

MCP6C02記号意味

SOT-23 3×3 VDFN1 5 VOUT 出力電圧

2 2 VSS 負電源

3 1 VIP 非反転入力 ( ハイサイド電源と負荷へのシャント抵抗 RSH の接続点 )4 8 VIM 反転入力 ( 負荷とシャント抵抗 RSH の接続点 )5 7 VREF 出力参照

6 6 VDD 正 ( ローサイド ) 電源

— 3,4 NC 未接続

— 9 EP 露出サーマルパッド (VSS に接続する事 )

Note 1: SOT パッケージは E 温度用、VDFN パッケージは H 温度用です。


MCP6C02
NOTE:

MCP6C02
4.0 デバイスの動作
本章には、基本的な動作と主な機能に関する追加情報を記載しています。

4.1 基本性能

4.1.1 理想的な性能

図 4-1 に、基本回路 ( 入力、電源、出力 ) を示します。入力 (VIP、VIM、VDD、VSS、VREF) と出力 (VOUT) が指定レンジ内にあり、本デバイスがほぼ理想的な場合、出力電圧は以下の通りです。

式 4-1:

図 4-1: 基本回路

正常動作を得るには、以下の条件を満たす必要があります。

• VIP を VIPL ～ VIPH のレンジ内に保つ

• VDM を VDML ～ VDMH のレンジ内に保つ

• VREF を VRL ～ VRH のレンジ内に保つ

• VOUT を 0.1 ～ VDD – 0.1 V のレンジ内に保つ、通常

- VOL と VOH は回路能力限界

4.1.2 アナログアーキテクチャ

図 4-2 に、本ハイサイド電流検出アンプのブロック図を示します。オフセット補正の詳細は含めていません。

図 4-2: MCP6C02 のブロック図

入力 ( 差動 ) 信号は GM1 に印加します。この方式ではMCP6C02 の入力信号は VIP と VIP からの差分であるVDM で表し、結果として反転入力端子電圧 VIM は下式の通りです。

式 4-2:

負帰還ループは GM2、RM3、RF、RG で構成されます。これらのブロックによって DC 開ループゲイン (AOL)と公称差動ゲイン (GDM) が設定されます。

式 4-3:

AOL が非常に高いため、RM3 (I1 + I2) への電流はほぼ 0です。従って、GM1 と GM2 への差動入力は互いに大きさが等しく極性は逆です。理想的には下式が成り立ちます。

式 4-4:

理想的なデバイスでは VCM、VSS、VDD が変化してもVOUT は変化しません。設計では必要に応じて VREF によって OUT をシフトさせます。

GM1、GM2、RF、RG、内部補償コンデンサの値は、GDMによって異なります。このため、表 1 に示した性能上のトレードオフが生じます。

4.1.3 DC性能

4.1.3.1 DC 電圧誤差

セクション 1.6, DC 誤差仕様の説明では、DC 仕様の一部を説明しました。入力オフセット誤差 ( 温度係数による )、ゲイン誤差、非直線性について詳しく説明しています。

セクション 2.1, DC 精度とセクション 2.2, その他のDC 電圧 / 電流のプロットでは、役立つ情報を提供しました。

本データシートでは、CMRR は VIP (CMRR = ΔVIP/ΔVOS) の変化に基づいています。VDM が比較的小さいため、これは正確です。この CMRR は、VDMからの寄与のない高電圧電源での誤差の除去を表します。

VOUT VREF GDMVDM+≈

GDM = 差動モードゲイン

VREF = 出力参照電圧

VDM = 差動モード入力 (VIP – VIM)

VDD U1MCP6C02

VOUT

VSS

VIP

VIM

VREF

RFVFG

VOUT

VREF

RM3

GM2

Σ

I2RG

VDD

VSS

GM1 I1

VIP

VIM

VIM VIP VDM–=

AOL GM2RM3=

GDM 1 RF RG⁄+=

VFG VREF– VDM=

VOUT VREF GDMVDM+=


MCP6C02
4.1.3.2 DC 電流誤差
図 4-3 に、DC バイアス点を変化させる抵抗と電流を示します。入力バイアス電流 (IBP、IBM、IBR) と回路の外付け入力抵抗により、DC誤差が生じます (式 1-2参照 )。

図 4-3: DC バイアス抵抗と電流

負荷電流 (IL) を指定すると、RSH が設計要件により求まります。ほとんどのアプリケーションにおいて、RSHは 100 Ω～ 1Ω内です。

入力電流による DC 入力オフセット誤差は下式の通りです。

VOS_IR = VDM – ILRSH

= IBM(RSH + RWIM) – IBPRWIP

この式の各電流項は互いに相関がなく、各項の抵抗値を抑える事でも改善できます。通常、IBP・RIP が支配的です。

RWRはゲイン誤差とDC出力オフセット誤差に影響を与えます(VOUTはIBRを変化させることに注意します)。

式 4-5:

4.1.4 AC性能

本デバイスの帯域幅 (fBW) は、内部的に 500 kHz(GDM = 20 または 50) または 390 kHz (GDM = 100) に設定されます。

本デバイスでは大信号帯域幅は微小信号帯域幅近傍にあります。スルーレート (SR) は VOUT にほとんど影響しません。これは Microchip 社の電流モードアーキテクチャの利点です。

最大出力振幅における帯域幅は、フルパワー帯域幅(fFPBW) と呼びます。多くのアンプでは、この値はスルーレート (SR) によって制限されますが、本デバイスは fBW に近い値を示します。これは、本デバイスが持つ電流モードアーキテクチャの利点です。

本デバイスは補償されており、安定した応答を示します。例えば、ステップ応答オーバーシュートは低く抑えられています。本データシートでは、VIP で AC CMRR を計測します。VDM が比較的小さいため、これは正確です。

4.1.5 温度性能

入力オフセット電圧の温度ドリフトの詳細は式 1-6に示す通りです。その他の温度応答についてはセクション 1.3, 仕様とセクション 2.0「代表性能曲線」に示します。

電源ピンは 3 つ (VIP、VDD、VSS) あり、VIP は 65 V に達するため、電力および温度上昇の計算が重要です。

電力消費は下式で求めます (IOUT は VOUT ピンから出る時は正極性です )。

式 4-6:

ここで下式により、デバイスの接合部温度を推定できます ( 表 1-4 参照 )。

式 4-7:

4.1.6 ノイズ性能

本デバイスは、低周波域で入力ノイズ電圧密度が低くなるように設計されています。オフセット補正処理(セクション 4.2.2, チョッピング動作)による変調動作に伴い、高周波域のホワイトノイズは DC 域へ、低周波域の 1/f ノイズは高周波域へと変調されます。

図 2-58 に、入力ノイズ電圧密度の計測値を示します。この図は 0 Hz ～ f (0.1 Hz ～ 100 kHz) の入力ノイズ電圧積分値 (Eni、単位は VRMS) も示しています。

入力ノイズ電圧密度 (eni)はVDM と共に変化します。ただし、その関係は弱いものです。

IBR

VDD

VSS

U1MCP6C02

ΣVOUT

RWR

RG

RF

VHVIL

Load

RSH

IBMIBP

RWIMRWIP

ΔVREF IBRRWR–=

ΔgE RWRGDM–( ) RF RG+( )⁄≈

VOUT VREF ΔVREF+( ) GDMVDM 1 gE ΔgE+ +( )+≈

PTOT PDD PBP POUT+ +=

IOUT = (VOUT – VL)/RLPDD = (VDD – VSS) IDDPBP = (VIP – VSS) IBP

POUT = (VDD – VOUT) IOUT, IOUT ≥ 0A= (VSS – VOUT) IOUT, IOUT < 0A

TJ TA PTOTθJA+=


MCP6C02
4.2 ゼロドリフト動作の概要
図 4-4 に、MCP6C02 の図を示します。このアーキテクチャにより、入力での低電圧誤差を低減する (VOS、TC1 TC2、CMRR、CMRR2、PSRR、1/f ノイズを大幅に改善する ) 方法を説明します。

図 4-4: MCP6C02 のブロック図

4.2.1 構成要素

メインアンプ (GM1、GM2) は、ゲインと帯域幅が大きな差動回路を構成します。メイン入力ペア (GM1 の左上の + および - 入力ピン ) は、入力信号の高周波成分用に使います。補助入力ペア ( 左下の + および - ピン ) は、入力信号の低周波数成分および高精度成分に使い、入力オフセット電圧を補正します。両方の入力は内部で加算されます。

補助アンプ (GA1、GA2)、チョッパ入力スイッチ、チョッパ出力スイッチは入力信号に高い DC ゲインを提供します。DC 誤差はより高い周波数に変調され、ホワイトノイズは低周波数に変調されます。

ローパスフィルタは、チョッピングクロックの高調波を含む高周波成分を低減します。

出力バッファ (RM4) は電流を電圧に変換し、VOUT で外部負荷を駆動し、RF および RG を通して負帰還ループを生成します。差動ゲインは RF と RG により設定します。

オシレータは、ゲイン20および50の場合fCLK = 50 kHzで、ゲイン 100 の場合 fCLK = 100 kHz で動作します。fCLK を 2 分周する事で、チョッピングクロックレート( それぞれ 25 kHz および 50 kHz) を生成します。

内部 LV POR 回路 (VDD – VSS の場合 ) は、デバイスを既知の良好な状態で起動する事により、電源ブラウンアウトを防ぎます。内部 HV POR (VIP – VSS の場合 ) により、低電圧回路を保護し、適切な機能を保証します。

4.2.2 チョッピング動作

図 4-5にチョッピングクロックの第1フェイズにおけるアンプの接続を示し、図 4-6 にチョッピングクロックの第 2 フェイズにおけるアンプの接続を示します。低い帯域の電圧誤差の極性を交互に素早く切り換える事により、平均誤差は打ち消されます。

図 4-5: チョッピングクロック第 1 フェイズの概略図

VIP

VIM

GM1

GA1

ChopperInput

Switches

ChopperOutput

SwitchesLow-PassFilter

RM4VOUT

VREF

GM2

GA2

ChopperInput

Switches

ChopperOutput

SwitchesLow-PassFilter

RG

RF

EMIFilters

DMClamps

EMIFilter

VFG

VIP

VIM

GA1Low-PassFilter

VREF

VFG

GA2Low-PassFilter


MCP6C02

図 4-6: チョッピングクロック第 2 フェイズの概略図

4.2.3 最終試験とベンチ

最終試験環境における制約 ( 機器の精度、熱電対効果のクロストーク、試験時間等 ) により、最終試験の計測値はベンチの計測値ほど正確ではありません。このため、入力オフセット電圧関連の仕様値 (VOS、TC1、TC2、...、CMRR、PSRR) は、ベンチ計測値のヒストグラムよりも大幅に広く設定されています。

回路の設計方法を検討する際は、ベンチの結果を指針として使えます。仕様制限値 ( 最終試験用 ) は、量産時の外れ値スクリーニング用の最小 / 最大制限値として使えます。

4.2.4 相互変調歪み (IMD)本アンプでは、AC 信号が存在すると相互変調歪み(IMD) 積が発生します。

信号やクロックは正弦波 (トーン )群の調和集合 (フーリエ級数の成分 ) で表せます。これらのトーンがゼロドリフト回路の非線形応答と相互作用する事により、和の周波数と差の周波数で IMD トーンが発生します。チョッピングに伴い矩形波クロックの各高調波を中心とした一連の IMD トーンが表れます。

4.3 保護

MCP6C02 には、環境からの望まない条件や信号に対する保護回路が内蔵されており、必要に応じて外部回路で強化する事も可能です。

4.3.1 内部保護デバイス

全ての ESD 構造で、VSS よりも負側に低下しようとすると入力をクランプします。これらの降伏電圧は、通常動作を可能とするには十分高いものの、低速の過電圧イベントから保護可能なほどには低くはありません。入力 ESD ダイオードは、仕様条件を満たす非常に短期間の ESD イベントを制限し、これにより発生する損傷を防ぎます。

電源入力 (VIP – VSS、VDD – VSS) も POR に接続されているため、内部起動シーケンスは適切に制御されます。

VIP および VIM 入力ピンは、VIP – VSS と VDM を制限する ESD 構造を備えています。VDM による ESD 損傷を制限する二重並列ダイオード構造は、他の条件においても VDM を制限します。

図 4-7: VDM (VIM) と VIP – VSS の入力保護

VREF/VOUT/VDD ピンは、VSS を超える電圧を制限するESD 構造を備えています ( すなわち VREF – VSS、VOUT – VSS、VDD – VSS を制限 )。

図 4-8: VREF、VOUT、VDD の入力保護

4.3.2 位相反転

本デバイスは入力信号 (VIP、VDM、VREF) が ( 絶対レンジではない ) 仕様レンジを超えても位相反転が生じないように設計されています。

VIP

VIM

GA1Low-PassFilter

VREF

VFG

GA2Low-PassFilter

VIMVIP

HVESD

HVPOR DM ESD

VSS

VREF

LVESD

VDD

LVESD

LVPOR

VOUT

LVESD

VSS

VSS

VSS


MCP6C02
5.0 応用例
本章には、設計上の推奨事項と代表的な応用回路を記載しています。

コモンモード除去(図 2-16、図 2-17、図 2-18、図 2-53参照 ) により、ノイズの多い環境での応用をサポートします。Microchip 社の電流モードアーキテクチャは、高周波数域で従来よりも高い CMRR を実現します(60 Hz 付近ではなく 80 kHz 付近で 80 dB)。電源電圧除去 ( 図 2-54 参照 ) も、高周波域で従来よりも優れた除去比を実現しています。

5.1 推奨設計手法

いくつかのシンプルな設計手法により、ハイサイド電流検出アプリケーションで MCP6C02の性能を有効に利用できます。

5.1.1 入力電圧の制限

本アンプの損傷や不適切動作を防ぐため、回路でVIP/VIM 入力ピンの電圧と差動入力電圧 VDM を制限する必要があります(セクション 1.1, 絶対最大定格 †参照 )。これらの要件は、後述する入力電流制限とは無関係です。

VIP/VDM 入力に対する ESD 保護については、セクション 4.3.1, 内部保護デバイスで説明しました。このような構造を採用する事により、入力トランジスタを多くの過電圧条件から保護すると共に、入力バイアス電流(IBP、IBM) を最小限に抑えます。

入力を保護するには、常に VIP を低インピーダンス源で駆動し、低抵抗のシャント抵抗 (RSH) ( 故障時にオープンにならない ) を使います。RSH にツェナーダイオードまたはバリスタを配置して、入力を保護する事もできます。

5.1.2 入力電流の制限

本アンプの損傷や不適正動作を防ぐため、VIP/VIM 入力ピン電流を回路で制限する必要があります ( セクション 1.1, 絶対最大定格 † 参照 )。この要件は、前述した電圧制限とは無関係です。

入力電流を確実に制限する 1 つの方法は、常に VIP を低インピーダンス源で駆動し、低抵抗のシャント抵抗(RSH) ( 故障時にオープンにならない ) を使う事です。RSH にツェナーダイオードまたはバリスタを配置して、入力を保護する事もできます。

5.1.3 バイパスコンデンサ

アプリケーションに適したコンデンサを指定するよう注意します。以下を確認します。

• 電圧定格 ( ピンの最大値を大きく上回っているか )• 誘電体特性 ( 良好な温度特性、妥当な電圧特性 )• サイズ

• 表面実装型かスルーホール型か

• コストか供給状況か

可能であれば、VSS をグランドに接続します。これにより、設計がシンプルになります。

VIP ピンの直近に VIP-VSS 間のローカルバイパスコンデンサ ( 例 :10 nF) を配置してコモンモード成分 (VIMにもほぼ同じ成分が現れる事に注意します ) を減衰させます必要に応じてバルクバイパスコンデンサを追加します ( 例 : 1 F)。VDD ピンの直近に VDD-VSS 間のローカルバイパスコンデンサ ( 例 :100 nF) を配置します。近くにはバルクバイパスコンデンサ ( 例 : 2.2 F) も追加します。これは、ローカルバイパスコンデンサの隣に配置する事を推奨します。

5.1.4 入力の保護

MCP6C02 を使った回路設計では、一般的な保護が必要です。テストベンチでも同じ保護を適用します ( 例 :電源のホットプラグイン / アウトをしない )。以下では、設計に役立つ可能性のあるアイデアを示します。

5.1.4.1 VIP 入力の保護

VIP とグランドの間には常にバイパスコンデンサ( 図 5-1 の CIP) を配置します。これにより、この高電圧入力 ( 電源兼用 ) 端子 VIP を高速グリッチから保護できます。多くの設計で 10 nF コンデンサが適当です。

図 5-1: VIP の保護

表 1-3 の ΔVIP/Δt 仕様値は、VIP ピンに入力する最大スルーレートを示しています。ソース ( 図 5-1 の VS) は低速のスルーレートに制限します。

アプリケーションに応じて VS からの電流を制限する事も、VIP の保護に役立ちます。

VDD U1MCP6C02

VSS

VIM

VOUT

VREF

CIP

VIP

VSRSH

Load


MCP6C02
5.1.4.2 VDM と VIM の保護
シャント抵抗 ( 図 5-2 の RSH) は、負荷電流が過大でない限り VDM をレンジ内に維持します。保護の追加が必要な場合、以下を検討してみましょう。

• VS の出力電流を制限する

• オーバーシュートを小さくできるように VS の出力ESR を設定する

- ESR は物理的な抵抗ではなく、動的な抵抗である事

• VDM を制限する ( 図 5-2 参照 )- RSH がフェイルオープンする場合に備え、VIP

と VIM の間に逆並列ダイオードを追加する

- VIP ピンと VIM ピンの間にコンデンサを追加する

VIP と VDM を保護すれば、VIM も保護されます。

図 5-2: ダイオードによる VDM の保護

5.1.4.3 容量性負荷に対する保護

容量性負荷であっても図 5-3 の VS に内在する RVS (VSの ESR) と RCL (CL の ESR) によってステップ応答時のオーバーシュートがある程度抑制されますが、図 5-2で追加したCSHを使う事でCVIPとグリッチ電圧の分圧器を形成し、差動電圧 VDM がより制限できます。

図 5-3: 容量性負荷の保護

5.1.4.4 モータ負荷の保護

VSからの電流とエッジレートを制限すると、図 5-4の回路を保護できます。設計によっては抵抗 RVS (VS のESR) が役立つ場合があります。キャッチダイオード(D1) は、グランド電位近くでモータ電流を減衰させ続け、入力を保護します。

図 5-4: モータ負荷の保護

5.1.5 VIPと VIMにおける電圧の設定

本デバイスは広い帯域にわたって良好なCMRR特性を持ち、VIP コモンモードノイズとグリッチ除去能力を備えますが、計測対象に応じてさらなるグリッチおよびクロストークの抑制が必要です。設計により可能な場合、VSS へローカルバイパスコンデンサを配置します。通常は 10 nF を推奨します (「代表的な応用回路」、p. 1 参照 )。シャント抵抗 (RSH) を VIP と VIM の間に接続してから、( 接地されている ) 負荷に接続します。これは、精度( 高 RSH) と消費電力 ( 低 RSH) のトレードオフから選択しています。消費電力を低減すると、サイズとコストの削減にもつながります。シャント抵抗は、入力ピンを大きなグリッチから保護する役割を果たしますが、故障時にオープン状態にならない特性を持っている事を確認しておきます。

電流が急激に変化した場合 (誘導性負荷の開放等 )、VIPのバイパスコンデンサが過剰電圧時のリスクを低減します。

DC および AC 誤差を抑制するには適切なレイアウトが必要です。図 5-5 に、IBN と IBM による配線抵抗の影響を最小限に抑えるレイアウトを示します。クリティカルパスは、RSH とピン VIP/VIM(RWIP/RWIM) の間です。

図 5-5: RSH の PCB レイアウト (VIP と VIM への接続 )

精度を確保するため、デバイス入力での配線抵抗は以下のように小さくします。

VDD U1MCP6C02

VIM

VOUTRSH

VIP

D2D1 CSH

CVIP

VDD U1MCP6C02

VIM

VOUTCIP

VIP

VS

RSH

CL

RCL

RVS

VDD U1MCP6C02

VIM

VOUTCIP

VIP

VS

RSH

Motor

RVS

D1

Pin VIM

(trace = RWIM)

Pin VIP

trace to VHV

RSH

trace to load

(trace = RWIP)


MCP6C02
式 5-1:
5.1.6 VREFでの電圧設定

VREF = VSS の場合、VREF ピンと VSS ピンを短絡させ、低インピーダンスのビアまたはトレースを使ってグランドまたはその他の参照電圧に接続します。これにより、DC および AC 誤差を抑制できます。

VREF ≥ VSS + 0.1 V の場合、VREF には低インピーダンス源が必要なため、以下の 2 通りのアプローチを推奨します。

VREF端子とその電圧源までのDC抵抗は小さい事が必要です。れらにはトレース抵抗、ビア抵抗、アンプ出力抵抗が含まれます。信号帯域で良好なゲイン誤差を維持するには、帯域内での抵抗値を式 5-2 を満たすようにします。

式 5-2:

最初のアプローチではバッファアンプで VREF を駆動する例です。この場合、AC インピーダンスを本デバイスの帯域幅近くまで、駆動インピーダンスの安定性を確保してください。詳細はセクション 5.1.8.1, VREFの駆動を参照してください。

図 5-6 では、VREF と VSS を共通 GND に接続しています。本来差動入力 ADC では負入力を VREF に接続する事で VSS に入り込むグリッチを回避します。良好な特性を維持するため、VSS 接続は 1 点に集めるようにします。

図 5-6: VREF バイパス回路 #1図 5-7 では、IC VREF を使って VREF – VSS を生成し、R-C ローパスフィルタを使って VREF – VSS で見られる高速グリッチを除去し、オペアンプバッファ(≥ 1 MHz)により低インピーダンス源 (式 1-2参照 )でVREF を駆動しています ( 良好な特性を維持するため、VSS 接続は 1 点に集めるようにします )。

図 5-7: VREF バイパス回路 #2別なアプローチとして VREF ピンをシンプルな抵抗分圧器とコンデンサで駆動する例です。この方式ではいくつかの問題が生じる可能性があります。等価抵抗を低くする必要があるため ( 式 5-2 参照 )、結果として分圧器は多くの電流を消費します。妥当な周波数に極を設定するには、コンデンサを大きくする必要があり、コストと基板サイズが増大します。

AC グリッチが問題になる可能性があるため、VSS < VREF < VSS + 0.1V としない事を強く推奨します。

5.1.7 温度上昇

TJ が絶対最高接合部温度の仕様値を超えないようにする必要があります (セクション 1.1, 絶対最大定格 †参照 )。これは、TA が高い ( 例：125 超 )、IOUT の振幅が大きい ( 例 : 短絡制限値付近 )、VIP が高い場合に大きな懸念事項です。

セクション 4.1.5, 温度性能に、設計のこの部分に必要な式を記載しています。

図 2-64 は、最高の性能を得るには温度ランプレートを制限する必要がある事を示しています。図の減衰率は、PCB およびその他の部品で制限されています。

5.1.8 安定性の確保

ここでは簡単な設計手法を用いて、本デバイスの安定性を確保する方法を紹介します。シミュレーションとベンチ計測により、ソリューションを検証できます(例 : ステップ応答のオーバーシュートとリンギングの確認 )。

RWIP ≤ 4 mΩ

RWIM ≤ 0.1Ω

RWR ≤ 1Ω

U1MCP6C02

VIM

VREF = VSS = GNDでの回路例

VOUT

U2 (ADC)MCP3xxx

RR C

CVIP

VDD

CVDDVIP

U1

MCP6C02

VIM

VREF ≥ 0.1V時の応用回路例

VOUT

U2 (ADC)MCP3xxx

RR C

CVIP

VDD

CVDDVIP

RR

CR

VREF

VDD

CREF

VDD

CBUF


MCP6C02
5.1.8.1 VREF の駆動
信号帯域幅内で信号ゲインが一定となるように、VREFピンを駆動する電圧源は低インピーダンスである事が必要です ( 式 1-2 参照 )。周波数が帯域幅付近の場合(確認レンジ: BW/4～4 BW)、電圧源のインピーダンス振幅は 50 Ω 未満である事が必要です。

5.1.8.2 ソースインピーダンス

推奨 DC ソース抵抗 (VIP/VIM/VREF、式 5-2 参照 ) により、RC 時定数を非常に小さく維持する事で安定性を確保できます。

5.1.8.3 容量性負荷

大きな容量性負荷を駆動すると、電圧アンプの安定性に問題が生じる事があります。負荷容量が増えるにつれ帰還ループの位相マージンが減少し、閉ループ帯域幅が減少します。これにより周波数応答にゲインのピークが生じ、ステップ応答にオーバーシュートとリンギングが発生します。ゲイン (GDM) が小さいほど、容量性負荷の影響を受けやすくなります。

これらのデバイスで大きな容量性負荷 ( 例 : 80 pF 以上 )を駆動する場合、値の小さな直列抵抗 (RISO、図 5-8 参照 ) を出力に接続して抵抗性出力負荷とする事により、高周波における帰還ループの位相マージン ( 安定性 ) を改善できます。一般的に、帯域幅は容量性負荷があると低下します。

図 5-8: 容量性負荷と推奨 RISO 値の関係

図 5-9 に、RISO が短絡回路である場合の CL に対する標準的な応答を示します (図 2-70～図 2-73も参照 )。図 5-10 に、負荷容量とゲインに対する推奨 RISO 値の関係を示します。x 軸は負荷容量 (CL) です。

選択した RISO を回路に取り付けて、周波数応答のピークとステップ応答のオーバーシュートを確認し、適切な応答が得られるまで RISO の値を変更します。

図 5-9: 容量性負荷に対する帯域幅とゲインピーキング (RISO なし )

図 5-10: 容量性負荷に対する推奨 RISO

5.1.9 ノイズ設計

図 2-58と表 1-3に示すように、本デバイスでは入力ノイズ電圧密度は低域していてもホワイトノイズが主で、かつ低い値を示します。これにより、アプリケーションでの正確な平均値 (DC 推定値 ) をサポートします。

本デバイスではチョッパ処理により 1/f ノイズは無視できるレベルになります。このため、時間領域で良好な挙動が得られます(図 2-61、図 2-62、図 2-63参照)。図 2-58 は、0 Hz ～ f (0.1 Hz ～ 100 kHz) の入力ノイズ電圧積分値 (Eni、単位は VRMS) の曲線も示しています。周波数 f1 と f2 の間の Eni を推定するには、RMSの差を取ります ( すなわち、Eni |f1 to f2 = sqrt(Eni2

2 –Eni1

2))。入力ノイズ電圧密度 (eni)はVDM によって変化します。ただし、この関係は弱いため無視できます。

図 5-11 と図 5-12 は、信号が (VOUT で ) フルスケール正弦波であると想定した場合のデバイスノイズを信号/ ノイズ比 (SNR) で示しています。x 軸は回路の帯域幅 (BW) です。これにより、設計の評価が容易になります。

図では SNR 以外に SVOSR( 信号 / オフセット比 ) を示しており、DC オフセットが支配的となる帯域を示しています。

U1MCP6C02

VIM

VOUT

RISO

CL

CVIP

VDD

CVDDVIP

1.E+01

1.E+02

1.E+03

1.E+04

1.E-11 1.E-10 1.E-09 1.E-08 1.E-07

Rec

omm

ende

d R

ISO

(Ω)

Capacitive Load; CL (F)10p 100p 1n 10n 100n

GDM = 100GDM = 50GDM = 20

10k

1k

100

10


MCP6C02

図 5-11: 帯域幅に対する SNR、VDD = 2.0 V

図 5-12: 帯域幅に対する SNR、VDD = 5.5 V

5.1.10 単方向アプリケーション

VREF = VSS の単方向アプリケーションでは、出力ヘッドルーム (VOL) を小さく抑える事が重要です。VOL が小さいほどゼロスケールの読み値が正確となります。

VOL を小さくするには、IOUT を可能な限り小さくします。そのためには RL を高く設定し、VL を VSS に接続します。

図 5-6 に、良好な結果を得るため VREF と VSS を接続する方法を示します。

5.1.11 双方向アプリケーション

図 5-7 に、良好な結果を得るため VREF と VSS を接続する方法を示します。

ヘッドルームを最大化するには、負荷抵抗 RL を高く設定する事で VOL と VOH を低減します。

5.1.12 電源ピン

セクション 3.5「ローサイド電源 (VDD、VSS)」に記載したように、VSS 電位は GND と同じである必要はなく、仕様レンジ内で別に取る事も可能です。最も一般的な設計アプローチでは VSS = GND( 正極性単電源 ) を使います。または VDD = GND( 負極性単電源 ) またはVSS < GND < VDDVSS < GND < VDD( 両電源または単電源 ) を使います。

これらの組み合わせでは、VSS = GND がクロストークとグリッチの除去を向上させる可能性があります。いずれの場合も、これらの利点を実現するには優れたグランド設計 (PCB 上のグランドプレーン等 ) と適切なバイパスコンデンサが必要です。コンデンサの電圧定格と誘電体の種類が使用電圧および温度レンジ全体をサポートできる事を確かめる事を推奨します。誘電体によっては、エージング ( 経時変化 ) も考慮すべきです。

5.2 代表的な応用回路

以下の回路により、一般的な応用内で MCP6C02 を使う際の指針を示します。詳細と設計要件は省略しました。

5.2.1 モータ電流モニタ

図 5-13に、安定化電源電圧を備えた簡易DCモータ電流モニタ回路を示します。より良いグリッチ性能を得るため、MCP6C02 と回路は同じグランドに接続しています。この場合、IL が非負極性のため VREF = VSSを選択します。

ADC は別の電源で動作します。I・R のドロップとグリッチに対応するため、ADC グランドは異なります。CMRRがグランド間の差を除去できるように差動入力は VREF に接続します。

図 5-13: 安定化電源電圧のためのモータ電流モニタ

H ブリッジモータ駆動回路では、電流モニタを複数の位置に配置できます。図 5-14 に、可能な位置を示します。

• 位置 A – 単方向モニタ (MCP6C02 では VA1 と VA2)を使います。電流の極性はスイッチのタイミングで決まります (SWLT 等 )。

50

60

70

80

90

100

110

120

130

1.E+0 1.E+1 1.E+2 1.E+3 1.E+4 1.E+5

SNR

and

SVo

sR (d

B)

Bandwidth; f (Hz)

GDM = 20GDM = 50GDM = 100

VDD = 2.0VDashed Lines = SVosRSolid Lines = SNR

1 10 100 1k 10k 100k

50

60

70

80

90

100

110

120

130

1.E+0 1.E+1 1.E+2 1.E+3 1.E+4 1.E+5

SNR

and

SVo

sR (d

B)

Bandwidth; f (Hz)

GDM = 20GDM = 50GDM = 100

VDD = 5.5VDashed Lines = SVosRSolid Lines = SNR

1 10 100 1k 10k 100k

2.2 FU1

MCP6C02-100100 nF

+5V

RSH

IL < 20A

20 kΩ

2.2 mΩ

+48V

U2 (ADC)MCP3xxx

2.2 F

100 nF

+5V

R

R

C

VOUT

VOUT

VREF

10 nF

VREF


MCP6C02
• 位置B、C – 2つの単方向モニタ (MCP6C02ではVB1と VB2 および VC1 と VC2) を使い、それぞれが 1 つの電流極性を示します。
• 位置 D – 双方向モニタ (MCP6C02 では VD1 と VD2)を使います。電流の極性は VREF に対する出力極性によって決まります。

- モニタはグランド以下で機能する必要があります。

- モニタは大きなスイッチングステップとグリッチに耐える必要があります。

- 以上の要件から位置 D の条件で MCP6C02を使う事は推奨できません。

当然ですが、モニタの配置によって精度と複雑さのトレードオフが生じます。例えば、位置 D のモニタはモータ電流を直接計測しますが、VIP ピンで大きな電圧振幅が生じます。

スイッチはディスクリート半導体スイッチ (CMOS、バイポーラ、IGFET 等 ) です。

図 5-14: H ブリッジモータ電流モニタ ( 可能なモニタ位置 )

5.2.2 アナログレベルシフタ

MCP6C02 を使うと、計測対象のアナログ電圧を高い正電圧から低い電圧へシフトできます。多くの方法があります。図 5-15 は実装の 1 例にすぎません。

入力分圧回路 (R1、R2) を使う事で、より広いレンジの電圧を計測できます。入力電流 IBP がオフセットシフトを引き起こさないように、V1 と非反転入力の間に抵抗は配置されていません。分圧回路の精度と値が回路のゲイン誤差とオフセットに影響を与える可能性があります。

+2.5 V 参照レベルを使う事で、V1 と V2 電圧の高低の逆転検出が可能です。電源ーグランドのインピーダンスを極力低くしグリッチを除去する必要があります。回路のこの部分に関する推奨事項は図 5-7を参照してください。

図 5-15: アナログレベルシフタ

RD

VD1 VD2

SWRT

SWRB

SWLT

SWLB

RC

VC2

VC1

RB

VB2

VB1

RA

VA2

VA1

IB IC

IA

ID

VHV

2.2 F

U1MCP6C02

100 nF

+5V

R1

100 kΩ

V1

U2MCP3xxx

2.2 F

100 nF

+5V

RR

C

V2

R2

VOUT

+2.5V

VOUT

+2.5V

10 nF


MCP6C02
6.0 パーケージ情報
6.1 パッケージのマーキング情報

凡例 : XX...X デバイス固有の情報Y 年コード ( 西暦の下 1 桁 )YY 年コード ( 西暦の下 2 桁 )WW 週コード (1 月 1 日の週「01」とする )NNN 英数字のトレーサビリティコード無光沢スズ (Sn) めっきの使用を示す鉛フリー JEDEC マーク* 本パッケージは鉛フリーです。鉛フリー JEDEC マーク ( )

は外箱に表記しています。

Note: Microchip 社の製品番号が 1 行に収まりきらない場合、複数行を使います。その場合、お客様固有情報に使える文字数が制限されます。

3e

3e

6 ピン SOT-23 例

製品番号コード

MCP6C02T-020E/CHY 22MCP6C02T-050E/CHY 25MCP6C02T-100E/CHY 21MCP6C02T-020E/CHYVAO 22MCP6C02T-050E/CHYVAO 25MCP6C02T-100E/CHYVAO 21

2247

製品番号コード

MCP6C02T-020H/Q8B 220MCP6C02T-050H/Q8B 250MCP6C02T-100H/Q8B 2100MCP6C02T-020H/Q8BVAO 220MCP6C02T-050H/Q8BVAO 250MCP6C02T-100H/Q8BVAO 2100

8 ピン VDFN 例

2201922256


MCP6C02

B

A

0.15 C A-B

0.15 C D

0.20 C A-B D

2X

TOP VIEW

SIDE VIEW

END VIEW

0.10 C

Microchip Technology Drawing C04-028C (CH) Sheet 1 of 2

2X

6X

For the most current package drawings, please see the Microchip Packaging Specification located athttp://www.microchip.com/packaging

Note:

6-Lead Plastic Small Outline Transistor (CH, CHY) [SOT-23]

D

EE1

e

e1

6X b

E2

E12

D

A A2

A1

L2

L(L1)

RR1

c

0.20 C A-B2X

C

SEATING PLANE

GAUGE PLANE


MCP6C02

Microchip Technology Drawing C04-028C (CH) Sheet 2 of 2



Note:

protrusions shall not exceed 0.25mm per side.1.

BSC: Basic Dimension. Theoretically exact value shown without tolerances.2.

Notes:

REF: Reference Dimension, usually without tolerance, for information purposes only.

Dimensions D and E1 do not include mold flash or protrusions. Mold flash or

Dimensioning and tolerancing per ASME Y14.5M

Foot Angle

Number of LeadsPitchOutside lead pitchOverall HeightMolded Package ThicknessStandoffOverall WidthMolded Package WidthOverall LengthFoot LengthFootprint

Lead ThicknessLead Width

L1

φ

bc

Dimension Limits

EE1DL

e1AA2A1

Units

Ne

0°0.080.20 -

--

10°0.260.51

MILLIMETERS

0.95 BSC1.90 BSC

0.30

0.900.890.00

0.60 REF

2.90 BSC0.45

2.80 BSC1.60 BSC

1.15-

-

MIN6

NOM

1.451.300.15

0.60

MAX

Seating Plane to Gauge Plane L1 0.25 BSC


MCP6C02

RECOMMENDED LAND PATTERN

Microchip Technology Drawing No. C04-2028B (CH)



Note:

BSC: Basic Dimension. Theoretically exact value shown without tolerances.

Notes:1. Dimensioning and tolerancing per ASME Y14.5M

Dimension Limits

Contact Pad Length (X3)

Overall Width

Distance Between Pads

Contact Pad Width (X3)

Contact PitchContact Pad Spacing

3.90

1.10G

Z

Y1.70

0.60

MAXMIN

CX

E

UnitsNOM

0.95 BSC2.80

MILLIMETERS

Distance Between Pads GX 0.35

E

X

GX

Y

GCZ

SILK SCREEN

G


MCP6C02

BA

0.10 C

0.10 C

0.10 C A B0.05 C

(DATUM B)(DATUM A)

CSEATING

PLANE

1 2

N

2XTOP VIEW

SIDE VIEW

BOTTOM VIEW

0.10 C A B

0.10 C A B

0.10 C

0.08 C

Microchip Technology Drawing C04-21358 Rev B Sheet 1 of 2

2X

8X


Note:

8-Lead Very Thin Plastic Dual Flat, No Lead Package (Q8B) - 3x3 mm Body [VDFN]With 2.40x1.60 mm Exposed Pad and Stepped Wettable Flanks

D

E

NOTE 1

(A3)

AA1

1 2

N

D2

E2

NOTE 1

L

K

e

8X b

A

A


MCP6C02

Microchip Technology Drawing C04-21358 Rev B Sheet 2 of 2

Number of Terminals

Overall Height

Terminal Width

Overall Width

Terminal Length

Exposed Pad Width

Terminal Thickness

Pitch

Standoff

UnitsDimension Limits

A1A

bE2

A3

e

L

E

N0.65 BSC

0.203 REF

1.50

0.350.25

0.800.00

0.300.40

1.60

0.850.03

3.00 BSC

MILLIMETERSMIN NOM

8

1.70

0.450.35

0.900.05

MAX

K -0.20 -

REF: Reference Dimension, usually without tolerance, for information purposes only.BSC: Basic Dimension. Theoretically exact value shown without tolerances.

1.2.3.

Notes:

Pin 1 visual index feature may vary, but must be located within the hatched area.Package is saw singulatedDimensioning and tolerancing per ASME Y14.5M

Terminal-to-Exposed-Pad

8-Lead Very Thin Plastic Dual Flat, No Lead Package (Q8B) - 3x3 mm Body [VDFN]


Note:

With 2.40x1.60 mm Exposed Pad and Stepped Wettable Flanks

Overall LengthExposed Pad Length

DD2 2.30

3.00 BSC2.40 2.50

A4

E3

SECTION A–A

PARTIALLYPLATED

Wettable Flank Step Cut Depth A4 0.10 0.13 0.15E3 -- 0.04Wettable Flank Step Cut Width


MCP6C02

RECOMMENDED LAND PATTERN

Dimension LimitsUnits

Optional Center Pad WidthOptional Center Pad Length

Contact Pitch

Y2X2

2.501.70

MILLIMETERS

0.65 BSCMIN

EMAX

Contact Pad Length (X8)Contact Pad Width (X8)

Y1X1

0.800.35

Microchip Technology Drawing C04-23358 Rev B

NOM

8-Lead Very Thin Plastic Dual Flat, No Lead Package (Q8B) - 3x3 mm Body [VDFN]

1 2

8

CContact Pad Spacing 3.00

Contact Pad to Center Pad (X8) G1 0.20

Thermal Via Diameter VThermal Via Pitch EV

0.331.20

BSC: Basic Dimension. Theoretically exact value shown without tolerances.

Notes:Dimensioning and tolerancing per ASME Y14.5M

For best soldering results, thermal vias, if used, should be filled or tented to avoid solder loss duringreflow process

1.

2.


Note:

With 2.40x1.60 mm Exposed Pad and Stepped Wettable Flanks

C

E

X1

Y1

Y2

EV

ØV

G1

SILK SCREEN

EVX2

Pin 1 Index Chamfer CH 0.20Contact Pad to Contact Pad (X6) G2 0.20

G2

CH


MCP6C02
NOTE:

MCP6C02
補遺 A: 改訂履歴
リビジョン B (2019 年 9 月 )変更内容は以下の通りです。

1. 8 ピン 3 × 3 VDFN パッケージに H 温度版を追加しました。

2. 仕様値、タイミング図、消費電力の計算を明確化しました。

3. 回路保護に関する説明を追加しました。

リビジョン A (2018 年 11 月 )• 本書の初版


MCP6C02
NOTE:

MCP6C02
補遺 B: オフセット試験スクリーニング
DC 仕様表 ( 表 1-1) の入力オフセット電圧仕様値はベンチでの計測値を基にしています(セクション 2.1, DC精度参照 )。これらの計測値は試験時よりもはるかに正確です。理由は以下の通りです。

• より小型の回路

• 部品を PCB にはんだ付け

• より長い平均化時間 ( ノイズ低減 )• より良好な温度制御

- 温度変化の低減

- より高精度

量産スクリーニングにより、出荷する製品の VOS 仕様値を維持しています。現行のスクリーニング幅は明らかな規格外品を排除するために使われます。表 B-1 を参照してください。

表 B-1: オフセット試験スクリーニング

電気的特性 : 特に明記しない限り、TA = +25°C, VDD = 2.0V to 5.5V, VSS = GND, VIP = 34V, VDM = 0V, VREF = VDD/4, VL = VDD/2 and RL = 10 kW to VL です。図 1-9 と図 1-10 参照

パラメータ記号 Min. Max. 単位ゲイン条件

入力オフセット電圧 VOS -34 +34 μV 20 試験スクリーニング

-24 +24 50-20 +20 100


MCP6C02
NOTE:

MCP6C02
製品識別システム
ご注文や製品の価格、納期につきましては弊社または正規代理店にお問い合わせください。

製品番号 X(2) /XXX(2)

パッケージ温度レンジデバイス

例 :a) MCP6C02T-020E/CHY: テープ&リール、

差動ゲイン = 20、拡張温度レンジ、6LD SOT-23

b) MCP6C02T-050E/CHY: テープ&リール、差動ゲイン = 50、拡張温度レンジ、6LD SOT-23

c) MCP6C02T-100E/CHY: テープ&リール、差動ゲイン = 100、拡張温度レンジ、6LD SOT-23

d) MCP6C02T-020H/Q8B: テープ&リール、差動ゲイン = 20、高温対応、8LD VDFN

e) MCP6C02T-050H/Q8B: テープ&リール、差動ゲイン = 50、高温対応、8LD VDFN

f) MCP6C02T-100H/Q8B: テープ&リール、差動ゲイン = 100、高温対応、8LD VDFN

g) MCP6C02T-020E/CHYVAO: 車載、テープ&リール、差動ゲイン = 20、拡張温度レンジ、6LD SOT-23

h) MCP6C02T-050E/CHYVAO: 車載、テープ&リール、差動ゲイン = 50、拡張温度レンジ、6LD SOT-23

i) MCP6C02T-100E/CHYVAO: 車載、テープ&リール、差動ゲイン = 100、拡張温度レンジ、6LD SOT-23

j) MCP6C02T-020H/Q8BVAO: 車載、テープ&リール、差動ゲイン = 20、高温対応、8LD VDFN

k) MCP6C02T-050H/Q8BVAO: 車載、テープ&リール、差動ゲイン = 50、高温対応、8LD VDFN

l) MCP6C02T-100H/Q8BVAO: 車載、テープ&リール、差動ゲイン = 100、高温対応、8LD VDFN

Note 1: テープ＆リールの識別情報は、カタログの製品番号説明にのみ記載しています。これは製品の注文時に使う識別情報であり、デバイスのパッケージには印刷されていません。テープ&リールが選択できるパッケージの在庫/供給状況は、正規代理店にお問い合わせください。

2: E温度版はSOT-23パッケージでのみ提供しています。H温度版は3×3 VDFNパッケージでのみ提供しています。

3: 車載版はAEC-Q100認定済みです。SOT-23パッケージはグレード1、VDFNパッケージはグレード0認定済みです。

[X](1)

テープ＆リール

オプション

-XXX

ゲインオプション

XXX(3)

クラス

デバイス : MCP6C02: ゼロドリフト、65 V ハイサイド電流検出アンプ

テープ & リールオプション :

T = テープ&リール(1)

ゲインオプション :

020 = 差動ゲイン 20 V/V050 = 差動ゲイン 50 V/V100 = 差動ゲイン 100 V/V

温度レンジ : E = -40°C to +125°C(2) ( 拡張温度レンジ )H = -40°C to +150°C(2) ( 高温対応 )

パッケージ : CHY = Plastic Small Outline Transistor (SOT-23(2))、6ピン

Q8B = Very Thin Plastic Dual Flat Outline (3x3 VDFN(2))、 8ピン

Class ID: ( 空欄 ) = 非車載VAO = 車載


MCP6C02
NOTE:

Microchip社製デバイスのコード保護機能に関して以下の点にご注意ください。

• Microchip社製品は、該当するMicrochip社データシートに記載の仕様を満たしています。

• Microchip社では、通常の条件ならびに仕様に従って使用した場合、Microchip社製品のセキュリティレベルは、現在市場に

流通している同種製品の中でも最も高度であると考えています。

• しかし、コード保護機能を解除するための不正かつ違法な方法が存在する事もまた事実です。弊社の理解では、こうした手法

は全てMicrochip社データシートにある動作仕様書以外の方法でMicrochip社製品を使用する事になります。このような行為

は知的所有権の侵害に該当する可能性が非常に高いと言えます。

• Microchip社はコードの保全性に懸念を抱いているお客様と連携して対応策に取り組んでいきます。

• Microchip社を含む全ての半導体メーカーで、自社のコードのセキュリティを完全に保証できる企業はありません。コード保

護機能とは、Microchip社が製品を「解読不能」として保証するものではありません。

コード保護機能は常に進歩しています。Microchip社では、常に製品のコード保護機能の改善に取り組んでいます。Microchip社の

コード保護機能の侵害は、デジタルミレニアム著作権法に違反します。そのような行為によってソフトウェアまたはその他の著作

物に不正なアクセスを受けた場合、デジタルミレニアム著作権法の定める所により損害賠償訴訟を起こす権利があります。

本書に記載されているデバイスアプリケーション等に関する

情報は、ユーザの便宜のためにのみ提供されているものであ

り、更新によって無効とされる事があります。お客様のアプ

リケーションが仕様を満たす事を保証する責任は、お客様に

あります。Microchip 社は、明示的、暗黙的、書面、口頭、法

定のいずれであるかを問わず、本書に記載されている情報に

関して、状態、品質、性能、商品性、特定目的への適合性を

はじめとする、いかなる類の表明も保証も行いません。

Microchip 社は、本書の情報およびその使用に起因する一切の

責任を否認します。Microchip 社の明示的な書面による承認な

しに、生命維持装置あるいは生命安全用途に Microchip 社の製

品を使用する事は全て購入者のリスクとし、また購入者はこ

れによって発生したあらゆる損害、クレーム、訴訟、費用に

関して、Microchip 社は擁護され、免責され、損害をうけない

事に同意するものとします。暗黙的あるいは明示的を問わず、

Microchip社が知的財産権を保有しているライセンスは一切譲

渡されません。

2018-2019 Microchip Technology Inc.

Microchip社の品質管理システムについてはwww.microchip.com/qualityをご覧ください。

商標

Microchip 社の名称とロゴ、Microchip ロゴ、Adaptec、AnyRate、AVR、AVR ロゴ、AVR Freaks、BesTime、BitCloud、chipKIT、chipKIT ロゴ、CryptoMemory、CryptoRF、dsPIC、FlashFlex、flexPWR、HELDO、IGLOO、JukeBlox、KeeLoq、Kleer、LANCheck、LinkMD、maXStylus、maXTouch、MediaLB、megaAVR、Microsemi、Microsemi ロゴ、MOST、MOST ロゴ、MPLAB、OptoLyzer、PackeTime、PIC、picoPower、PICSTART、PIC32 ロゴ、PolarFire、Prochip Designer、QTouch、SAM-BA、SenGenuity、SpyNIC、SST、SST ロゴ、SuperFlash、Symmetricom、SyncServer、Tachyon、TempTrackr、TimeSource、tinyAVR、UNI/O、Vectron、XMEGA は米国およびその他の国における Microchip Technology Incorporatedの登録商標です。

APT、ClockWorks、The Embedded Control Solutions Company、EtherSynch、FlashTec、Hyper Speed Control、HyperLight Load、IntelliMOS、Libero、motorBench、mTouch、Powermite 3、Precision Edge、ProASIC、ProASIC Plus、ProASIC Plus ロゴ、Quiet-Wire、SmartFusion、SyncWorld、Temux、TimeCesium、TimeHub、TimePictra、TimeProvider、Vite、WinPath、ZL は米国における Microchip Technology Incorporated の登録商標です。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、BlueSky、BodyCom、CodeGuard、CryptoAuthentication、CryptoAutomotive、CryptoCompanion、CryptoController、dsPICDEM、dsPICDEM.net、Dynamic Average Matching、DAM, ECAN、EtherGREEN、In-Circuit Serial Programming、ICSP、INICnet、Inter-Chip Connectivity、JitterBlocker、KleerNet、KleerNet ロゴ、memBrain、Mindi、MiWi、MPASM、MPF、MPLAB Certified ロゴ、MPLIB、MPLINK、MultiTRAK、NetDetach、Omniscient Code Generation、PICDEM、PICDEM.net、PICkit、PICtail、PowerSmart、PureSilicon、QMatrix、REAL ICE、Ripple Blocker、SAM-ICE、Serial Quad I/O、SMART-I.S.、SQI、SuperSwitcher、SuperSwitcher II、Total Endurance、TSHARC、USBCheck、VariSense、ViewSpan、WiperLock、Wireless DNA、ZENA は米国とその他の国における Microchip Technology Incorporated の商標です。

SQTP は米国における Microchip Technology Incorporated のサービスマークです。

The Adaptecロゴ、Frequency on Demand、Silicon Storage Technology、Symmcomは米国以外の国におけるMicrochip Technology Inc.の登録商標です。

GestICは米国以外の国におけるMicrochip Technology Inc.の子会社であるMicrochip Technology Germany II GmbH & Co. KGの登録商標です。その他の商標は各社に帰属します。

© 2019, Microchip Technology Incorporated, All Rights Reserved.

ISBN: 978-1-5224-5246-1

DS20006129B_JP-p.57

www.microchip.com/quality


北米

本社2355 West Chandler Blvd.Chandler, AZ 85224-6199Tel: 480-792-7200 Fax: 480-792-7277技術サポート: http://www.microchip.com/supportURL: www.microchip.com

アトランタDuluth, GA Tel: 678-957-9614 Fax: 678-957-1455

オースティン、TXTel: 512-257-3370

ボストンWestborough, MA Tel: 774-760-0087 Fax: 774-760-0088

シカゴItasca, IL Tel: 630-285-0071 Fax: 630-285-0075

ダラスAddison, TX Tel: 972-818-7423 Fax: 972-818-2924

デトロイトNovi, MI Tel: 248-848-4000

ヒューストン、TX Tel: 281-894-5983

インディアナポリスNoblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380

ロサンゼルスMission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800

ローリー、NC Tel: 919-844-7510

ニューヨーク、NY Tel: 631-435-6000

サンノゼ、CA Tel: 408-735-9110Tel: 408-436-4270

カナダ - トロントTel: 905-695-1980 Fax: 905-695-2078

アジア/太平洋

オーストラリア - シドニーTel: 61-2-9868-6733

中国 - 北京Tel: 86-10-8569-7000

中国 - 成都Tel: 86-28-8665-5511

中国 - 重慶Tel: 86-23-8980-9588

中国 - 東莞Tel: 86-769-8702-9880

中国 - 広州Tel: 86-20-8755-8029

中国 - 杭州Tel: 86-571-8792-8115

中国 - 香港SARTel: 852-2943-5100

中国 - 南京Tel: 86-25-8473-2460

中国 - 青島Tel: 86-532-8502-7355

中国 - 上海Tel: 86-21-3326-8000

中国 - 瀋陽Tel: 86-24-2334-2829

中国 - 深圳Tel: 86-755-8864-2200

中国 - 蘇州Tel: 86-186-6233-1526

中国 - 武漢Tel: 86-27-5980-5300

中国 - 西安Tel: 86-29-8833-7252

中国 - 厦門Tel: 86-592-2388138

中国 - 珠海Tel: 86-756-3210040

アジア/太平洋

インド - バンガロールTel: 91-80-3090-4444

インド - ニューデリーTel: 91-11-4160-8631

インド - プネTel: 91-20-4121-0141

日本 - 大阪Tel: 81-6-6152-7160

日本 - 東京Tel: 81-3-6880-3770

韓国 - 大邱Tel: 82-53-744-4301

韓国 - ソウルTel: 82-2-554-7200

マレーシア - クアラルンプールTel: 60-3-7651-7906

マレーシア - ペナンTel: 60-4-227-8870

フィリピン - マニラTel: 63-2-634-9065

シンガポールTel: 65-6334-8870

台湾 - 新竹Tel: 886-3-577-8366

台湾 - 高雄Tel: 886-7-213-7830

台湾 - 台北Tel: 886-2-2508-8600

タイ - バンコクTel: 66-2-694-1351

ベトナム - ホーチミンTel: 84-28-5448-2100

ヨーロッパ

オーストリア - ヴェルスTel: 43-7242-2244-39Fax: 43-7242-2244-393

デンマーク - コペンハーゲンTel: 45-4450-2828 Fax: 45-4485-2829

フィンランド - エスポーTel: 358-9-4520-820

フランス - パリTel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79

ドイツ - ガーヒンクTel: 49-8931-9700

ドイツ - ハーンTel: 49-2129-3766400

ドイツ - ハイルブロンTel: 49-7131-72400

ドイツ - カールスルーエTel: 49-721-625370

ドイツ - ミュンヘンTel: 49-89-627-144-0 Fax: 49-89-627-144-44

ドイツ - ローゼンハイムTel: 49-8031-354-560

イスラエル - ラーナナ Tel: 972-9-744-7705

イタリア - ミラノ Tel: 39-0331-742611 Fax: 39-0331-466781

イタリア - パドヴァTel: 39-049-7625286

オランダ - ドリューネンTel: 31-416-690399 Fax: 31-416-690340

ノルウェー - トロンハイムTel: 47-7288-4388

ポーランド - ワルシャワTel: 48-22-3325737

ルーマニア - ブカレストTel: 40-21-407-87-50

スペイン - マドリッドTel: 34-91-708-08-90Fax: 34-91-708-08-91

スウェーデン - ヨーテボリTel: 46-31-704-60-40

スウェーデン - ストックホルムTel: 46-8-5090-4654

イギリス - ウォーキンガムTel: 44-118-921-5800Fax: 44-118-921-5820

各国の営業所とサービス

2019/05/14

http://support.microchip.com

http://www.microchip.com

ゼロドリフト、65 v ハイサイド電流検出アンプ - microchip...

Documents