instruções para o 2º encontro nacional de biomecânica · web viewalan hastings, the art of...

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

ESCOLA DE ENGENHARIA

DEPARTAMENTO DE ENGENHARIA ELÉTRICA

O descasamento entre dispositivos integrados

ENG 04061 – Circuitos Eletrônicos Integrados

André Oliveira 147913Ícaro Vieira 143249Lúcio Baraldi 130166

Porto Alegre

Julho de 2010

O DESCASAMENTO DE DISPOSITIVOS INTEGRADOS

André Guimarães Oliveira

Universidade Federal do Rio Grande do Sul – Escola de Engenharia - Departamento de Engenharia Elétrica - Curso de Engenharia Elétrica

e-mail: [email protected]

Icaro Cardoso Vieira



Lúcio José Baraldi



Palavras-Chave: MOS, Descasamento, Efeitos, Geométricos, Térmicos, Etching.

Resumo. Este documento é o resultado de uma pesquisa bibliográfica sobre descasamento entre componentes MOS e sobre técnicas de projeto utilizadas para, na melhor das hipóteses, eliminá-lo e, na pior, mitigá-lo.

2

mailto:[email protected]


SUMÁRIO

SUMÁRIO......................................................................................................................................3

1 INTRODUÇÃO.......................................................................................................................4

2 Generalidades......................................................................................................................5

3 Efeitos geométricos..............................................................................................................7

3.1 Área de porta...................................................................................................................7

3.2 Espessura do óxido de porta............................................................................................8

3.3 Modulação de comprimento de canal..............................................................................9

3.4 Orientação........................................................................................................................9

4 Efeitos de difusão e de corrosão........................................................................................11

4.1 Variações na taxa de corrosão do polisilício...................................................................11

4.2 Penetração da difusão no polisilício...............................................................................12

4.3 Contatos sobre porta ativa.............................................................................................12

4.4 Difusões próximas ao canal............................................................................................13

4.5 Transistores PMOS versus transitores NMOS.................................................................13

5 Efeitos térmicos e de irregularidades.................................................................................15

5.1 Efeitos de flutuação térmica...........................................................................................15

5.2 Gradientes de espessura de óxido..................................................................................15

5.3 Gradientes de irregularidades........................................................................................16

3


5.4 Gradientes térmicos.......................................................................................................16

6 Layout em centróide comum de transistores mos.............................................................18

7 Regras para o casamento de transistores MOS..................................................................21

8 Conclusão...........................................................................................................................25

REFERÊNCIAS..............................................................................................................................26

1 INTRODUÇÃO

Uma grande variedade de circuitos analógicos utilizam transistores MOS casados (com propriedades o

mais semelhantes possível). Alguns circuitos, como os pares diferenciais, dependem do casamento das

tensões porta-fonte, enquanto outros, como os espelhos de corrente, dependem do bom casamento das

correntes de dreno. As condições de polarização necessárias para otimizar o casamento da tensão diferem

daquelas necessárias para otimizar o casamento das correntes. Podemos otimizar o transistor MOS para

que cumpra satisfatoriamente especificações de casamento de tensão ou de corrente, mas dificilmente

ambos.

O casamento entre transistores é um dos fatores mais importantes para o funcionamento de muitos

circuitos. É possível identificar as causas que ocasionam descasamentos e atenuar os seus efeitos tomando

precauções de projeto. Essas precauções, como veremos, quase sempre implicam em alterar alguma

propriedade geométrica dos transistores, a saber, orientação, tamanho, localização, geometria e

posicionamento em relação a outro transistor. O que segue é tanto uma discussão sobre as causas do

descasamento quanto um estudo sobre o que se recomendam como medidas de projeto para lidar com o

problema.

4


2 GENERALIDADES

A relação entre casamento de tensão e de corrente pode ser facilmente derivada das equações de

Shichman-Hodges (veja a referência 1). Vamos supor dois transistores casados que operam com a mesma

corrente de dreno ID. Se os transistores fossem ideais, eles possuiriam exatamente a mesma tensão porta-

fonte VGS. Na prática, descasamentos ocasionam uma diferença entre as duas tensões, que pode ser

expressa por ΔVGS=VGS1-VGS2. Assumindo que os dois transistores operam na região de saturação, como

geralmente é o caso, então a tensão de offset é dada por

5


ΔV GS≅ ΔV t−V gst 1( Δk2 k2 )

em que ΔV t é igual à diferença entre as tensões de limiar dos dois transistores, Δ k é a diferença entre as

transcondutâncias, V gst1 é igual à tensão de porta efetiva do primeiro transistor e k 2 é a transcondutância

do segundo transistor. A tensão de offset V GS depende das dimensões do dispositivo devido à presença

da transcondutância k 2 e da tensão de porta efetiva V gst1, no segundo termo. A tensão de offset depende

das condições de polarização devido à presença da tensão efetiva de porta na equação. Essas

dependências são únicas dos transistores MOS, não estando presentes em bipolares.

O projetista do transistor MOS pode minimizar a tensão de offset ΔV GS reduzindo a tensão de porta

efetiva V gst dos transistores casados. Circuitos MOS que dependem do casamento de tensão beneficiam-

se do emprego de altas relações W/L e baixas correntes de operação. As melhorias obtidas dessa forma

são limitadas pela condução de sub-limiar e pela presença de descasamentos de limiar. Na prática, reduzir

V gst abaixo de 0,1V produz pouca melhoria no casamento de tensão.

Circuitos MOS que dependem do casamento das correntes para funcionar comportam-se de forma

muito diferente. O descasamento entre duas correntes de dreno, ID1 e ID2, podem ser especificados em

termos da relação ID1/ID2, que é igual a

I D2

I D1=

k2

k1(1+

2 ΔV t

V gst 1)

Na verdade, o descasamento das correntes de dreno aumenta para baixas tensões de porta efetivas

devido a uma contribuição maior do descasamento de sublimiar ΔV t . Circuitos MOS que dependem do

casamento de corrente devem operar com uma tensão de porta efetiva razoavelmente alta para evitar

variações de tensão de limiar muito elevadas. O valor ótimo de V gst depende de uma série de fatores e é

de difícil estimativa. Na prática, deve-se manter a tensão V gst em pelo menos 0,3V, recomendando-se

pelo menos 0,5V. Entretanto, a maioria das aplicações não suporta um valor muito elevado de V gst.

Em resumo, circuitos MOS que geram tensões casadas devem operar com baixa tensão de porta

efetiva, enquanto circuitos MOS que geram correntes casadas devem operar com tensões de porta efetivas

6


relativamente elevadas. Para a maioria das aplicações, um V gst nominal de 0,1V ou menos será suficiente

para um bom casamento de tensão, e um V gst nominal de 0,3V será suficiente para um bom casamento de

corrente. Assumindo que o projetista do circuito ajuste a polarização dos transistores para esses valores, o

casamento passará a depender quase exclusivamente dos cuidados tomados no projeto do layout.

É exatamente pelas razões discutidas anteriormente que um dado layout é considerado ótimo apenas

para uma certa tecnologia. Se migramos para uma tecnogia mais nova o circuito poderá apresentar uma

diferença nas especificações potencialmente capaz de inviabilizar seu funcionamento.

7


3 EFEITOS GEOMÉTRICOS

O tamanho, o formato e a orientação dos transistores MOS podem, todos eles, afetar o seu

funcionamento. Transistores grandes podem ser casados com mais facilidade do que transistores

pequenos porque uma área de porta maior ajuda a atenuar o impacto de possíveis flutuações localizadas.

Transistores de canal longo são casados com mais facilidade do que transistores de canal curto, pois

quanto mais longo o canal, menor o efeito de modulação de largura de canal. Transistores orientados na

mesma direção são mais facilmente casados do que transistores orientados em direções diferentes devido

à natureza anisotrópica do monocristal de silício.

3.1 Área de porta

Descasamentos MOS foram experimentalmente medidos para vários processos. Essas medidas

revelaram que a magnitude do descasamento da tensão de limiar varia com o inverso do quadrado da área

de porta ativa. A relação pode ser expressa em termos das dimensões efetivas de canal Weff e Leff como

SV t=CVt

√W eff Leff

8


onde SVt é o desvio padrão do descasamento da tensão de limiar e CV t é uma constante. O valor de CV t é

determinado experimentalmente medindo-se a quantidade de descasamento entre pares de transistores de

diferentes tamanhos. Os resultados se aplicam somente a transistores semelhantes (em geometria) aos

utilizados nos experimentos e não para toda a tecnologia. As relações entre dimensões físicas e as

dimensões efetivas nem sempre são conhecidas, e algumas vezes as dimensões físicas W d e Ld devem ser

substituídas pelos seus valores efetivos Weff e Leff. Essa substituição terá pouco efeito na precisão das

previsões na medida em que as dimensões do transistor sejam muito maiores que a mínima permitida.

Sucintamente, a equação anterior somente poderá ser aplicada no caso de transistores que tenham sido

cuidadosamente projetados para serem casados. Transistores que não foram adequadamente projetados

para serem casados exibem comportamento altamente defectivo.

Variações aleatórias de curto alcance também determinam o descasamento da transcondutância

residual observada em dispositivos bem casados. Se o descasamento da transcondutância for descrito

como uma razão normalizada sk/k, então ela varia com as dimensões efetivas, Weff e Leff de acordo com

Sk

k=

Ck

√W eff Leff

onde C k é uma constante. Causas possíveis para variações de curto alcance na transcondutância incluem

variações na largura da linha, robustez do óxido de porta e variações estatísticas na mobilidade. A

importância relativa dessas causas não é conhecida, embora vários autores sugiram que as variações na

mobilidade predominem.

Descasamento na transcondutância também podem ter origem em variações periféricas. Esses

chamados efeitos de borda raramente desempenham um papel significante em dispositivos com

dimensões de 2µm ou mais, mas podem aumentar o descasamento entre transistores de canal curto e de de

canal longo. Geralmente deve-se evitar o uso de transistores casados com dimensão mínima inferior a

2µm, mas se esses dispositivos precisam irremediavelmente ser empregados, então o descasamento da

transcondutância pode ser calculado bastante precisamente por

Sk

k=√ C k

2

W eff Leff+

C kp12

W eff2 Leff

+C kp2

2

W eff Leff2

9


onde C k contabiliza os descasamentos devidos a efetitos de área e C kp1 e C kp2 contabilizam os

descasamentos devidos a efeitos de periferia. Para dispositivos com dimensões relativamente grandes,

essa equação se torna mais simples e assume a forma já vista anteriormente e a constante Ck que aparece

nas duas equações é, portanto, a mesma quantidade. Estudos comprovaram que efeitos de borda podem se

tornar sigificativos para dispositivos com comprimento de canal da ordem de 1µm ou menor.

3.2 Espessura do óxido de porta

Transistores com óxidos de porta mais finos geralmente exibem um casamento melhor do que aqueles

com óxidos de porta mais espessos. No caso do casamento de transcondutância, o fator crítico é, na

verdade, a dopagem de substrato, a qual os projetistas de processos geralmente aumentam para

dispositivos de baixa tensão de óxido fino para minimizar o efeito de modulação de comprimento de

canal e retardar o punchthrough. Uma maior concentração de dopagem de substrato reduz as variações

causadas pelo espalhamento aleatório de átomos dopantes através do substrato. Entretanto, os projetistas

de circuitos nem sempre desejam utilizar transistores de óxido fino em aplicações que envolvem

casamento de correntes, dado que sua alta transcondutância torna mais difícil obter tensões de porta

efetivas adequadas sem lançar mão de dispositivos excessivamente longos ou excessivamente estreitos.

Óxidos mais finos favorecem um casamento de limiar de tensão em vários sentidos. Pesquisas

revelaram que a constante CVt depende tanto da espessura do óxido tox quanto de dopagem de substrato

Nb.

CVt=at ox√ Nb

Aqui, a é uma constante de proporcionalidade. Embora o descasamento na verdade aumente para

dopagens de substrato maiores, o efeito de espessura de óxido domina a equação, e o descasamento de V t

consequentemente melhora à medida que as dimensões do processo diminuem. Óxidos mais finos

também possibilitam maiores transcondutâncias, o que diminui a tensão de limiar efetiva. Esse processo

indiretamente melhora o casamento de tensão entre transistores MOS, como mostrado nas equações

anteriores.

Projetistas de circuitos geralmente dão preferência a dispositivos de óxido fino para fins de

casamento. Entretanto, transistores de óxido espesso tendem a possuir especificações de tensão de

operação mais elevadas que suas contrapertes de óxido fino. Embora os cascodes possam ter dispositivos

10


de óxido fino em tensões maiores, muitos projetistas apreciam a simplicidade de projetos que empregam

dispositivos de óxido espesso. Transistores de óxido de óxido espesso também são ideais na

implementação de circuitos analógicos em processos submicrométricos, onde os transistores de óxido fino

padecem de severa modulação de comprimento de canal e tensões de operação extremamente limitadas.

3.3 Modulação de comprimento de canal

A modulação de comprimento de canal pode ocasionar sérios descasamentos entre transistores de

canal curto operando com tensões dreno-fonte distintas. O descasamento sistemático entre transistores é

proporcional à diferença entre as tensões dreno-fonte e inversamente proporcional ao seu comprimento de

canal. Comprimentos da ordem de 10 a 20 µm são geralmente mais adequados para aplicações não

críticas, como redes de distribuição de correntes. Uma maior precisão pode ser obtida utilizando-se

transistores casados com tensões dreno-fonte iguais, por exemplo, com a adição de cascodes. Projetistas

de transistores MOS raramente utilizam degeneração de fonte no combate à modulação de comprimento

de canal, devido ao fato de a baixa transcondutância do MOS tornar difícil uma degeneração adequada

sem o uso de transistores extremamente grandes.

3.4 Orientação

A transcondutância dos transistores MOS depende da mobilidade de seus portadores, e essa, por sua

vez, das sensibilidades ao estresse dependentes da orientação. Transistores MOS orientados ao longo de

diferentes eixos sobre o mesmo cristal exibirão transcondutâncias distintas se o cristal for submetido a

estresse mecânico. Uma vez que todos os dispositivos encapsulados estão submetidos a algum tipo de

solicitação mecânica, tais descasamentos somente podem ser evitados orientando os transistores na

mesma direção. Variações na mobilidade devidas a estresse mecânico podem ocasionar descasamentos de

corrente da ordem de vários por cento entre transistores com orientação distinta. O uso de wafers em

ângulo pode ocasionar descasamentos de corrente da ordem de 5%.

A etapa de edição do layout pode facilmente introduzir erros se o projeto não for adequadamente

particionado. Consideremos um circuito que contenha dois transistores casados: M1, localizado em uma

célula X1; e M2, localizado em uma célula X2. Durante a edição do layout de topo, o projetista decide girar

de 90˚ a célula X1. Embora essa operação pareça não acarretar problemas, acaba por introduzir uma

diferença de 90˚ entre as orientações de M1 e M2. Erros desse tipo podem ser prevenidos agrupando-se

dispositivos casados em células iguais. Na maioria das vezes, isso torna o layout difícil de ser

compreendido, mas reduz grandemente o risco de se introduzir erros de descasamento inadvertidamente

durante o processo de edição do layout.

11


Figura 1 - O conjunto da figura A é preferido ao das figuras B e C

Transistores MOS não auto-alinhados devem seguir regras de orientação bastante rígidas.

Consideremos dois transistores NMOS de dreno extendido, M1 e M2. Cada um desses transistores é uma

imagem espelhada do outro. Os comprimentos de canal de M1 e M2 são ambos definidos pela

sobreposição de suas portas de polisilício para além de suas respectivas regiões n. Suponhamos que um

desalinhamento fotolitográfico ocasione um deslocamento dessas portas de polisilício para a direita. Esse

desalinhamento aumenta o comprimento de canal de M1 e diminui o de M2. Esse descasamento poderia

ter sido facilmente eliminado construindo esses transistores de maneira justaposta e não espelhada (Figura

2). Mesmo transistores muito bem alinhados podem apresentar pequenos descasamentos devidos a

orientação.

Figura 2 - Transistores que são imagens refletidas um do outro (A) estão submetidos a descasamentos que não afetam

transistores justapostos (B)

12


4 EFEITOS DE DIFUSÃO E DE CORROSÃO

Outros tipos de descasamento se devem à presença ou à ausência de certos elementos próximos aos

transistores. Por exemplo, a presença de regiões de polisilício próximas aos eletrodos de porta pode

causar pequenas variações nas taxas de corrosão do polisilício. Essas variações causam descasamentos no

comprimento e largura efetivos de transistores casados. Da mesma forma, a colocação de outras difusões

próximas ao canal pode influenciar na concentração de dopantes de substrato ou mesmo na tensão de

limiar e na transcondutância. A presença de contatos sobre as regiões ativas de um transistor também

podem introduzir descasamentos, assim como a penetração de dopantes através das fronteiras na porta de

polisilício.

4.1 Variações na taxa de corrosão do polisilício

O polisilício nem sempre é corroído uniformemente sob ataque ácido. Grandes aberturas de polisilício

são corroídas mais rapidamente do que pequenas aberturas, pois os íons corrosivos possuem acesso mais

imediato às grandes aberturas do que às pequenas. As bordas de grandes aberturas exibem um certo grau

de corrosão excessiva no momento em que se dê por encerrado o processo de corrosão das pequenas

áreas. Esse efeito pode causar variações no comprimento de canal de transistores MOS de porta de

polisilício.

Figura 3 - Arranjos de transistores MOS sem elementos dummy (A) e sem elementos dummy (B)

13


As variações nas taxas de corrosão observadas em transistores MOS geralmente são menores do que

aquelas observadas em resistores de polisilício, pois os segmentos das portas não permanecem tão juntos

quanto os resistores de polisilício. A maioria dos transistores MOS também apresenta um longo

comprimento de canal. Mesmo assim, transistores feitos para atingir alto grau de casamento de corrente

devem ser construídos com auxílio de portas dummy (Figura 3), que garantem uma corrosão mais

uniforme. Uma falha em atingir esse objetivo pode acarretar em um descasamento de até 1% ou mais.

Muitos projetistas fazem as portas dummy do mesmo tamanho das portas ativas, mas essa precaução não

é absolutamente necessária devido ao comprimento das tiras de polisilício ser muito menos significativa

do que seu espaçamento. Elementos dummy de borda são feitos o mais estreitos possível, mas de maneira

que ainda concedam espaço para contatos. O espaçamento entre os dummies e as portas ativas deve ser

exatamente igual ao espaçamento destas entre elas. Dado que os dummies não são transistores de fato,

eles não necessitam da presença de fonte e dreno ao longo de suas bordas externas. Isso, entretanto, não

acarreta em descasamento.

Os eletrodos de porta do elemento dummy geralmente são conectados eletricamente tanto à fonte

como ao substrato do transistor. Embora essa precaução não seja absolutamente necessária, ela auxilia a

assegurar que as características elétricas dos transistores não sejam afetadas pela formação de canais

espúrios entre os dummies. Alguns projetistas os conectam aos eletrodos de porta adjacentes, mas essa

prática não é recomendável, já que ocasiona um aumento das capacitâncias de terminal e de correntes de

fuga.

Alguns projetistas conectam vários eletrodos de porta com uma tira de polisilício, buscando produzir

uma estrutura intercalada. Embora inegavelmente conveniente, tal prática pode ocasionar variações nas

taxas de corrosão. Para obter o melhor casamento possível, devem-se utilizar tiras retangulares de

polisilício conectadas com metal. Se as portas a serem casadas devem, irremediavelmente, ser conectadas

com polisilício, então é conveniente aumentar o espaçamento das tiras para 1 ou 2µm adicionais além do

mínimo permitido pelas regras de projeto.

4.2 Penetração da difusão no polisilício

Na maioria dos processos há depósito de polisilício em estado intríseco ou quase intríseco. Dopantes

adicionados por implantação iônica são redistribuídos sobre a camada de polisilício numa etapa posterior.

Infelizmente, os íons não se distribuem uniformemente pela estrutura heterogênea do polisilício. Grande

parte dos dopantes se difundem mais rapidamente pelas bordas dos grãos e mais lentamente no interior

deles. O dopante, portanto, atinge o óxido de porta primeiramente nos pontos onde fronteiras granulares

intersectam o plano da interface óxido-polisilício. Se o annealing terminar nesse estágio da difusão, o

transistor exibirá excessivas variações nas tensões de limiar devidas à depleção parcial de grãos de

polisilício incompletamente dopados. Continuar o annealing pode redistribuir os dopantes suficientemente

para prevenir descasamentos devidos à depleção. Entretanto, se o annealing continua por muito mais

14


tempo, os dopantes podem se difundir completamente através do óxido fino até o substrato. A penetração

de dopantes do óxido de porta ocorre antes nas bordas granulares porque o dopante entrou em contato

com o óxido de porta primeiramente nesses pontos. E novamente, dessa vez por excesso, podemos ter

descasamentos.

4.3 Contatos sobre porta ativa

Por razões que não são completamente compreendidas, a colocação de contatos sobre as regiões de

porta ativa dos transistores MOS produz descasamentos de tensão de limiar bastante significativas. Uma

possível explicação para esse efeito é a presença do metal sobre a porta ativa. Outro mecanismo

potencialmente capaz de ocasionar descasamentos é a silicidação localizada em contatos. Em processos

onde a porta de polisilício é suficientemente fina, alguma porção de siliceto pode penetrar completamente

pela porta de polisilício. A presença de siliceto na interface do óxido altera drasticamente o

funcionamento do eletrodo de porta nas vizinhanças do contato, podendo causar graves descasamentos

nas tensões de limiar. Mudanças no tamanho do grão, distribuição dos dopantes, e certas irregularidades

podem desempenhar importantes papéis na geração de descasamentos gerados por contato.

Transistores anulares apresentam ainda um agravante, pois necessitam que os contatos sejam

posicionados sobre as regiões de porta ativa. Por esta razão, transistores anulares casados devem ser

utilizados apenas quando irremediavelmente necessário. Se forem, devem incorporar arranjos idênticos

com um número mínimo de contatos de porta de menor tamanho possível. Em transistores anulares de

dreno extendido, os contatos de gate devem ficar sobre as regiões de alívio de campo, de maneira que

fiquem sobre o óxido de campo, em vez do óxido de porta. Esta precaução efetivamente posiciona os

contatos para fora da região de porta ativa. Em casos onde a região de alívio de campo não é larga o

suficiente para acomodar esses contatos, eles devem estar localizados o mais internamente possível de

maneira a tirar proveito da zona de espessura de óxido intermediária, dentro das bordas da região de

fosso.

4.4 Difusões próximas ao canal

Difusões muito profundas podem afetar o casamento de transistores MOS que estejam muito

próximos um do outro. As caudas dessas difusões se estendem por uma distância considerável para além

de suas junções, e os dopantes em excesso que introduzem podem causar deslocamentos nas tensões de

limiar, alterando as transcondutâncias de transistores vizinhos. O sinker n+ profundo em processos

analógicos BiCMOS representa um exemplo de difusão profunda. Todos os sinkers e difusões similares

devem ser mantidos de cerca do dobro da profundidade de junção de distância dos canais casados.

15


Poços também podem ser classificados como difusões profundas. Poços n não devem ser implantados

muito próximos a transistores NMOS casados, para prevenir que a cauda da distribuição de dopantes tipo

n intersecte os canais de transistores casados. Transistores PMOS devem ser colocados o mais

interiormente possível de sua região n circundante, prevenindo que difusão fora da posição prevista cause

variações na dopagem do substrato. Em qualquer caso, um espaçamento das regiões de porta ativa igual

ou maior a duas vezes a profundidade da difusão profunda deve limitar interações a níveis desprezíveis.

4.5 Transistores PMOS versus transitores NMOS

Transistores NMOS geralmente casam mais efetivamente que transistores PMOS. Esse fenômeno tem

sido observado para um grande número de processos distintos, incluindo variantes poço-n e poço-p.

Alguns autores tem informado que transistores PMOS apresentam de 30 a 50% mais descasamento de

transcondutância do que transistores NMOS de porte comparável. Alguns estudos revelaram

descasamentos de tensões de limiar em transistores PMOS, embora comparativamente menores que os de

transcondutância.

Os mecanismos responsáveis pela diferença entre os dois tipos de transistores não são bem

compreendidos. Possíveis causas incluem maior variabilidade de dopagem de substrato, presença de

canais enterrados e efeitos de irregularidades dependentes da orientação. Alguns autores sustentam que a

maior variabilidade advém (pelo menos em parte) de diferenças nos implantes de ajuste de limiar, o que,

pela referência [1], é uma explicação improvável, dado que há vários processos diferentes comportam-se

de forma similar.

16


5 EFEITOS TÉRMICOS E DE IRREGULARIDADES

Outra importante categoria de descasamentos devem-se a variações de longo alcance, denominadas

gradientes. A magnitude do descasamento devido a gradientes de propriedades físicas específicas depende

da separação entre centros efetivos, ou centróides, de dispositivos casados. Dado que os dispositivos são

17


posicionados relativamente próximos um do outro, a variação ΔP de um dado parâmetro P entre dois

dispositivos casados é igual ao produto da distância d entre os centróides e o gradiente ∇P ao longo de

uma linha que une os dois centróides:

∆ P≅ d∇P

O impacto do gradiente no casamento depende tanto da magnitude do gradiente quanto da distância

entre os centróides de dispositivos casados. Gradientes que afetam o casamento MOS incluem os de

espessura de óxido, irregularidades, e temperatura.

5.1 Efeitos de flutuação térmica

Os defeitos de concentração em um semicondutor são causados por flutuações térmicas no material e

pela pressão de vapor que o cerca. No processamento de cristais de silício, os efeitos da pressão de vapor

são desprezíveis, uma vez que a pressão de vapor do silício é da ordem de 10-6 torr a 1100˚C. É por essa

razão que o processamento do silício pode ser conduzido sem maiores problemas em um ambiente aberto.

A presença de defeitos no material acarreta em flutuações na energia do cristal e em sua entropia. Em

consequência, a concentracão de equilíbrio passa a ser função da energia de formação e da temperatura de

equilíbrio. Por outro lado, a concentração de um dado tipo de defeito de ordem química é essencialmente

uma função da quantidade disponível para introdução no cristal e de sua solubilidade.

5.2 Gradientes de espessura de óxido

A espessura de um filme de óxido crescido depende da temperatura e da composição da atmosfera

oxidante utilizada para criá-la. Embora os fornos de oxidação modernos sejam controlados com grande

precisão, variações sensíveis da temperatura e da composição da atmosfera dentro do forno podem

ocorrer. Camadas de óxido espesso exibem padrões coloridos semelhantes a arco-íris concênctricos, que

indicam gradientes de espessura de óxido radiais. Óxidos de porta, embora finos demais para exibirem

cores de referência, também possuem gradientes radiais de espessura de óxido. Dispositivos colocados

próximos um do outro possuem espessura de óxido muito similar, enquanto dispositivos que estejam

distante um do outro tendem a apresentar diferenças mais pronunciadas na espessura do óxido. Essas

diferenças afetam diretamente o casamento das tensões de limiar.

18


5.3 Gradientes de irregularidades

As irregularidades afetam a transcondutância dos transistores MOS causando variações na mobilidade

dos portadores. Os efeitos do estresse na mobilidade dependem da orientação do cristal. Num substrato de

silício <100>, a mobilidade das lacunas é submetida à máxima dependência com o estresse ao longo do

eixo <110> e à mínima dependência com o estresse ao longo do eixo <100>. De maneira similar, os

elétrons em um substrato de silício apresentam máxima dependência ao longo do eixo <100> e mínima

dependência ao longo do eixo <110>. Os dice (singular: die) são orientados de maneira a obter a maior

planicidade do wafer, que fica perpendicular ao eixo <110> . Portanto, os elétrons estão submetidos à

mínima variabilidade de mobilidade no substrato de silício em direções alinhadas com os eixos x e y de

um die com orientação <100>, enquanto as lacunas estão submetidas à mínima variabilidade de

mobilidade no substrato de silício em direções orientadas a 45˚com esses eixos.

A dependência com o estresse das mobilidades no substrato cai a praticamente zero ao longo das

orientações adequadas, mas infelizmente o mesmo não ocorre com a mobilidade efetiva de portadores

confinados a um canal. A dependência da mobilidade efetiva dos portadores cai ao longo das direções

previstas na teoria, mas os valores mínimos estão longe dos previstos no caso das mobilidades de

substrato. O posicionamento em diagonal de um transistor PMOS pode reduzir a dependência com o

estresse de sua transcodutância, na melhor hipótese, a cerca de 50%, ao invés dos mais de 90% que

seriam de se esperar com base na análise dos dados de mobilidade do substrato. Os efeitos aleatorizantes

das colisões dos portadores com a interface óxido-silício provavelmante devem contribuir para uma

diminuição na dependência com a orientação das mobilidades efetivas, mas nem todos os pesquisadores

concordam com certos detalhes desse mecanismo. Em virtude dessas incertezas, há pouca motivação em

orientar-se diagonalmente transistores PMOS. É mais recomendado, portanto, considerar um projeto que

possua dispositivos casados com centróide comum como medida de atenuação dos efeitos de estresse.

O estresse tem relativamente pouco efeito no casamento de tensões pois a tensão de limiar dos

transistores MOS é grandemente independente dele. As pequenas dependências que ocorrem são

provavelmente causadas por mudanças no bandgap de tensão do silício causadas por estresse. A tensão de

limiar geralmente não exibe mais do que uns poucos milivolts de variação devida a irregularidades, que

pode ser reduzida ainda mais com técnicas de projeto, destacadamente o centróide comum.

5.4 Gradientes térmicos

O casamento de tensão dos transistores MOS depende basicamente do casamento das tensões de

limiar. Estas, diminuem com a temperatura na mesma taxa que a tensão de base-emissor de transistores

bipolares, ou seja, cerca de -2mV/˚C. O coeficiente de tempertura advém de variações nas funções de

trabalho dos materiais de porta e substrato com a temperatura, sendo por esse motivo virtualmente

19


independente da corrente de dreno. Transistores MOS de tensão casada, portanto, exibem quase a mesma

sensibilidade a gradientes térmicos do que os transistores bipolares.

Pares diferenciais MOS e bipolares respondem de forma bastante distinta ao ajuste de offset. Em

circuitos bipolares, regular a tensão de offset até zero também faz com que sua dependência com a

temperatura seja reduzida a zero. Isso ocorre porque a equação da tensão de offset entre dois transistores

bipolares casados contém apenas uma fonte de variação significativa com a temperatura, a saber, a tensão

térmica VT. A dependência da temperatura tem uma relação direta com ΔVBE, e quando ΔVBE é ajustado

para zero, ela desaparece. As tensões de offset de entrada de transistores MOS são reguladas ajustando-se

as densidades de corrente de dreno. Essa operação objetiva cancelar o descasamento na tensão de limiar

pela introdução de um offset compensador na transcondutância. Mecanismos diferentes compõem o

coeficiente de temperatura da tensão de limiar e o coeficiente de temperatura da transcondutância, de

maneira que os dois são distintos, e uma mera operação de regulagem não é capaz de reduzir o coeficiente

de temperatura a zero. Logo, enquanto pares diferenciais de entrada de bipolares regulados mantém a

mesma tensão de offset à medida que varia a temperatura, pares diferenciais de entrada MOS não.

Amplificadores bipolares regulados e comparadores, portanto, apresentam desempenho muito melhor

com a temperatura do que suas contrapartes em MOS.

O casamento de corrente de transistores MOS depende principalmente do casamento das

transcondutâncias. Estas, são diretamente proporcionais à mobilidade de portadores de carga efetiva, que

exibe coeficientes de temperatura ainda maiores. Em temperaturas próximas a 25˚C, as transcondutâncias

de dispositivaos MOS apresentam coeficientes de temperatura de cerca de -7000ppm/˚C. Variações de

temperatura na tensão de limiar tem pouco efeito no casamento de corrente na medida em que os

transistores operem com tensões de porta Vgst relativamente elevadas. A baixa transcondutância de

transistores MOS torna-os muito mais sensíveis a gradientes térmicos do que transistores bipolares, mas

torna muito mais difícil o casamento por degeneração de fontes. Ao invés de empregar resistores de

degeneração, recomenda-se o emprego de técnicas de projeto de centróide comum.

20


6 LAYOUT EM CENTRÓIDE COMUM DE TRANSISTORES MOS

Descasamentos devidos a gradientes podem ser minimizados pela redução da distância do centróide

de dispositivos casados. Alguns layouts podem reduzir a distância de centróides para zero, efetivamente.

Essas técnicas de layout comum podem vir a cancelar efeitos de longo alcance para fins de casamento,

contanto que esses efeitos sejam funções lineares da distância. Mesmo que as variações tenham

componentes não-lineares, continuarão aproximadamente lineares se a distância for pequena. Quanto

mais compacto o projeto com centróide comum puder ser feito, menos suscetível se torna a gradientes

não-lineares. Os melhores projetos com transistores MOS incorporam técnicas de centróide comum, além

de serem compactos.

A região ativa de um transistor MOS geralmente toma a forma de um retângulo longo e estreito.

Como no caso de resistores, os transistores costumam ser divididos em segmentos, permitindo a

construção de um arranjo bastante compacto. Os tipos mais simples de arranjos consistem em dispor esses

segmentos em paralelo. Se os segmentos forem adequadamente intercalados, os centróides dos

dispositivos casados se alinharão ao longo do eixo de simetria desse arranjo. A figura mostra um exemplo

de par casado em arranjo intercalado.

Esse layout utiliza o padrão de intercalação ABBA que garante alinhamento exato dos centróides. Se

os segmentos de fonte e dreno forem denotados por subscritos, então o padrão se torna DASBDBSAD. Note

que o segmento A do lado direito possui seu dreno do lado direito, enquanto o segmento A na esquerda

tem seu dreno na esquerda. De maneira similar, o segmento B na direita tem sua fonte do lado direito,

enquanto o segmento B na esquerda tem sua fonte na esquerda. Cada segmento contém um segmento

orientado em cada direção. A razão para tal precaução é sutil, mas fundametal. Suponha um transistor

composto de segmentos que ficam localizados todos no lado esquerdo, enquanto outro transistor consista

de segmento que ficam todos do lado direito. Se, por alguma razão, os segmentos na esquerda forem

21


submetidos a um condição não presente na direita, os transistores estarão descasados. Se ambos os

transistores são constituídos de segmentos orientados na mesma direção, então o efeito da orientação em

cada transistor será virtualmente o mesmo. Se cada transistor é constituído de um número igual de

segmentos orientados para a direita e para a esquerda, os efeitos de orientação irão se cancelar e os

transistores se encontrarão casados.

Figura 4 - Transistores MOS com segmentos intercalados

Geralmente, se definirmos a quiralidade de um transistor como a fração de segmentos orientados para

a direita que contém menos a fração de segmentos orientados para a esquerda, transistores que possuem a

mesma quiralidade não sofrerão descasamento devido à orientação. Por exemplo, um transistor que tem

três segmentos orientados para a direita e um segmento orientado para esquerda tem uma quiralidade de

3/4-1/4=1/2. Da mesma forma, um transistor que tem nove segmentos orientados para a direita e três

segmentos orientados para a esquerda tem uma quiralidade de 9/12-3/12=1/2. Dado que possuem a

mesma quiralidade, não exibem qualquer descasamento devido à orientação. Muitos projetistas preferem

utilizar transistores com quiralidade zero; em outras palavras, com igual número de segmentos à esquerda

e à direita.

Descasamentos dependentes da orientação podem desenvolver-se em transistores MOS devido a

deslocamentos diagonais em seus implantes de dreno e de fonte. Tais deslocamentos ocorrem quando a

implantação de íons é realizada em um ângulo de prevenção ao channeling. Estes implantes inclinados

acabam ocasionando que as regiões de dreno e fonte no lado esquerdo das portas acabem sendo diferentes

das regiões de fonte e dreno do lado direito. Se os dispositivos casados fossem dispostos em um arranjo

do tipo DASBD, o dreno do dispositivo com orientação esquerda seria diferente do dreno do dispositivo

com orientação direita. Da mesma forma, a fonte do dispositivo com orientação esquerda iria diferir da

22


fonte do dispositivo com orientação direita. Implantes inclinados tem pouco efeito no casamento de

transistores que operam na região linear, mas dispositivos saturados algumas vezes apresentam pequenas

diferenças na transcondutância. Esses descasamentos tornam-se mais críticos à medida que a queda de

tensão no dispositivo se aproxima do valor máximo, pois implantes inclinados possuem impacto

especialmente acentuado na geração de portadores quentes (hot carriers). Essas dependências com a

orientação cancelam-se na medida em que os transistores possuam igual quiralidade.

Figura 5 - Padrões de intercalação para arranjos de transistores MOS

Alguns sistemas de implantação mais recentes são capazes de realizar implantação sobre eixo, o que

auxilia na minimização de problemas ocasionados por implantes inclinados. A adição de uma camada de

óxido ajuda a minimizar o channeling, embora ele ainda ocorra. Processos BiCMOS algumas vezes

empregam wafers inclinados que foram cortados fora do eixo para minimizar o padrão de distorção. A

rede de silício inclinada canaliza uma porção do feixe de íons, e essa canalização diagonal pode ocasionar

sensíveis assimetrias no dispositivo, a despeito do uso de implantes sobre eixo.

Os padrões de intercalação para arranjos de transistor MOS são por vezes difíceis de construir, dado

que nem sempre é possível satisfazer todas as regras do projeto em centróide comum.

23


7 REGRAS PARA O CASAMENTO DE TRANSISTORES MOS

Essa seção resume e conclui este trabalho na forma de um conjunto de regras práticas. Essas regras

permitem aos projetistas construir transistores MOS casados, mesmo que dados quantitativos para

casamento em um dado processo não estejam normalmente disponíveis. Segundo a referência [1], as

regras utilizam os termos mínimo, moderado e preciso para denotar um grau crescente de casamento, que

pode ser interpretado como segue:

Casamento mínimo: Descasamento de correntes de dreno de vários por cento. O casamento mínimo

é geralmente utilizado na construção de redes de corrente de polarização que não necessitem de um

grau específico de precisão. Esse nível de casamento corresponde a offsets da ordem de 10mV, sendo

inadequado para aplicaçõesque requeiram casamentos de tensão.

Casamento moderado: Tensões típicas de offset da ordem de 5mV ou descasamentos da corrente de

dreno na ordem de 1%. Utilizada na construção de estágios de entrada em amplificadores

operacionais de aplicação não crítica e comparadores, em que tensões de offset de 10mV não

reguladas podem ser aceitas.

24


Casamento preciso: tensões de offset típicas de menos de 1mV ou descasamentos de corrente de

dreno de menos de 0,1%. Esse nível de casamento geralmente envolve regulagem, e o circuito

resultante provavelmente só permanecerá dentro das especificações numa certa faixa de temperaturas

devido à presença de variações de temperatura não compensadas.

As seguintes regras resumem os princípios mais importantes do casamento de transistores MOS.

1. Utilizar segmentos de geometrias idênticas.

Transistores de larguras e comprimentos diferentes geralmente apresentam casamento bastante pobre.

Mesmo que minimamente casados, os dispositivos devem ter o mesmo comprimento de canal. A

maioria dos transistores casados requer um grande comprimento e geralmente são divididos em

seções. Cada uma dessas seções deve ter comprimento e largura idênticos. Não se deve tentar casar

transistores de comprimento e largura distintos.

2. Utilizar áreas ativas grandes

A área ativa do transistor MOS é igual ao produto do seu comprimento efetivo de canal pela largura

efetiva. Assumindo que todas as outras considerações sobre o casamento tenham sido levadas em

consideração, o offset residual devido a flutuações aleatórias varia com o inverso da raiz quadrada do

dispositivo. O casamento moderado geralmente requer áreas ativas de centenas de mícrons quadrados,

enquanto o casamento preciso requer milhares de mícrons quadrados.

3. Para o casamento da tensão, manter Vgst pequeno.

A tensão de offset de um par casado de transistores MOS contém um termo dependente da

transcondutância do dispositivo. Esse termo é proporcional a Vgst, de forma que quanto menor o valor

de Vgst, melhor o casamento de tensão. Reduzir Vgst abaixo de 0,1V traz pouco benefício, pois as

variações na tensão de limiar começam a dominar a equação do offset. Muitos projetistas diminuem

Vgst utilizando uma razão W/L maior o que aumenta simultaneamente a área ativa dos transistores.

4. Para casamento da corrente, manter Vgst grande.

25


A equação para o descasamento de tensão contém um termo que depende da tensão de limiar. Esse

termo varia inversamente com Vgst, de maneira que valores grandes de Vgst minimizam seu impacto no

casamento de corrente. Circuitos que dependem de um mínimo casamento de corrente para funcionar

deveriam possuir um Vgst nominal de 0,3V. Transistores de casamento moderado devem possuir um

Vgst de no mínimo 0,5V, na medida do possível. Transistores em casamento preciso devem possuir o

maior valor de Vgst permitido pela configuração do circuito, e jamais inferior a 0,5V.

5. Orientar os transistores na mesma direção

Transistores que não estejam paralelamente dispostos um em relação ao outro tornam-se vulneráveis a

variações de mobilidade de portadores devidas a irregularidades e a inclinação, o que pode ocasionar

uma variação de vários por cento na transcondutância desses dispositivos. Esse efeito é tão

pronunciado que mesmo transistores que devem operar numa condição de mínimo casamento devem

ser alocados paralelamente. Transistores casados, especialmente aqueles que não são completamente

auto-alinhados, devem possuir a mesma quiralidade. Essa condição pode ser atingida tomando-se a

precaução de que cada transistor contenha um igual número de segmentos orientados em cada direção.

6. Posicionar os transistores o mais próximos um do outro possível.

Transistores MOS são vulneráveis a gradientes de temperatura, de irregularidades e de espessura de

óxido. Mesmo transistores que devam possuir um mínimo grau de casamento devem ser projetados o

mais próximos um do outro possível. Transistores de casamento moderado ou preciso deveriam ser

implementados numa configuração em centróide comum.

7. Manter o layout de transistores MOS o mais compacto possível.

Transistores MOS tendem a ser longos, o que os torna extremamente vulneráveis a vários gradientes.

O projeto em centróide comum é incapaz, por si só, de eliminar completamente esses efeitos, de sorte

que o projetista deve manter os transistores num arranjo que ocupe o menor espaço possível. Esse

objetivo geralmente demanda que o dispositivo seja desmembrado em vários segmentos.

8. Na medida do possível, projetar os transistores com centróide comum

Transistores de casamento moderado e preciso geralmente necessitam de alguma topologia em

centróide comum. Isso geralmente pode ser obtido dividindo-se os transistores em um número par de

segmentos e dispondo-os num arranjo intercalado. Pares de transistores casados devem ser projetados

26


em configuração cross-coupled, de forma a tirar vantagem da simetria superior dessa maneira de

disposição.

9. Prover elementos dummy nas extremidades de arranjos intercalados.

Transistores em arranjos intercalados devem incluir portas dummy nas extremidades. Esses elementos

dummy não precisam ter o mesmo comprimento das portas efetivas, mas seu espaçamento em relação

a elas deve ser igual ao que as portas efetivas possuem entre si. A difusão de fosso deve extender-se

ao menos alguns mícrons no elemento dummy. As portas dummy devem ser conectadas, de

preferência em um potencial que previna formação de canal abaixo desses elementos. Isso pode ser

obtido conectando-se os dummies ao potencial de substrato.

10. Posicionar os transistores em regiões de baixa irregularidade.

Os gradientes de estresse atingem um mínimo no centro do die. Qualquer localização que fique entre o

centro do die e meio caminho das bordas pode ser considerado como região de mínima irregularidade

para fins práticos. Sempre que possível, transistores casados devem ficar dentro dessa região.

Transistores de casamento moderado e preciso devem ficar a uma distância de pelo menos 250 μm das

bordas do die. A distribuição de estresse atinge um máximo nas bordas do die, de maneira que se deve

evitar o posicionamento de transistores MOS nessas regiões. Transistores PMOS possuem pouca

dependência de suas propriedades com o estresse quando orientados ao longo de direções <100>. Esse

efeito não é suficientemente pronunciado a ponto de justificar disposições em diagonal, mas

transistores de casamento preciso podem se beneficiar de orientações pouco convencionais.

11. Não posicionar transistores próximo a dispositivos de potência.

Para propósitos de casamento entre transistores, qualquer dispositivo que dissipe mais de 50 mW

deve ser considerado como sendo de potência, e qualquer dispositivo que dissipe mais de 250 mW

como sendo de potência elevada. Transistores de casamento preciso devem ser posicionados sobre o

eixo de simetria de dispositivos de potência elevada em um arranjo de simetria ótimo. Transistores de

casamento moderado e preciso não devem ficar a menos de 250 a 500 μm do dispositivo de potência

mais próximo. Transistores que demandam um mínimo de casamento podem ficar próximos a

dispositivos de potência desde que sejam implementados com alguma forma de projeto com centróide

em comum.

27


12. Não posicionar contatos no topo da região de porta ativa.

Quando possível recomenda-se extender a porta de polisilício para além do fosso e posicionar os

contatos de porta sobre o óxido de campo espesso. Quando não for possível recomenda-se minimizar

o número e o tamanho de contatos de porta e posicioná-los na mesma posição em todos os

transistores.

13. Não posicionar trilhas de metal ao longo da região de porta ativa.

Em transistores de casamento preciso deve-se evitar a presença de trilhas de metal que cruzem a

região de porta ativa. Em casamentos menos críticos, deve-se usar trilhas dummy para que cada

segmento dos transistores casados seja cruzado no mesmo local.

14. Manter todas as junções de difusões profundas distantes da região de porta ativa.

O mínimo espaçamento de projeto entre a borda de um poço e um transistor MOS de casamento

preciso deve ser igual a duas vezes a profundidade da junção do poço. Em casamentos menos críticos

pode-se manter a mínima distância prevista nas regras de projeto do processo de fabricação.

15. Posicionar transistores de casamento preciso sobre os eixos de simetria do die.

A disposição de transistores de casamento preciso deve ser tal que o arranjo resultante possua um eixo

de simetria que se alinhe com um dos eixos de simetria do die. Se houver um grande número de

transistores a serem casados, então deve-se reservar as regiões ótimas para os dispositivos cujo

casamento for mais crítico para o funcionamento do circuito.

16. Conectar os segmentos de porta utilizando trilhas de metal.

Em transistores de casamento moderado e preciso recomenda-se a conexão de segmentos de porta por

trilhas de metal, ao invés de polisilício. Essa restrição não se faz necessária para casamentos menos

críticos.

17. Empregar dispositivos de óxido fino em vez de dispositivos de óxido espesso.

28


Alguns processos oferecem uma certa flexibilidade na escolha da espessura de óxido. Transistores

com óxidos de porta mais finos apresentam melhores características de casamento do que aqueles com

óxido de porta espesso. Sempre que as especificações do circuito permitirem, recomenda-se a

utilização de óxidos de porta mais finos.

18. Utilizar transistores NMOS em vez de transistores PMOS.

Os transistores NMOS prestam-se muito mais ao casamento do que os PMOS. Sempre que não houver

maiores implicações no funcionamento do circuito, deve-se utililizar transistores NMOS.

8 CONCLUSÃO

À primeira vista, um estudante que ainda não teve contato com circuitos integrados poderia deduzir

que o descasamento não é um problema de primeira ordem: As dimensões parecem tão pequenas, e os

processos tão rigorosamente controlados, que a influência de grandezas físicas tão imediatamente

associadas a fenômenos macroscópicos sobre esses dispositivos pode parecer desprezível.

Entretanto, a verdade é radicalmente outra. O descasamento muitas vezes se dá por mecanismos que

sequer são bem compreendidos. A influência de vários efeitos físicos indesejáveis sobre dispositivos

integrados é pronunciada a ponto de inviabilizar o funcionamento de um projeto aparentemente perfeito.

29


A razão para isso é um tanto tênue, mas fundamental. Os mecanismos físicos que regem o funcionamento

de dispositivos semicondutores são de domínio atômico. Parece evidente que defeitos físicos, dada a sua

natureza estocástica, terão efeito preponderante sobre o funcionamento de circuitos integrados.

Consideremos, por exemplo, um wafer qualquer. Tanto é verdade que ele possui diferenças em sua

espessura que, à luz, é possível observar padrões concêntricos semelhantes a arco-íris. Embora

microscópicos, esses defeitos alteram a forma como os dispositivos são implantados e fazem com que

variem as propriedades mecânicas ponto a ponto sobre o die.

Os gradientes térmicos desempenham papel fundamental no descasamento. A tensão de limiar é

grandemente dependente da temperatura. Se os transistores estiverem submetidos a temperaturas

suficientemente distintas, apresentarão tensões de limiar também distintas entre si, o que seguramente

comprometerá o casamento. Se este será comprometido a ponto de o circuito não apresentar o

desempenho desejado, é uma questão difícil de responder com certeza na maioria dos casos.

As técnicas de projeto são uma ferramenta fundamental no projeto de circuitos integrados e também

uma garantia muito mais do que razoável de funcionamento.

30


REFERÊNCIAS

[1] Alan Hastings, The Art of Analog Design, Pearson Prentice Hall, Upper Saddle River, New Jersey, 2006.

[2] Kwok K. Ng, Complete Guide to Semiconductor Devices, McGraw-Hill, New York, 1995.

[3] Sorab K. Ghandhi, VLSI Fabrication Principles: Silicon and Gallium Arsenide, John Wiley & Sons, New York, 1994.

31

instruções para o 2º encontro nacional de biomecânica · web viewalan hastings, the art of...

Documents