Nagy Istvn (BD1UNU)

ramkrpts hzifeladat Nagysebessg digitlis nyomtatott huzalozs lemezek

szimulcii

2005

1.Bevezet A mai korszer nagysebessg digitlis nyomtatott ramkrk tervezsnl, eltrbe kerl problmk, feldertsre kidolgoztak sokfle mdszert, amiket egyttesen Signal Integrity (jeltisztasgi), s Power Integrity simulciknak neveznek. Mieltt egy nyomtatott ramkrt legyrtannak, ellenrizni clszer, ezen problmk megltt: A vezetpnykon a terjed jelek a vevnl mg felhasznlhat paramterekkel rendelkeznek-e (reflexi anlzis) A klmbz vezetkek kztt csatols tjn terjed zaj szintje elegenden alacsony-e. A pcb-n lv tpeloszt hlzat impedancija a rendszer mkdsi frekvenciin, s nhny felharmnikusn elegenden alacsony-e (PDS). Ugyanez tbbrteg nyomtatott ramkrk esetben a lemez teljes skja mentn vizsglhat (impedancia-eloszls, szp 2D, 3D brk). Az ramkrk, fleg a nagyobb teljestmny processzorok, DSP-k, FPGA-k nagy zavarokat keltenek a tphlzatban. Ezek a folytonos tp-fldrteg-prokon hullmknt haladnak, mint egy tvvezetken, a szleknl visszaverdnek, maj visszajutnak a forrs helyre. Ha a PCB paramterei olyanok, akkor a hatsuk sszegzdik, nagyobb tskket okozva, s lehetetlenn tve az ramkr mkdst. Ez a rezonancia, vagy rezonns-md analzis. Bemutatsra kerlnek a szimulcik elksztsi mveletei, az IBIS modellek s szabvnyos lezrs-helyettestkpek felhasznlsva. A dolgozat tmja az is, hogy ezeket a szimulcis eredmnyeket hogyan lehet (kell), visszaforhatni a lemez tervnek mdost(gat)sba, hogy vgl az utols szimulcin is tmenve, mkdkpes formban legyrthat legyen az ramkr. Bemutatok nhny, a kereskedelemben kaphat programon elvgzett szimulcis eredmnyt. Ezek egy rszt n magam ksztem, ms rszt internetes forrsokbl szerkesztem be. A nagysebessg digitlistmakrn kt, nagyon hasonl, de nem teljesen azonos terletet lehet rteni: Az egyik a tvkzl hlzatok, (optikai s sima) s azok ramkrei, pl ETHERNET, mostanban fleg a gigabit/sec tartomnyban. Itt a kbelezssel, kbel-illesztssel, s csak soros adatfolyamokkal foglalkoznak A msik, a nagysebessg processzorok, DSP-k, memrik alkalmazsi terletei, fleg szmtgp-alaplapok, memria-buszok. Itt fleg prhuzamos, de soros adattviteli vonalakkal is foglalkoznak, nyomtatott ramkrkn. Ezt emlegetik gy, mint backplane-design, ahol vgl is komplex modulok sszektsre vannak a nyomtatott ramkrn a vonalak. Pl. egy SDRAM, akr ic, akr modul formban, az mr magban egy komplex rendszer. n ez utbbi, msodik tmval folalkozok a dolgozatomban inkbb. Ezt azrt emeltem ki, mert gy az rsombl hinyozni fognak, a fleg az els kategrira jellemz dolgok, ha esetleg valaki ppen ezeket keresn benne. 2. Elmleti alapok 2.1 eszkzk PCB vezetplyk: A nagysebessg digitlis ramkrkben, s a nagyfrekvencis analg ramkrk esetben is mr a nyomtatott ramkri vezetplyk is tvezetknek szmtanak. Hogy hol van a hatr, arra vannak kzelt kpletek. Pl analg ramkrk esetn azt mondjk, ha egy vezetk

2

hossza>/10, (msok szerint /100 a hatr) akkor tvvezetknek vehetk. Digitlis ramkrk

esetn nem a hullmhossz a meghatroz, hanem a felfutsi id. Itt ha ltcr

r 10

3.0 teljesl, akkor szmt tvvezetknek egy vezetk. Ms megfogalmazsban ha a

knykfrekvencira (r

kt

f 5.0= ), mint analg jelre teljesl, az els felttel akkor az mr tvvezetk. A knykfrekvencia az a hatr, ahol a digitlis jel spektruma letrik, itt kezd hirtelenebben cskkenni. Ez nagyon lnyeges, mert ez az egyik oka,

amirt egyltaln kln kell foglalkozni a nagysebessg digitlis tmval. Ezen hatrok alatt minden egyszer, a vezetkek valban csak egyszer vezetkknt viselkednek. A jelenlegi digitlis ramkrk esetben ezek a hatr-vezetkhosszak mr a nyomtatott ramkri vonalak hossznak tartomnyban vannak. Ilyenkor jelenik meg a reflexik kros hatsa, s ilyenkor kell gondoskodni meg-felel lezrsokrl, s arrl, hogy a vezet-keknek a hullmim-pedancija megfelel s lland legyen, a veze-tkek teljes hosszban, s esetleg a csatlakoz elemekben is. A micro-strip vezetpnyk a ny.h. lemezek kls rtegein lehetnek, a striplineok bels rte-geken (2 tp/fld rteg kztt 2 signal layer, egymsra merleges ir-nytssal), a coplanar waveguide-ok brhol. A hullm-impedancik a vezet-plyk w, s t mretei-tl, s a szigetel rtegek h vastagsgtl fggenek. Ezeket nem manulisan szoktk szmolgatni, hanem a tervezrendszernek megadjuk, hogy mekkora legyen egy adott vezetplya hullmimpedancija, s akkor az akkorra mretezi. (constraint-driven design, controlled impedance-routing.) Lezrsok Lezrs egy tvvezetk egyik vgre tett brmi. Ennek az impedancija, illetve a frekvenciafggse az impedancinak, lnyeges a rendszer mkdse, illetve a szimulcik szempontjbl. Teht nem az ramkrnket szimulljuk, hanem a vezetplykat. Ehhez kell a szimulcis szoftvernek nmi kis informci az ramkrnkrl. Nem annak a bels mkdse az rdekes most, hanem csak az ramkrk csatlakozsa a vezetkekhez. A lezrst megadhatjuk egy impedancival, mint a fenti brn, vagy Z(f) fgvnnyel, esetleg bizonyos szabvnyos lezrs-struktrk valamelyikvel, vagy IBIS-modell segtsgvel. A szabvnyos struktrknak 3 csoportja van: driver, s vev (receiver) oldali lezrsok,

3

vezetkvgi lezrs. A lezrs nem azonos a felhz (pullup)/lehz (pulldown) ellenllssal ltalban. Szabvnyos lezrsok:

1. nincs lezrs 2. soros lezrs (csak driver)

3. DC prhuzamos lezrs 4. Thevenin lezrs

5. AC prhuzamos lezrs 6. clamp-dids lezrs

A thevenin lezrsnl a Vt a lezrsi feszltsg (termination voltage), ami lehet +Vdd (pl. +5V, +3.3Vtpfeszltsg), vagy direkt erre a clra ellltott feszltsg. A thevenin lezrs clja mg az is, hogy a vonalat a vevnek a komparlsi szintjnek a krnykre hzza fel. A prhuzamos lezrs se csak fldre hzhat le, hanem Vt-re is lehet. Az ellenllsok ahol csak egy van ott Z0 rtkek, ahol 2 (Thevenin), ott 2*Z0. Az alkatrszeinket a szimulciban ezek valamelyikvel modellezzk, vagy ha bonyolultabbak, akkor az IBIS modelljkkel. IBIS-modellek: Ha bonyolultabb ramkrt illesztnk egy tvvezetkhez, akkor a szimulciban modellezhetjk az ramkrt pontosabban is, mint ahogy azt a szabvnyos lezrsokkal lehet. Vagy runk ilyen modell fjlt, de akkor hasznljk inkbb, ha egy ic-t illesztnk, s az ic-nek a gyrtja rendelkezsre bocsjtotta az adott ic-hez val IBIS-modell fjlt. Ezek a fjlok az adott ic egyes lbainak a viselkedst rjk le klmbz feszltsgek, s frekvencik esetn. ( I(U), U(t) pontokkal kzeltett fggvnyek, amiket tbbnyire mrsi eredmnyek, vagy SPICE szimulcis redmnyek alapjn ksztenek) Teht az ic bels mkdsrl semmit nem mond. Az nem is rdekes a nyomtatott ramkrk jeltisztasgi vizsglatainl. Szem-diagramok: A nagyobb sebessgeken, amikor mr ppen csak detektlhat pl. egy buszon tvitt adat, akkor a szem-diagramok alapjn lehet jl eldnteni, hogy mg hatreset-e a rendszernk, vagy mr teljesen mkdskptelen a tlzott szimblumkzti thalls miatt. Plda: DDR-memria prhuzamos adatbuszn (Agilent tech.)

4

Ezen a szem az brban lthat kis hatszg. Minl jobban kzelti a mrt bra ezt a hatszget, (vagy mg jobb ha egy ngyszget) annl jobb. Teht minl jobban nyitva van a szem annl jobb. Ehhez a mrt jelet dupln rajzoljk ki, rendesen, s ellenttes eljellel is, egy brba. Differencilis jeltovbbts: A differencilis jeltovbbtst, kis feszltsg-amplitdkkal (low voltage differential signaling) azrt talltk ki, hogy nagyobb adattviteli sebessgeket lehessen elrni ugyanolyan vezetkekkel. Elnyei: a visszafoly fld/tp-ramok egymstsemlegestik, emi hatsuk is kisebb. Az ilyen szabvny jelek kezelse prokban (i/o prok) trtnik. Van egy + s egy vezetk, rajta a feszltsg vagy kicsit nagyobb, vagy kicsit kisebb mint a vev komparlsi szintje (ami = a lezrsi feszltsggel is). Pre-layout analzisek: Ekkor mg csak kapcsolsi rajz szinten meglv rendszerben (ramkr, sszekttetsek) a tnyleges vezetkeket idelis tvvezetkekkel modellezzk, s szimullunk reflexikat. Post-layout analzisek: A huzalozs megtervezse utn mr a ksz huzalozsnak a tervezrendszer ltal szmtott tvvezetk paramterei helyettestdnek be a rendszer szimullsakor. Ekkor mr a vgleges ramkr mkdse modellezhet. Lehet reflexi analzist, thalls analzist, emi analzist vgezni. A tpeloszt hlzat is modellezhet pre s post-layout szimulcival. 2.2 Signal Integrity (jeltisztasgi) problmk 2.2.1 ramvisszafolysi utak Amikor ram folyik egy jelvezetken, akkor egy ugyanakkora ram folyik az egyik ic tpvezetkn, s a msik ic fldvezetkn is. Ha ez utbbi fldram tja vvol esik a jelvezetktl, akkor ramhurok alakul ki, ami induktv csatols tjn egyrszt zajt kelt ms ramkrkben, msrszt veszi az azok ltal kibocsjtott induktv zajt. Ha nincs kln fldrteg, vagy legalbb fldre kttt copperpour, akkor a fld az csak veze-tk. Ekkor gyelni kell arra, hogy a nagyobb ram ramkrk fldrama ne folyjk keresztl olyan vezetkszakaszon, amin egy kisebb ram, de rzkenyebb ramkr fldrama folyik. Ha van kln fldrteg, vagy legalbb fldre kttt copper-pour, akkor a fldramok ezek sikjban elvileg tetsz-leges ton haladhatnak a tpcsatlakoz fldpont-jhoz. Kis frekvencikon ez az t tbbnyire a legkisebb ellenlls t, vagyis a legrvidebb t. Nagyobb frekvencikon viszont ez az t a legkisebb induktivits t, vagyis a fldram igyekszik a hozz tartoz jelvezetkhez olyan szorosan haladni, amilyen

5

szorosan csak lehet. Ezt biztostanunk kell a szmra ha jt akarunk magunknak. Teht legyen szabad t fldfelleten minden jelvezetk alatt, ne legyen hurok. Ez az egyik oka a tbbrteg ramkrk alkalmazsnak. 2.2.2 Reflexik A reflexik hatsai a digitlis jelekre: bizonyos esetekben lasstjk a jelek felsutst, mskor lecseng rezgst okoznak (ringing). Persze idelis az az eset, amikor mind a forrs (driver), mind a terhels (receiver, vev) illesztve van a vezetkre. Ezt a gyakorlatban nem mindig engedhetjk meg magunknak, csak ha nagyon muszly.

Ha Rb=Z0Z0< Rt

Ha Rb

A hradstechnikban klmbsget tesznek kzelvgi s tvolvgi thalls kztt, de ott fleg rnykolt kbelek vannak, a digitlis nyomtatott ramkrk esetn viszont mindentt ki vannak tve egyms hatsnak a jelek. Ez az effektus meggtolhatja a jelek helyes detektlst, hibs mkdshez vezethet. Az analg referenciafeszltsgeket, s lass vezrljeleket is vdeni kell ellene, alultereszt szrssel, kisebb hidegt kondenztorokkal. 2.2.4 Tpeloszt hlzat (Power integrity) A tpvonalakon az egyes digitlis ic-k ramlkseket keltenek, amik a tpeloszt hlzat (prhuzamos) impedancijn zavarfeszltsget ejtenek. Ezek az ramok fleg a rendszer mkdsi frekvenciin, s nhny felharmnikusn, azon kvl kisebb frekvencikon (pipeline jelleg mkdsek, bels szmllk, lassabb rajel bels ramkrk miatt) jelentkeznek. Ezrt terjed az a nzet, hogy a tpelpszt hlzatokat frekvenciatartomnyban kell mretezni (a Cadence is ezt hrdeti). Ezt a zavarfeszltsget adott szint alatt kell tartani, hogy az ramkrk egymst, s a sajt maguk mkdst ne zavarhassk. Az ic adatlapokon tbbnyire +-5% trst engednek meg. Az ebbl add hiba: Uzavar(f)=Ztp.h.(f)*Iic(f). A zavarramot megsaccoljuk, (dI~IDD0) majd Z(f) et gy alaktgatjuk, hogy az eredmnyl kapott U(f) mninden pontban a frekvenciatengelyen a Uzavar(f) a Vdd*(+-5%) on bell maradjon. Az alaktgats gy trtnik, hogy egy SPICE AC analzissel vizsgljuk az ic tplbaihoz helyezend tphidegt kondenztor-bankot. Ez a kondenztorbank egyszeren tbb klnfle kondenztor prhuzamos kapcsolsval jn ltre. Ehhez persze a

kondenztorokat a nagyfrek-vencis helyettestkpkkel kell az ramkrben szimullni, amiben gy a soros induktivitsuk, s a soros ellenllsuk is szerepel. Ezt a kondenztorgyrtk adatlap-jairl lehet megtudni. Egy adott rtk (s tpus) kondenztor egy adott frekvenciasvban hat-sos, mint hidegtkondenztor. Ezrt kell tbbflvel lefedni a spektrumot.

A tpeloszt hlzatnak egy adott ic fel van egy soros impedancija is, ami j hidegtsek esetn csak konstans feszltsgesst eredmnyez. A PDS (power distribution system) mretezsnl a hlzat prhuzamos impedancijval foglalkozunk! Fontos megjegyezni, hogy ez az itt emltett zavarram, s feszltsg nem azonos a tptsknek nevezett jelensggel! Annak a megszntetse az ic tokozs helyes megvlasztsn mlik, nem a hidegtkondenztorokon.

7

2.2.5 Tprteg impedancia-eloszlsa A tbbreg nyomtatott ramkrknl a tpeloszt hlzat 2 dimenzis, s a sk minden pontjban vizsglhat. A fenti rszben lert szimulcit el lehet vgezni a sk minden pontjra, gy minden pontban meghatrozhat egy impedancia, amit az adott pontban lv ic lt a tphlzatbl. Persze egyszerre csak egy adott frekvencin, klnben mr 4D brt kapnnk. gy kapunk szp 3D brkat, vagy sznezett 2D brkat. Ezek alapjn gy lehet mdostgatni a lehelyezett kondenztorok szmt, s rtkeit, hogy pl. a sk minden pontjban egy adott hatrsk alatt maradjon az impedancia. Pontonknt ms is lehet ez a hatr, mivel az egyes ramkrk ms mrtk zavarramot keltenek. Azrt meg lehet adni egy globlis maximumot is az impedancira. Ennek a betartsra a lemezen el kell helyezgetni a nagyobb impedancia cscsok helyeire egy-egy kondenztort. Nagyobb frekvencikon (f>150MHz) mr a keremiakondenztorok sem hatsosak, itt mr csak a tp s a fldrteg kztti kapacits kpes hidegtknt mkdni. Ha az sem elg, akkor cskkenteni kell a szigetelrteg vastagsgt kztk. A jobb oldali brn ltszik, hogy ha vkonyabb a szigetelrteg, az maximlis impedancia is lejjebb megy (10m-rl 8m-ra, s a minimlis impedancit a kondenztor ESR-je hatrozza me, ami a 2. brn nagyobb) Egyes programoknak ha megadjuk, hol milyen zajforrs van a pcb-n, akkor szimullni tudja a zajszint-eloszlst a tp/fld rtegeken:

Ezen az brn lthat, hogy az ic-k felfel, a hidegtkondenztorok lefel hzzk a zajszintet. 2.2.6 Tprteg-rezonancik Az ramkrk, nagy zavarokat keltenek a tphlzatban. Ezek a folytonos tp-fldrteg-prokon hullmknt haladnak, mint egy tvvezetken, a szleknl visszaverdnek, majd visszajutnak a forrs helyre. Ha a PCB paramterei olyanok, akkor a hatsuk sszegzdik, nagyobb tskket okozva, s lehetetlenn tve az ramkr mkdst. Ez a rezonancia, vagy

8

rezonns-md analzis. Ezt lehet idtartomnyban is analizlni, illetve maximlis zaj-amplitdt kirajzoltatni. Nzznk meg egy ilyen zavarterjedst idtartomnyban:

1. 2. 3.

4. 5. 6.

2D-b

en u

gyan

ez:

csc

scs

rt

kek:

Az elz kpsor 1 darab impulzus hatst mutatta. Rezonancia akkor alakulhat ki, ha peridikusan jnnek az impulzusok. Peridikus gerjesztskor, ma a cscsrtkeket vizsgljuk, hamar eltnnek az brbl a rezonns helyek, s ott a zaj-amplitdk adott frekvencij gerjesztsre. Ez ellen 3 dolgot tehetnk: Hidegt kondenztorok elhelyezse, osztott tprteg (nveli a rezonanciafrekven-cikat), alkatrszek jraelrendezse. Mg egy lehetsg, ha frekvenciatartomnyban vizsgldunk: melyik pontban mekkora a rezonanciafrekvencia. Pl. ahol f=100MHz, oda ne tegynk 100MHz-en fut ramkrt. 2.2.7 Stub-ok hatsai Stub: vezetklegazs. Ez lehet akr egy buszlegazs, egy res csatlakoz, vagy egy tllg via (pl 2 kzeli rteg kztt vezeti t a jelet a via, de tllg a kls rtegekig). Ezeknek a kilg (tv)veze-tkvgeknek a vgrl visszaverdik a jel, s csillaptja az eredeti jelet (insertion loss, S21). Ezrt ha lehet ne hasznljunk mindig tmen vit.

9

Az brn egy 12 rteg ramkrben megvalstott ktfle via-megolds lthat. 2.2.8 Jitter Digitlis rendszerekben szinkronizcis problmkat okozhat a jitter, vagy fzis-zaj. Ez egyszeren azt jelenti, hogy a jelek fel/lefut lei nem ott lesznek a vevben, ahol kellene lennik, hanem hol korbban, hol ksbb. Ez a fzis zaj 2 komponensbl ll: az egyik Gauss-eloszls (a jelre rl amplitd-zajbl ered), a msik a szimblumkzti thallsbl addik, s mindig az tvinni kvnt adatsorozattl fgg.

2.2.9 Skew Szinkron digitlis rendszerekben fontos lenne, hogy minden egysghez egyszerre rjen oda az rajel, de ez az eltr vezetkhosszak miatt nem lehetsges (futsi id eltrs), gy az egyik egysg elbb rzkeli, s reagl az rajelre, mint mondjuk egy msik egysg. Ezt szoktk vezetplya-hossz kiegyenltssel kezelni. Amelyik vezetk a leghosszabb, az marad, de a rvidebbeket a tervezprogramok megtoldjk annyival, hogy egyenlk legyenek. Ezt gy oldjk meg, hogy beiktatnak egy kis meander alak vezetkdarabot. Kis cikk-cakkok lthatk az ilyen ramkrkn. Pin skew: ha a megrkez rajel felfutsi ideje nem egyenl a lefutsi idvel. Ekkor a kitltsi tnyez . Egyes processzorok ezt nem szeretik (pl megadjk, hogy +-5% lehet).

%50 2.2.10 EMI Az egyes vezetkek rdi ad s vev antennaknt is mkdnek, ha a hosszuk legalbb

olyan rvid, hogy a jelnkre: 4r

pdtt igaz. ekkor lesz a vezetk negyedhullm

ad/vevantenna. 3. Szimulcis mdszerek: 3.1 Reflexi-analzis A reflexi-analziskor a szimultorok a nyomtatott ramkri vezetkeket szimulljk, nem az ramkrk tnyleges mkdst. gy kzlni kell a szimultorral, hogy milyen lezrst akarunk betenni pluszban, illetve meg kell adnunk az ic-k IBIS-modelljeit. Esetleg nhny szabvny IBIS-modell kzl vlaszthatunk. Ezutn a szimultor egy tbbnyire ngyszgjel gerjesztst ad a vezetk egyik vgre (driver), s a tbbi vgen szmtja a jelalakokat. (id vagy frekvenciatartomnyban) Ez a ngyszgjeltvitel, ami majdnem ugyanaz, mint egy digitlis adatsor tvitele, azzal a klmbsggel, hogy nem veszi figyelembe a szimblumkzti thalls hatsait. Vagyis hogy pl. ha 1110 adasor jtt, akkor mskpp alakulnak az utols bitidben a feszltsgszintek, mintha pl 1010 sorozat jtt volna. Mindig ic-lbtl ic-lbig (i/o

10

buffer-tl/ig) szimullunk, s mindig vezetkeket. A kt dolog nem mindig egyrtelm pl. egy ic-kimenet s egy ic-bemenet kztt van kt vezetk szakasz (net) s kztk egy ellenlls. Az ellenlls is rszt vesz a szimulciban, de a kt vezetk kzl egyszerre csak az egyiken vizsgljuk a jelalakokat (minden vgpontban). 3.2 thalls-analzis Hasonl az elzhz az inicializlsa (lezrsok, IBIS fjlok), csak meg kell adni egy agresszor, s egy ldozat vezetket. Az agresszorra a driver oldalon radja a vizsgl-ngyszgjelet, az ldozat vezetken a vev oldalon pedig szmtja a csatols tjn bekerlt zavarfeszltsget. A redszerek mkdsnek fels hatra az (a jel-felfutsi id), ahol az thallott zaj, mrtke nagyobb az i/o szabvnyban (TTL, ECL) rztett hatrrtknl, mert ekkor veszlybe kerl a jelszintek biztonsgos detektlsa. Ezenkvl az thalls jittert is okoz, ami szintn cskkenti a rendszer teljestkpessgt. Ennek a jitternek a hatst szem-diagramon clszer megfigyelni, s az egyes rendszertpusok specifikciival sszevetni. 3.3 Spice analzis Tbbnyire pre-layout analzisekre alkalmazhat mdszer. (Pspice, Hspice) 3.4 PI analzis Kondenztorbank mretezshez spice alap szimulci (egyszer AC analzis) a megfelel, de tbbrteg ramkrkben kondenztorok elhelyezsnek a vizsglatra mr post-layout szimulcikra van szksg. Ezeket lehet idtartomnyban megjelentve vizsglni, vagy cscsrtkeket detektltatva a szimulcis szoftverrel. 3.5 Idztsi analzis A vezetkek terjedsi ksleltetseibl (vezetkhosszal arnyos), s a reflexikbl ered (eltr) felfutsi id-lassulsok, rezgs (ringing) esetn lass lecsengs egyttesen azt eredmnyezik, hogy a vev ksbb detektlja a jelet, mint ahogy azt az ad (driver) kiadta. Ezen ksleltetsek egyttesen befolysoljk egy digitlis rendszer mkdst, s fels mkdsi hatrfrekvencijt. Ezrt van szksg ilyen idztsi (timing) analzisekre. Ezen jelensgek hatsai: skew (terjedsi id eltrs), lass vlaszid (jel oda+jel vissza). Szinkron rajel rendszereknl azt kell vizsglnunk, hogy adott idn bell legyen az egysgek vlaszideje, s hogy a jelterjedsi ksleltetsek kzel azonosak (eltrs, skew egy adott hatron bell) legyenek a vezetkgakban. A sebessg fels korltja a terjedsi id a legtvolabbi eszkzig. A hosszkiegyenlts miatt, amit ilyenkor alkalmazni sziktak, a kzelebbi eszkzkig is uganekkora lesz a ksleltets. Az adsi/vteli jeleket szemdiagramon vizsglva, ha mr nem elg nyitott a szem, akkor elrtk a rendszer teljestkpessgnek (throughput) a fels hatrt. Ms mdszer, ha a szimultor megvizsglja az sszes terjedsi idt a rendszerben, s tblzatos formban (timing spreadsheet) kzli. Ebbl lthat, hogy mekkora lett a maximlis ksleltetsi id, amibl a max mkdsi frekvencia szmolhat. Forrsszinkron rendszerek esetn mr msra kell gyelni. Pl. DDR-SDRAM memriabuszok esetn. Itt minden ad-vev pr kztt kln van rajelvezetk, kiegyenltett hosszakkal. A terjedsi id akr nagyobb is lehet, mint az rajel peridusideje. Itt a reflexik hatsai, s az rajel-adatjel terjedsi idklmbsge (clock to data skew) korltozzk a teljestkpessget. A vteli oldalon a jelnek a szemdiagramja legyen elg nyitott. Aszinkron rendszerek: itt a clock-data-skew sem korltoz, viszont a reflexik mg igen.

11

4. Szimulcis szoftverek: 4.1 Az Altium Protel 2004 Az Altium cg nyomtatottramkr-tervezrendszere a Protel2004 alkalmas spice szimulcira, pre/post layout reflexi-analzisre, s thalls-analzisre.

Az egsz analzis a Sinal integrity-menponttal indul. Ekkor analizlja tolerancikra az sszes vezetket (reflexik). Kijelzi, hogy melyik ment t. Reflexi analzisnl (az brn is ez van) hozzadjuk a vizsglni kvnt neteket a jobb oldali listhoz, a Signal Integrity ablakban. Megadhatunk lezrsokat, amikkel kiprobljuk az ramkrnket. De elszr lezrsok nlkl analizljunk. Ha gy nem megfelel az ramkrnk, mg kiprblhatjuk klmbz lezrsok alkalmazsa milyen eredmnyt ad. Ha gy megtalltuk a megfelel lezrsokat, akkor azokat be is pthetjk a tervnkbe. Majd a reflections gombra kattintva a bal fels brk rajzoldnak ki. A listban lthatk az egyes net-ek, s az, hogy melyik ment t a vizsglaton. Ehhez meg lehet adni hatradatokat, pl max tllendls, max felfutsi id. Az ramkrszerkesztben meg kell adni az egyes alkatrszekhez az IBIS modelleket az analzis eltt. A kijelzett diagramokat a kvetkez kppen kell rtelmezni: egy bra= melyik ic-lb, melyik net-en. Ezeken bell a klmbz vonalak: ugyanazon pont feszltsg-idfggvnye, de klmbz lezrsok esetn. thalls analzisnl megjelenti oda-vissza, a vizsgl jeleket, s az abbl thallott zavarjeleket. Ehhez legalbb kt netet kell hozzadni a vizsglandk listjhoz, s megadni egy agresszort kzlk.

12

Amg a kapcsolsbl nincs behuzalozott nyomtatott ramkr, addg a vezetkeknek impedancia/hossz paramtereket fixet ad a program. Amint behuzaloztuk, onnatl az analzisbe a valdi fizikai rtkek kerlnek. A program tmogatja a constraint-driven design-nek nevezett mdszert, ahol megadhatunk elre tolerancikat (Z0, max tllendls, vezetkksleltets belltsa adott rtkre), amin bell kell tartani az ramkrt, majd az autorouter ezt is figyelembe veszi huzalozskor. Ezt a Design Rules ablakban lehet megtenni. 4.2 A Cadence Allegro PCB-SI (Specctraquest) A Cadence a szoftvercsomagjait elgg eldarabolta. Az egyes funkcikat kln programok, modulok valstjk meg. Sigxplorer: Fleg a pre-layout szimulcik eszkze. A huzalozstervezs eltt meghatrozhatk a rendszer-mkdsi peremfelttelek, pl clock skew hatsai, idztsi architektrk tesztelhetk vele. A pcb tervben csak az itt lefixlt feltteleket kell majd betartani. Rsze a Sigwave hullmforma megjelent ablak, S-paramter elllt (vezetkekre: insertion loss, return loss. Ezeket frekvencia-tartomnyban a Sigwave jelenti meg), Spice alap szimultor, via model genertor -a stub-hatsok feldertsre s kzbentartsra. Megszerkeszthetjk a rendszernk modelljt benne, s szimullhatjuk is (Spice, Sigwave), vagy az allegro szerkesztjbl is elllthatunk a Sigxplorer szmra (.top) topolgia-fjlokat (tools>topology extract, majd view), s azon keresztl szimullhatjuk. (a lenti brn is ilyen van) Ekkor flig pre-flig post-layout a szimulcink, mert a hullmimpedanciinkat a megadott knyszerek alapjn (Constraint managerben megadott rtkek) helyettesti be, vagy kiszmtja a vezetkszlessgek, s rtegvastagsgok alapjn, mg a vezetkhosszakat a huzalozstervezs utn lemrt hosszakkal veszi be a modelljbe. A teljes post-l. szimulci az lenne, ha mindent a behuzalozott ramkr alapjn szimullna. Ekkor mr trszmtsokrl lenne sz, ami bonyolultabb gy. Ezzel a mdszerrel meghatrozhatjuk a max ksleltetseket, felfutsi idket a rendszerben, s azok egyttes hatsait, (clock skew) amik a rendszer maximlis sebessgt hatrozzk meg. Fleg nagy bonyolultsg rendszerekben ilyen analzis elengedhetetlen. Pl. szinkron rendszerekben a max ksleltets jval kisebb kell legyen, mint az rajel peridusideje (SDRAM), forrsszinkron rendszerekben (pl. DDR memrik buszai) csak a skew rtkre kell hogy igaz legyen, s ott a vezetkhosszakkal jtszadozva minimalizlhatk az ilyen hatsok. Pl. egyenlv tesszk az egyes clk vezetkeket, meander alak ksleltet vonalak beiktatsval (ezeket a tervezrendszer teheti bele automatikusan).

13

Tools>topology extract

Az i/o tpusra bal click, ekkor megjelenik a StimulusEditor. Belltjuk a stimulust, majd ok, simulate

Allegro Sigxplorer Sigwave A Sigwave nem csak megjelenti a szimulcis eredmnyeket, de a kapott jelalakokon sszetett jelfeldolgozsi, jel-analzis feladatokat is el lehet vgezni. Pl. ablakols, FFT szmts Tervezsi-szably szerkeszt (Constraint manager):

Meg lehet adni huzalozsi paramtereket: hullmimpedan-cia, max ksleltetsek, max tllendls, s egyb jeltisz-tasggal kapcsolatos perem-feltteleket, tolerancikat. A differencilis jelprok kezelst is itt adhatjuk meg a programnak. Az egyb tervezsi szablyokat nem itt llthuk be.

Model integrity: IBIS m ellek szerkesz-tsre alkalmas modul. A fjlokat szvegesen lehet szerkeszteni, de grafikusan is meg lehet jelenteni.

od

14

Floorplanner: Grafikus PCB szerkeszt, az egyes huzalozsi stratgik kiprblsra. EMControl, Signoise: Az allegro pcb editorbl menknt elrhet az emc analzis. (Ugyanitt rhet el az thalls-analzis is. A Signoise rsze mindkett.) EMI problmk, zavarforrsok lokalizlsra, EMC-tervezsi szablyok megadsra.

Emwave

Tphlzatban zavarok idbeli terjedst lehet gejelenteni az EMWave (Signoise-ban) ablakkal. Ez tp-fldrteg-prokat analizl. Pcb-PI option: Tprendszerekben fellp zajok szimullsra, PDS-impedancik meghatrozsra. Meg lehet vele hatrozni a szksges hidegt-kondenztorok rtkt, szmt, s helyt. Szimulcik: single node (1 db ic s egy tphlzat-impedancia), multinode (tbbrteg esetben tprteg tbb pontjn vgez szimulcit). Ehhez tartalmaz kondenztor-knyvtrakat. DesignLink: Az Allegro lehetv teszi, hogy en csak egy nyomtatott ramkrt szimulljunk egyszerre, hanem tbb egymshoz kttt ramkrt. (Multiboard design) Pl. szmtgp alaplap+memriamodulok+egyb krtyk+tpegysg+a kztk lv vezetkek -egytt szimullsa. A klmbz verzik kpessgei:

15

4.3 Az Ansoft Siwave A kpen egy osztott tprteg (split powerplane) szimulcija lthat. Tprteg-zajszint, s thalls jelvezetkekre id s frekvenciatartomnyban. Sajt pcb szerkesztje is van, de van import is, ms tervezrendszerekben tervezett teljes ramkrkhz (br ehhez kln meg kell venni az AnsoftLinks nev konvertl programot). Akrcsak a Sigrity Speed2000 programja. Kpes tprteg-impedanciaeloszlst, thallsokat, rezonns mdokat, szigetelanyagok frekvenciafggst szimullni. Megtallhat benne egy nagy kondenztor-knyvtr is, amely tartalmazza tbb mint 1200 tpus kondenztor frekvenciafgg tulajdonsgait. Idelis kiegszts egy nagyobb tervezrendszerhez, pl. Protel, Orcad. Sajnos mg demo verzit sem lehet belle letlteni.

16

4.4 A Sigrity Speed 2000 Ez a program post-layout szimulcis kiegsztseket knl a nagyobb, de ilyen tren hinyosabb tervezrendszerekhez. Utdja a Speed97 programnak. Kt lehetsg van a szimulcira: egyik, hogy a Generator nev programjval megszerkeszjk a nyomtatott ramkrt, a msik hogy ksz tervet importlunk ms programokbl, pl Cadence Allegrobl.

4.5 A MentorGraphics Hyperlynx s QuietExpert Hyperlynx: Az elz ketthz hasonl alkalmazsra terveztk, viszont csak reflexit s thallst szimull (legalbbis a demo verzi, ami nekem volt).

A QuietExpert: EMC analiztor A szoksos EMC feladatokhoz.

17

5. sszefoglals: A legteljesebb szimulcis szoftverek ltalban nem a legjobb tervezrendszerekben vannak. Egyenlre. gy meg kell mindenkinek tallnia a megfelel prostst, tervezrendszer+SI/PI szimultor. Taln csak a Cadence Allegro-Specctraquest a kivtel, persze az is csak akkor, ha minden licenszet megvesznk hozz. A nagysebessg digitlis tervezsben elengedhetetlen ezen programok hasznlata, mert enlkl a tervezs szinte szerencsejtk. A jobb tervezprogramokban szablyknt lehet megadni pl hullmimpedancikat, egyebeket de a ksz terv szimulcijt is rdemes elvgezni. Sokkal kivitelezhetbb mdszer, mint egy prototpuson mregetni, fleg hogy azzal nem is frnk hozz a bels rtegekhez, illetve a nagyobb sebessgeken a mrs sem lenne egyszer, vagy tl drga lenne, ha egyltaln el lehet vgezni minden mrst. 6. Felhasznlt anyagok: jsgcikkek: Tolerance calculations in power distribution networks Istvan Novak Ph.d., Characterisation of via structures in multilayer printed circuit boards Taras Kushata, Reviewing the basics of microstrip lines Leo G. Maloratsky, Optimum Placement of Decoupling Capacitors on Packages and Printed Circuit Boards Under the Guidance of Electromagnetic Field Simulation - Yuzhe Chen, Zhaoqing Chen and Jiayuan Fang. Alkalmazsi lersok: Fairchild semiconductors (Backplane designers guide), Agilent Technologies inc. (Designing and validating high speed memory buses - Gregg Buzard, Measuring jitter in digital systems ) , Xilinx (Virtex-4 PCB designers guide), Infineon (EMC design guideline for microcontroller board layout). Szoftcer lersok: Ansoft (Siwave adatlap), Cadence (Allegro pcb SI210, 230, 630, 610, PI-option adatlapok). Trial s demo szoftverek: Altium, Sigrity, MentorGraphics, Ansoft. Egyetemi licenszels szoftverek: Cadence Knyvek: High speed digital design Howard Johnson Ph.d.

18