optimizacija logičkih funkcija korištenjem karnaughovihmapalejla-bm.com.ba/pls/pred_pls_3.pdf ·...

35
Optimizacija logičkih funkcija Optimizacija logičkih funkcija korištenjem Karnaughovihmapa Vanr.prof.dr.Lejla Banjanović- Mehmedović

Upload: others

Post on 10-Sep-2019

1 views

Category:

Documents


0 download

TRANSCRIPT

Optimizacija logičkih funkcija Optimizacija logičkih funkcija korištenjem Karnaughovih mapa

Vanr.prof.dr.Lejla Banjanović-Mehmedović

Sadržaj izlaganja

� Optimizacija logičke funkcije Karnaughovim mapama

� Primjeri realizacije optimalnih logičkih funkcija� Primjeri realizacije optimalnih logičkih funkcija

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Optimizacija logičke funkcije

� Booova algebra, Karnaughove mape - metode logičke simplifikacije.

� Karnaughove mape reduciraju logičke funkcije brže i lakše u poređenju sa Boolovom algebrom. lakše u poređenju sa Boolovom algebrom.

� Cilj logičke simplifikacije (optimizacije) -minimizacija troškova rješenja.

� Logička simplifikacija po najnižoj cijeni postiže se eliminacijom komponenti

� najmanji broj logičkih kola i

� najmanji broj ulaza po logičkom kolu.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Minimizacija logičkih funkcija

Karnaughovim mapama� Grafičke metode minimizacije logičkih funkcija –

Veitchove ili Karnaughove mape.

� Ove dvije metode se razlikuju samo u redoslijedu označavanja pojedinih polja, ideja potekla od Veitch-a, u označavanja pojedinih polja, ideja potekla od Veitch-a, u literaturi oba naziva.

� Karnaughova metoda se zasniva na Karnaughovim mapama, odnosno grafičkom prikazu logičkih funkcija. Sadrže polja za n promjenljivih, tj. broj polja je jednak broju mintermi u tablici istine.

Copyright: Lejla Banjanovic-MehmedovicProjektovanje logickih sistema

2n

Karnoove mape

• Dvodimenzionalna forma Bulove kocke (n-kuba)

• Ukazuju na susjedstvo binarnih kombinacija što olakšava identifikaciju podkubova

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Minimizacija logičkih funkcija

Karnaughovim mapama

� Karnaughove mape crtamo tako da za svaku kombinaciju ulaznih promjenljivih, u odgovarajuće polje, upisujemo vrijednost funkcije za tu kombinaciju.

� U polja upisujemo samo vrijednost funkcije koje su jednake logičkoj 1, a u praznim poljima se podrazumjeva vrijednost 0 logičke funkcije.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Karnoova mapa za dvije promjenljive

� Minterme u mapama su definisane algebarskim izrazima a poredane su tako da se susjedna polja razlikuju samo za jednu bit poziciju.

� Sažimanje se ona polja, koja su susjedna, formirajući par, koji čini konturu od dvije jedinice ili nule.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

koji čini konturu od dvije jedinice ili nule.

Minimizacija logičkih funkcija

Karnaughovim mapama

� Sve jedinice (nule) date logičke funkcije moraju biti prekrivene minimalnim brojem najkraćih konjukcija (disjunkcija) (prostih implikanti), odnosno što većim konturama. Pri tome isto polje smije biti pokriveno sa više konturama. Pri tome isto polje smije biti pokriveno sa više kontura.

� Konture mogu biti horizontalne ili vertikalne, mogu biti sa desne i lijeve strane, sa gornje i donje strane dijagrama, u četiri ugla dijagrama, ali nikada dijagonalne.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Karnoova mapa za tri promjenljive

Primjer optimizacije logičke funkcije sumatora za 3 ulazne

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

� Primjer optimizacije logičke funkcije sumatora za 3 ulazne varijable

Minimizacija logičkih funkcija

Karnaughovim mapama

� Kontura koja obuhvata par jedinica (nula) u Veitchovim dijagramima, iz analizičkog izraza funkcije elimiše jednu promjenljivu koja se pojavljuje u afirmaciji ili negaciji.ili negaciji.

� Četvorka jedinica (nula) u Veitchovom dijagramu, iz analitičkog izraza funkcije eliminiše dvije promjenljive koje se pojavljuju u afirmaciji ili negaciji.

� Kontura od osam jedinica (nula) u Veitchovom dijagramu, iz analitičkog izraza funkcije eliminiše tri promjenljive koje se pojavljuju u afirmaciji ili negaciji.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Karnoova mapa za četiri promjenljive

� Primjer optimizacije logičke funkcije komparatora za 4 ulazne varijable

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Karnoova mapa za pet promjenljivih

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Minimizacija logičkih funkcija

Karnaughovim mapama

� Kada se u konturi Veitchovog dijagrama pojavljuje promjenljiva i u afirmaciji i u negaciji, tu promjenljivu treba eliminisati iz analitičkog promjenljivu treba eliminisati iz analitičkog izraza funkcije.

� Promjenljiva koja je ista u svim poljima jedne konture, mora biti u konačnom analitičkom izrazu.

� Nedostatak metode: Teško napraviti kao formu, pa nije pogodna za programiranje na računaru.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjeri kreiranja kontura za četiri

promjenljive

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjeri logičke optimizacije na dva

načina

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

� Oba rješenja imaju isti minimalni trošak logičke realizacije

� Oba rješenja imaju isti minimalni trošak logičke realizacije

Realizacija logičkih funkcija u TTL vs.

CMOS logici� Bolje rješenje zavisi od kompleksnosti i tipa korištene

logičke familije.

� SOP rješenje je obično bolje kada se koristi TTL logička familija pri čemu su NAND gejtovi bazne logička familija pri čemu su NAND gejtovi bazne komponente, koje rade jako dobro u SOP implementaciji.

� POS rješenje je prihvatljivije kada se koristi sa CMOSlogičkom familijom, pri čemu su sve forme NORgejtova raspoložive.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Procedura konstrukcije NAND-NAND

logike umjesto AND-OR logike

1. Formirati reducirani SOP logički dizajn.

2. Pri dizajniranju SOP dijagrama zamjeniti sve gejtove (iAND i OR) sa NAND kolima.AND i OR) sa NAND kolima.

3. Neiskorišteni ulazi trebaju biti povezani na logičku jedinicu.

4. Označiti pakete integrisanih kola sa U1, U2,.. itd.

5. Pridružiti brojeve pinovima ulaza i izlaza svakog gejta.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjer 1: Optimizacija SOP i POS formi

Optimizirati logičku funkciju, kreirajući rezultat u SOP i POS formi.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Logička realizacija optimizacije SOP i

POS formi sa AND i OR kolima

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

POS rješenje

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

SOP rješenje

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjer 2: Solarni sistem zagrijavanja

� Sunce zagrijava solarni kolektor, koji može prenositi toplotu u termo-akumulacijske blokove kamenja (za pohranjivanje toplote) ili direktno u kuću.

� Ventilator VBP se koristi za pomjeranje topline iz kamenih blokova u prostoriju

� Ventilator VSP se koristi za pomjeranje topline iz solarnog kolektora u prostoriju

� Ventilator VSB se koristi za pomjeranje topline iz solarnog kolektora u kamene blokove

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjer 2: Solarni sistem zagrijavanja

� Postoji nekoliko senzora koji daju nekoliko signala:

� Kada prostorija treba toplotu, signal T postaje TRUE. Ovaj signal se dobija od temperaturnog senzora (termostata) u prostoriji.prostoriji.

� Kada je kameni blok topliji od prostorije (može davati toplotu), B>P signal je TRUE. Ovaj signal se dobija komparacijom dvije vrijednosti temperature (dva temp. senzora). Ista logika se koristi i za:

� Signal S>P – kada je solarni kolektor topliji od prostorije

� Signal S>B – kada je solarni kolektor topliji od kamenih blokova.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjer 2: Solarni sistem zagrijavanja

T (A) B>P (B) S>P (C) S>B (D) VBP VSP VSB

0 0 0 0 0 0 0

0 0 0 1 0 0 1

0 0 1 0 0 0 0

0 0 1 1 0 0 1

0 1 0 0 0 0 0

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

0 1 0 0 0 0 0

0 1 0 1 0 0 1

0 1 1 0 0 0 0

0 1 1 1 0 0 1

1 0 0 0 0 0 0

1 0 0 1 0 0 0

1 0 1 0 0 1 0

1 0 1 1 0 1 0

1 1 0 0 1 0 0

1 1 0 1 1 0 0

1 1 1 0 1 1 0

1 1 1 1 1 1 0

Primjer 2: Solarni sistem zagrijavanja

� Minimizacija pomoću Karnaugh-ovih mapa

AB\CD 00 01 11 10

00 0 0 0 0

01 0 0 0 0

AB\CD 00 01 11 10

00 0 0 0 0

01 0 0 0 0

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

11 1 1 1 1

10 0 0 0 0

11 0 0 1 1

10 0 0 1 1

AB\CD 00 01 11 10

00 0 1 1 0

01 0 1 1 0

11 0 0 0 0

10 0 0 0 0

f(VBP) =ABf(VBP) =ACf(VSB) =A'D

Primjer 2: Solarni sistem zagrijavanja

� Prikaz minimalne forme funkcije (korištenjem Boolova algebre i Karnoughove mape):

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Minimizacija nepotpuno definisanih

logičkih funkcija� Za neke logičke funkcije tablica istine sadrži kombinacije

ulaznih promjenljivih za koje izlazni nivo nije bitan ili se nikada ne pojavljuje odnosno može imati vrijednost logičke 1 ili 0.

� Kod takvih funkcija neke kombinacije ulaznih signala se nikada ne pojavljuju, tako da nije definisan logički nivo izlaza, pa se njegova vrijednost može proizvoljno izabrati.

� Ovo su tzv. nepotpuno definisane logičke funkcije, a nedefinisane ulazne ili izlazne kombinacije nazivamo zabranjene kombinacije. Proizvoljnost izbora je ograničena konačnim ciljem, tj. realizacija najracionalnije strukture mreže u postupku minimizacije.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Minimizacija nepotpuno definisanih

logičkih funkcija

� U Karnoughovu mapu prvo upisujemo 1, zatim zabranjene kombinacije (x) i na kraju 0.

� Pri nalaženju MDNF polazimo od optimalnih kontura Pri nalaženju MDNF polazimo od optimalnih kontura jedinica, uključujući u njih i zabranjene kombinacije, ako je potrebno. Konture gradimo dok ima nepokrivenih jedinica. Od preostalih zabranjenih kombinacija ne treba praviti nove konture.

� Sličan pristup za MKNF, ali konturama pokrivamo nule.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjer 3:� Logika uključenja lampica za stacionarni bicikl u muzeju.

� Ako vozač uvećava brzinu pedaliranja, uključuju se lampice. Ako nema kretanja, ni jedna lampica nije uključena. Ako se brzina uvećava:

� do 5km/h), prvo se pali L1;

� u rasponu od 5 do 10km/h pale se L1 i L2;

u rasponu od 10- 15 km/h pale se L1, L2 i L3; � u rasponu od 10- 15 km/h pale se L1, L2 i L3;

� u rasponu od 15- 20 km/h pale se L1, L2, L3 i L4;

� Z abrzinu veću od 20km/h, maksimalno može biti uključeno svih 5 lampica. Kada napon dodje do maksimuma, nema daljeg uvećanja iza ove granice.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjer 3:A B C Y Lampe

0 0 0 0 0

0 0 1 1 L1

0 1 0 1 L1 L2

0 1 1 1 L1 L2 L30 1 1 1 L1 L2 L3

1 0 0 1 L1 L2 L3 L4

1 0 1 1 L1 L2 L3 L4 L5

1 1 0 * *

1 1 1 * *

Copyright: Lejla Banjanovic-Mehmedovic

..( )

( )..( )

Y ABC ABC ABC ABC ABC SDNF

Y A B C SKNF

= ∨ ∨ ∨ ∨= ∨ ∨

Projektovanje logickih sistema

Primjer 3:

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjer 3:

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjer 4� Drvene letve različite dužine putuju transportnom

trakom i potrebno je napraviti logičko kolo koje letve izvan granice tolerancije (min<L<max) sklanja sa trake. Letve koje su u granicama tolerancije ostaju na traci, ali se pali signalna lampica OK. Signal OK traje dok se ne pojavi nova letva ili dok stara potpuno ne napusti traku. Razmak između dvije letve na transportnoj traci je uvijek veći od MIN.je uvijek veći od MIN.

� Pored je mehanička ruka DUG koja letve koje su unutar granica L>max skida sa transportne trake u jednu stranu, a letve koje su L<min druga ruka KRATgura u drugu stranu.

� Kao ulazni senzori se koriste 4 fotoćelije A1, A2, B1, B2koji su postavljene kao na slici.

� Pretpostaviti da senzor registrira „TRUE“ kada postoji objekt unutar polja senzora.

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjer 4: Tabela istinitosti

A1 A2 B1 B2 DUG KRAT OK

0 0 0 0 0 0 0

0 0 0 1 0 0 0

0 0 1 0 0 1 0

0 0 1 1 0 0 0

0 1 0 0 0 0 1

0 1 0 1 X X X0 1 0 1 X X X

0 1 1 0 0 0 1

0 1 1 1 0 0 0

1 0 0 0 0 0 1

1 0 0 1 0 0 0

1 0 1 0 0 1 0

1 0 1 1 0 0 0

1 1 0 0 0 0 1

1 1 0 1 0 0 0

1 1 1 0 0 0 1

1 1 1 1 1 0 0

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Primjer 4: Optimizacija Karnoughovim

mapama

A1'A2' A1'A2 A1A2 A1A2'

B1'B2' 1 11

B1'B2 X

A1'A2' A1'A2 A1A2 A1A2'

B1'B2'

B1'B2 X

B1B2.

B1B2' 1 1

Projektovanje logickih sistema Copyright: Lejla Banjanovic-Mehmedovic

Signal OK minimiziran:

A2B'

2+ A

1B'

1B'

2

B1'B2 X

B1B2.

B1B2' 1 1

Signal KRAT minimiziran:A'2B1B'2

Signal DUG se ne može minimizirati!