CONVERSIN DAC, ADCY MEMORIAS RAM, ROM Quinatoa VinocungaErika Vanessa e-mail: vaneq_17@outlook.es Semanate Esquivel Luis Clinton e-mail: clintonl25@hotmail.com Ingeniera Mecatrnica, 6to Nivel, Universidad de las Fuerzas Armadas ESPE - Extensin Latacunga,Mrquez de MaenzaS/N Latacunga, Ecuador. Fecha de presentacin: 12 de agosto del 2015 RESUMEN:Elpresentedocumentoseexplicar lastcnicasyconceptosdeconversinanlogo-digital y digital-anloga. Las diferentes tcnicas, sus ventajasydesventajas.Laeleccindeacuerdoa suutilizacinymododetrabajo.Tambinsevaa exponer acercadelasmemoriasRAMYROM,los tipos, funcionamiento yestructura lgica. PALABRASCLAVE:Seal,conversin,Byte, Celda, Direccin, Capacidad. 1. INTRODUCCIN CONVERSORES Eldesarrollodelosmicroprocesadoresy procesadoresdigitalesdeseal,hapermitido realizar tareas que durante aos fueron hechas por sistemas electrnicos analgicos.El mundo real es anlogo,unaformadeenlazarlasvariables analgicas con los procesos digitales es a travs de lossistemasllamadosconversoresdeanalgico- digital(ADC)yconversoresdigital-analgico (DAC). El objetivo bsico de un ADC es transformar unasealelctricaanlogaenunnmerodigital equivalente.Delamismaforma,unDAC transforma un nmero digital en una seal elctrica anloga Unacantidadanalgicapuedeadoptarcualquier valorsobreunintervalocontinuodevaloresylo queesmsimportante,suvalorexactoes significativo.Cadavalorposibledeunacantidad analgica tiene un significado distinto. Los sistemas digitalesrealizantodassusoperacionesusando circuiteradigital y operaciones digitales. Cualquier informacin que se ingrese a este tipo de sistemas primero se debe poner en forma digital. De manera similar su salida. MEMORIAS Enlaterminologainformtica,normalmenteel trminomemoriahacereferenciaalasmemorias RAMyROMyeltrminoalmacenamientohace referenciaaldiscoduro,alosdiscosflexiblesyal CD-ROM.Enestecaptuloseestudianlas memoriassemiconductoras,ylosmediosde almacenamiento magntico y ptico. [5] 2. CARACTERSTICAS GENERALES Lamemoriaeslapartedeunsistemaque almacenadatosbinariosengrandes cantidades.Lasmemoriassemiconductoras estn formadas por matrices de elementos de almacenamientoquepuedenserlatcheso condensadores. [5] 2.1UNIDADES DE DATOS BINARIOS Bit, es la unidad menor de datos binarios. Bytes, dato en unidades de 8 bits. Nibbles, es la divisin de 4bits de un byte. Palabra,eslaunidadcompletade informacin. Algunasmemoriasalmacenandatosen grupos de9bits;ungrupode9bits consta de un byte ms un bit de paridad. [5] 2.2LA OPERACIN DE ESCRITURA Laoperacindeescriturasimplificada.Para almacenarunbytededatosenmemoria,se introduceenelbusdedireccionesuncdigo queseencuentraalmacenadoenelregistro dedirecciones.Unavezqueelcdigode direccinestyaenelbus,eldecodificador dedireccionesdecodificaladirecciny seleccionalaposicindememoria especificada. La memoria recibe entonces una orden de escritura y los datos almacenados en el registro de datos se introducen en el bus de datos,ysealmacenanenladireccinde memoriaespecificada,completndoseasla operacin de escritura [5] ver Fig 1. Figura 1. Ilustracin de la operacin de escritura. bits. Fuente Floy, [5]. 2.3OPERACIN DE LECTURA Laoperacindelecturasimplificada.Denuevo, se introduce en el bus de direcciones un cdigo almacenadoenelregistrodedirecciones.Una vezqueelcdigodedireccinseencuentraen el bus, el decodificador de direcciones decodifica la direccin y selecciona la posicin especificada de la memoria. La memoria recibe entonces una orden de lectura, y una copia del byte de datos almacenadoenladireccindememoria seleccionada se introduce en- el bus de datos y secargaenelregistrodedatos,finalizandoas laoperacindelectura.Cuandoseleeunbyte dedatosdeunadireccindememoria,ste sigue almacenadoendicha direccin[5].verFig 2 Figura2.Ilustracindelaoperacindeescritura. bits. Fuente Floy, [5]. 2.4ESTRUCTURA LGICA Figura 3. Divisin lgica de la memoria RAM. Fuente Floy, [5]. 3. DESARROLLO 3.1CONVERSION DE DIGITAL A ANALOGICA (DAC) LaconversinD/Aeselprocesodetomarun valorrepresentadoencdigodigital(como binariooenBCD)yconvertirloenunvoltajeo corrientequeseproporcionaalvalordigital[1] ver Fig 4. Figura 4.Simbolo de un convertidor D/A comn de cuatro bits Fuente: Tocci, 2003, [1]. ConvertidorDigital-Analgico de4bits,cada entrada digital puede ser slo un "0" o un "1". A es el bit menos significativo (LSB) y D es el ms significativo (MSB). [2] Elvoltajede salidaanalgicatendrunode16 posiblesvaloresdadosporunadelas16 combinaciones de la entrada digital. [2] 3.1.1Resolucin (tamao de escaln) Primero se define el nmero mximo de bits de salida(lasalidadigital).Estedatopermite determinarelnmeromximode combinaciones en la salida digital. Este nmero mximoestdadopor:

dondenesel nmero de bits. [2] Tambinlaresolucinseentiendecomoel voltajenecesario(sealanalgica)paralograr queenlasalida(sealdigital)hayauncambio del bit menos significativo (LSB). [2] Laresolucineslamismaqueelfactorde proporcionalidadenlarelacinentrada-salida del DAC. [1]

[1] Otraformadeinterpretarlaexpresindela ecuacin1es,laentradadigitalesigualal nmerodeescalones,keslacantidadde voltaje(ocorriente)porescalnylasalida analgica es el producto de los dos. [1]

[1] Dnde:

.- Es la salida analgica a plena escala .- Es el nmero de bits. 3.1.2Porcentaje de resolucin

[1] 3.2CIRCUITERIA DE UN CONVERTIDOR D/A Noesimportantefamiliarizarseconlosdiversos esquemasdecircuitosyaquelosconversoresD/A seencuentrandisponiblescomocircuitos integrados o como paquetes encapsulados.[2] CircuitobsicodeuntipodeDACdecuatrobits, las entradas A, B, C y D son entradas binarias que suponenvaloresde0ode5V.Elamplificador operacionalempleadoesunamplificadorsumador queproducelasumadeponderacionesdeestos voltajes de entrada ver Fig 5. [2] Figura 5. Circuito bsico de un tipo de DAC de cuatro bits. Fuente: Tocci, 2003, [1]. La salida del amplificador se puede expresar como:

(

) [1] Lapresenciadelsignonegativodedebeaqueel amplificadorsumadoresunamplificadorinversor depolaridad;peroparaestosfinesnotiene importancia. [1] 3.2.1Exactitud de la conversin Debeestarclaroquelasentradasdigitalesnose puedentomardemaneradirectadelassalidasde losFFsocompuertaslgicas,porquelosniveles lgicosvaranenintervalosespecficos.Portal razn, es necesario agregar alguna circuitera entre casaentradadigitalysuresistenciadeentradaal amplificador sumador ver Fig 6. [1] Figura 6.DAC completo de cuatro bits incluyendo un voltaje de referencia de precisin. Fuente: Tocci, 2003, [1]. 3.2.2DAC con salida de corriente DACdecuatrobitsenelqueseemplean resistenciasponderadasbinariamente.Elcircuito usa cuatro trayectorias paralelas de corriente, cada unasecontrolamedianteuninterruptor semiconductor. El estado del interruptor se controla por niveles de entrada binarias ver Fig 7. [1] Figura 7 .DAC bsico con salida de corriente. Fuente: Tocci, 2003, [1].

3.3APLICACIONES DEL DAC Control Pruebas automticas Reconstruccin de la seal Conversor A/D DACS seriales 3.4CONVERSIN DE ANALGICO A DIGITAL (ADC) Elconvertidoranalgico-digitaltomaunvoltaje analgicodeentradaydespusdeciertotiempo produceuncdigodigitaldesalidaquerepresenta la entada analgica.La sincronizacin para la operacin se proporciona por medio de la seal de entrada de reloj (CLK). La unidad de control contiene la circuitera lgica para generarlasecuenciaadecuadadeoperacionesen respuestaalCOMANDODEINICIA,queempieza el proceso de conversin ver Fig 8. [1] Figura 8 .Diagrama general de una clase de ADC. Fuente: Tocci, 2003, [1]. 3.5ADC DE RAMPA DIGITAL (ADC DE TIPO CONTADOR) Se llama ADC de rampa digital porque la forma de ondaen

esunarampa(enrealidaduna escalera) escaln por escaln ver Fig 9. [1] UnADCderampadigitalcontieneuncontrolador, un DAC, un comparador analgico y una compuerta AND de control.[1] Figura 9.ConvertidorADC de rampa digital. Fuente: Tocci, 2003, [1]. 3.5.1Tiempo de conversin, tc Para un convertidor de N bits esto ser: [1]

[1] Tiempopromediodeconversinmximoparael convertidor de rampa digital [1]

[1] 3.6CI REAL: EL ADC DE APROXIMACIONES SUCESIVAS ADC0804 UnCICMOSde20pinesquerealizaconversin A/Dusandoelmtododeaproximaciones sucesivas ver Fig 10. [1] Figura10.ADC0804deaproximaciones sucesivas de 8 bits con salida de triestado. Fuente: Tocci, 2003, [1]. 3.6.1Caractersticas del CI ADC0804 Tienedoentradasanalgicas,

y

,quepermitetenerentradas diferenciales.

.

comovoltaje de referencia y la entrada analgica puede variar de 0 a 5V a lmite de escala.[1] Convierte el voltaje analgico de entrada a una salida digital de ocho bits. Las salidas digitalestienenbferesdetriestadode modoquepuedenconectarconfacilidad en una configuracin de bus de datos.[1] Tiene un circuito interno generador de reloj queproduceunafrecuenciade

.[1] Siseusaunafrecuenciaderelojde606 kHzeltiempodeconversinesde aproximadamente[1] Tieneconexionesatierraseparadaspara voltajes digitales y analgicos.[1] 3.6.2Funciones de entradas y salidas de CI ADC0804. Seleccindechip .Esta entrada debe estarebsuestadoactivoenBAJOpara quelasentradas y tenganalgn efecto,casocontrarionopuedellevarse ninguna conversin.[1] LEER.Estaentradaseusapara habilitarlosbferesdesalidadigitales. Con

lospinesdesalida digitaltendrnniveleslgicosque representanlosresultadodelaltima conversin A/D.[1] WRITE .SeaplicapulsoBAJOaesta entradaparasealareliniciodeuna nueva conversin. [1] INTERRUPCIN.Estasealde salidapasaraaALTOaliniciodeuna conversinyretornaraaBAJOpara sealar el final de la conversin.

Estaesunaentradaopcionalque sepuedeusarparareducirelvoltaje interno de referenciay por lo tanto cambia elintervaloanalgicodeentradaqueel convertidor puede manejar.[1] CLKOUT.Parautilizarelrelojinternose conectaunaresistenciaaestepinyla seal de reloj aparece en este.[1] CLKIN.Seusaparaentradaexternade relojoparaunaconexindeuncapacitor cuando se usa el reloj interno.[1] 3.7MEMORIAS DE ACCESO ALEATORIO (RAM) LamemoriaRAM(Random-AccessMemory, memoriadeaccesoaleatorio)esuntipode memoria en la que se tarda lomismo en acceder a cualquierdireccindememoriaystassepueden seleccionarencualquierorden,tantoenuna operacindelecturacomodeescritura.Todaslas RAM poseen la capacidad de lectura y escritura. [5] Debido a que las memorias RAM pierden los datos almacenadoscuandosedesconectala alimentacin,recibenelnombredememorias voltiles. [5] Cuandounaunidaddedatosseleedeuna determinada direccin de laRAM, los datos de esa direccinpermanecenalmacenadosynoson borradosporlaoperacindelectura.Esta operacinnodestructivadelecturasepuede entendercomounacopiadelcontenidodeuna direccin, dejando dicho contenido intacto. La RAM seutilizahabitualmenteparaalmacenamientode datos a corto plazo, ya que no puede conservar los datosalmacenadoscuandosedesconectala alimentacin. [5] Figura 11. Memoria RAM. Fuente: Floy, [5]. 3.7.1Tipos de memorias RAM Figura 11. Tipos De memorias RAM. Fuente: Floy, [5]. RAMesttica(SRAM),TodaslasRAMestticas secaracterizanporlasceldasdememorialatch. ver Fig 12. Cuando se aplica alimentacin continua aunaceldadememoriaestticasepuede mantenerunestado1o0indefinidamente.Sise retira la alimentacin, el bit de datos almacenado se perder.[5] Figura12.Celdatpicadememorialatchdeuna SRAM. Fuente: Floy, [5]. SRAMasncronabsica,esaqullaenlaquesu funcionamiento no est sincronizado con un reloj de sistema. [5] Laslneasdeentradaysalidadedatos son las mismas lneas. Durante la operacin de lectura,stasactancomolneasdesalida y durante la operacin de escritura actan como lneas de entrada[5] Figura13.DiagramalgicodeunaSRAM asncrona de 32 k 8.Fuente: Floy, [5]. SRAMsncronaderfaga,Adiferenciadela SRAMasncrona,unaSRAMsncronaest sincronizadaconelrelojdelsistema.Porejemplo, en un sistema informtico, la SRAM sncrona opera conlamismasealderelojqueel microprocesador. [5] ver Fig 15. Figura 15. Diagrama de bloques bsico de una SRAM de rfaga sncrona.Fuente: Floy, [5]. Operacin en modo rfaga ver Fig 16. Figura 16. Lgica de la rfaga de direcciones. Fuente: Floy, [5]. Al comenzar la secuencia de rfaga, el contador se encuentraensuestado00ylosdosbitsmenos significativosdeladireccinseaplicanalas entradasdelaspuertasXOR.Suponiendoque tantoA0comoA1sean0,losdosbitsmenos significativos de la secuencia de direcciones interna seran 00, 01, 10 y 11.[5] SRAM/Cach,MemoriaRAMmuyvelozy relativamente cara, construida con transistores, que nonecesitandeprocesoderefrescodedatos. Anteriormentehabamdulosdememoria independientes,peroactualmentesolose encuentra integrada dentro de microprocesadores y discosdurosparahacerlosmseficientes.[5]ver Fig 17. Figura 17. Diagrama de bloques mostrando memorias cach L1 y L2 en un sistema informtico.Fuente: Floy, [5]. CachsL1yL2.Lascachsdenivel1(cachL1) estnusualmenteintegradasenelchipdel procesadorytienenunacapacidadde almacenamientomuylimitada.LacachL1se conocetambinconelnombredecachprimaria. Unacachdenivel2(cachL2)esunchipo conjuntodechipsdememoriaindependiente, externoalprocesador,yusualmentedisponede unacapacidaddealmacenamientomayorqueuna cachL1.LacachL2tambinseconoceconel nombre de cach secundaria. [5] RAMdinmica(DRAM),Eseltipodememoria mscomnyeconmica,construidacon capacitoresporloquenecesitanconstantemente refrescar el dato que tengan almacenado, haciendo el proceso hasta cierto punto lento. [5] UnaceldatpicadeunaDRAM,formadaporun nico transistor MOS (MOSFET) y un condensador. [5] ver Fig 18. Figura 18. Celda de una RAM dinmica MOS. Fuente: Floy, [5]. Ciclos de lectura y escritura. Al inicio de cada ciclo dememoriadelecturaoescritura, y se activan(nivelBAJO)paramultiplexarlas direccionesdefilaycolumnahacialoslatchesy decodificadores.Duranteelciclodelectura,la entradaestanivelALTO.Duranteelciclode escritura, la entrada est a nivel BAJO. [5] a) Escritura de un 1 en la celda de memoria b) Escritura de un 0 en la celda de memoria c) Lectura de un 1 desde la celda de memoria d) Refresco de un 1 almacenado Figura 19. Funcionamiento bsico de una celda de una DRAM.Fuente: Floy, [5]. Figura 20. Diagrama de bloques simplificado de una DRAM de 1M 1.Fuente: Floy, [5]. Figura21.Diagramadebloquessimplificadode una DRAM de 1M 1.Fuente: Floy, [5]. 3.7.2Tipos de memorias DRAM FPMDRAM("FastPageModeDinamicRandom Access Memory", memoria dinmica de paginacin deaccesoaleatorio),Tecnologaopcionalenlas memoriasRAMutilizadasenservidores,que aumenta el rendimientoalas direcciones mediante pginas. [5] EDORAM("ExtendedDataOutRandomAccess Memory",memoriadeaccesoaleatorioconsalida dedatosextendida),Tecnologaopcionalenlas memoriasRAMutilizadasenservidores,que permiteacortarelcaminodelatransferenciade datos entre la memoria y el microprocesador. [5] BEDORAM("BurstEDORandomAccess Memory",memoriadeaccesoaleatorioconsalida dedatosextendidayaccesoBurst),Tecnologa opcional;setratadeunamemoriaEDORAMque mejora su velocidad gracias al acceso sin latencias a direcciones contiguas de memoria. [5] SDRAM("SynchronousDinamicRandomAccess Memory",memoriadinmicadeaccesoaleatorio), TecnologaDRAMqueutilizaunrelojpara sincronizarconelmicroprocesadorlaentraday salidadedatosenlamemoriadeunchip.Seha utilizado en las memorias comerciales como SIMM, DIMM, y actualmente la familia dememorias DDR (DDR,DDR2,DDR3,DDR4,GDDR,etc.),entran en esta clasificacin. [5] 3.8MEMORIA DE SLO LECTURA (ROM) "ReadOnlyMemory",memoriadesololectura. Memoriaquepermiteunnmeroindeterminadode lecturas pero no puede ser modificada. [5] UnaROMalmacenadatosqueseutilizan repetidamenteenlasaplicaciones,talescomo tablas,conversionesoinstruccionesprogramadas paralainicializacinyelfuncionamientodeun sistema.LasROMmantienenlosdatos almacenadoscuandosedesconectala alimentacinyson,portanto,memoriasno voltiles. [5] Figura 22. Registro de desplazamiento con entrada serie-salida paralelo.Fuente: Varios, [10]. 3.8.1Tipos de memorias ROM Figura 23. La familia de memorias ROM.Fuente: Floy, [5]. La ROM de mscara, Normalmente, la ROM de mscarasedenominasimplementeROM.Es una memoria programada de forma permanente duranteelprocesodefabricacin,para proporcionarfuncionesestndardeuso extendido,talescomoconversionespopulares, o para proporcionar funciones especificadas por el usuario. Figura 24. Celdas ROM.Fuente: Floy, [5]. Figura 25. Representacin de una matriz ROM de 16 8 bits. Fuente: Floy, [5]. 3.8.2Organizacin interna de la ROM Figura 26. Smbolo lgico de una ROM de 256 4. Fuente: Floy, [5]. 3.8.3Tiempo de acceso de la ROM El tiempo de acceso de una ROM, ta, es el tiempo quetranscurredesdequeseaplicauncdigode direccin vlido en las lneas de entrada hasta que aparecenlosdatosvlidosenlaslneasdesalida. [5] Figura 27. Tiempo de acceso de una ROM (ta) desde el cambio de direccin hasta la salida de datos,con la entrada de habilitacin del chip activa.Fuente: Floy, [5]. MEMORIASROMPROGRAMABLES(PROMY EPROM) PROM("ProgrammableReadOnlyMemory", memoriaprogramabledesololectura),Memoria ROMquepermiteunaprogramaciny posteriormenteunnmeroindeterminadode lecturasperonopuedesermodificada.[5]verFig 28. Figura 28. Matriz PROM MOS con hilos fusibles. Generalmente, todos los drenadores se conectan a VDD. Fuente: Floy, [5]. EPROM("ErasableProgrammableReadOnly Memory",memoriaprogramableyborrablede solo lectura),MemoriaPROMquepermite reprogramacinpormediodeundispositivo especial y borrado por medio de luz ultravioleta. [5] Figura 29. Encapsulado de una PROM borrable por rayos ultravioleta. Fuente: Floy, [5]. Figura 29. Smbolo lgico de una UV EPROM 2048 8. Fuente: Floy, [5]. Figura 30. Diagrama de tiempos de un ciclo de programacin de una UV EPROM 2048 8, que indica los tiempos de establecimiento (ts) y de mantenimiento (th) crticos.Fuente: Floy, [5]. 4CONCLUSIONES Y RECOMENDACIONES LossistemasADCnospermitenobtener informacinqueensumayorason anlogasyconvertirlasaunlenguaje manipulable.LosADCyDACnosayudanala comunicacin entre equipos. EnlossistemasADCyDACpodemos saber el voltaje de salida y cdigos lgicos mediantefrmulasrespectivamentepara cada sistema. LamemoriaRAMesunamemoriavoltil mientras no se le desconecta la fuente de alimentacinguardalosdatos,caso contrario borrar todo. LamemoriaROMesunamemoriano voltilmantienelainformacinque previamentefueescritaconosinfuente de alimentacin. AlgunasROMsepuedereescribirla informacinperosoncaraslamayorade ROMquesonlascomercialesnose pueden cambiar la informacin q poseen. 5REFERENCIAS [1]Tocci,RonaldJ.yWidmer,NealS., SistemasDigitales,8edicin,Pearson Educacion, pp. 590-629. Mxico, 2003. [2]Recuperado(03/08/2015)en: http://www.unicrom.com/tut_DAC.asp [3]Angulo,MartnezI.,Garca,ZubaJ.y Angulo,UsateguiJ.,SistemasDigitalesy TecnologadeComputadores.,2edicin, Thomson, pp. 338-339. [4]VanNostrandReinholdCompany., Circuitosintegradosysistemas.,2 edicin, REVERT, S.A., pp. 378-387.New York, 1975. [5]T.Floyd.Fundamentosdesistemas dgitales, ed., Prentice Hall, NJ, 2006.[6]MorrisMano,DiseoDigital,3edicin, Pearson Educacion, Mxico, 2003. [7]CharlesHRothJr,Fundamentosde diseolgico,5edicin,Thomson, Buenos aires, 2005. [8]E.Mandado.Sistemaselectrnicos digitales,ed.,Alfomegagrupoeditor,S.A. 2008. [9]Recuperado(03/08/2015)en: https://sites.google.com/site/electronicadigitaluvfime/5-1tipos-de-memorias-ram-rom-dram-sram [10] Recuperado(03/08/2015)en: http://www.informaticamoderna.com/Memoria_RAM.htm