politecnico di milano realizzazione di una applicazione basata su riconfigurabilit à dinamica:...
TRANSCRIPT
Politecnico di MilanoPolitecnico di Milano
Realizzazione di una Applicazione basata Realizzazione di una Applicazione basata su Riconfigurabilità Dinamica:su Riconfigurabilità Dinamica:
Riconoscimento di Contorni di ImmaginiRiconoscimento di Contorni di Immagini
A.A. 2004/2005
Relatore: Prof. Fabrizio FERRANDI Correlatore: Ing. Marco D. SANTAMBROGIO
Tesi di Laurea di: Alessandro Stranieri
Matricola N°652994
Settembre 2005 Alessandro Stranieri 2
SommarioSommario
• Obiettivi
• Introduzione all’FPGA
• Edge Detection
•Metodologia proposta
• Riconfigurabilità Dinamica
• Risultati e Sviluppi Futuri
Settembre 2005 Alessandro Stranieri 3
ObiettiviObiettivi
• Esposizione di una metodologia per la creazione di un IP-Core che svolga una funzione presente in un algoritmo per il tracciamento dei contorni di un’immagine.
• Creazione di un sistema embedded, inserendo l’IP Core all’interno di una architettura basata su processore PowerPc.
• Ristrutturazione dell’architettura volta a creare un sistema capace di operare la Riconfigurabilità Dinamica.
Settembre 2005 Alessandro Stranieri 4
FPGAFPGA
• FPGA: Field Programmable Gate Arrays
• Rappresentano una particolare tipologia di dispositivi programmabili
• Ospitano Sistemi Embedded
• Permettono Riconfigurabilità
Settembre 2005 Alessandro Stranieri 5
Edge Detection - Edge Detection - IntroduzioneIntroduzione
• Corretta individuazione dei contorni in un’immagine
• I contorni, intense variazioni di luminosità, vengono individuati per mezzo dell’operatore gradiente
• Algoritmo di Canny: una delle implementazioni più popolari
Settembre 2005 Alessandro Stranieri 6
Edge Detection-Edge Detection-Filtro Filtro GaussianoGaussiano
• Primo passo dell’algoritmo di Canny
• Rende efficace il l’applicazione degli operatori differenziali
• Si applica in un’operazione di “finestratura” dell’immagine
1 1 2 2 2 1 1
1 2 2 4 2 2 1
2 2 4 8 4 2 2
2 4 8 16 8 4 2
2 2 4 8 4 2 2
1 2 2 4 2 2 1
1 1 2 2 2 1 1
Settembre 2005 Alessandro Stranieri 7
MetodologiaMetodologia – – Progetto del Progetto del FiltroFiltro
• Descrizione dell’IP-Core mediante linguaggio VHDL
• Xilinx ISE 7.1i
Rd_nWrAddress(24 to
31)(HEX)
Azione
0 0x00 to 0xC0 Memorizzazione e convoluzione
0 0xC4 Divisione per 140
0 0xC8 Resetta il registro dell’interrupt
1 0xCC Output del risultato
1 0xD0 Output dello stato dell’interrupt
• Il componente hardware deve realizzare lo stesso comportamento della funzione software
Settembre 2005 Alessandro Stranieri 8
Metodologia Metodologia - - SimulazioneSimulazione
• ModelSim XE II versione 6.0a.
• Simulazione del comportamento del componente con ingressi fissati a priori.
Settembre 2005 Alessandro Stranieri 9
• Creazione dei Driver per comunicare con l’IP-Core
• Gestione del segnale di Interrupt
Metodologia – Metodologia – Inserimento in Inserimento in EDKEDK
• Il componente viene inserito all’interno di un Sistema Embedded
• EDK – Embedded Development Kit 7.1i
• Gestione Hardware e Software
Settembre 2005 Alessandro Stranieri 10
Riconfigurabilità DinamicaRiconfigurabilità Dinamica
• La tecnologia delle FPGA permette la Riconfigurabilità Dinamica: porzioni distinte del dispositivo possono cambiare durante il suo funzionamento
• Un’applicazione può richiedere il caricamento di specifici componenti hardware durante la sua esecuzione
Settembre 2005 Alessandro Stranieri 11
CaronteCaronte
• Flusso di Lavoro per la creazione di architetture dinamicamente riconfigurabili.
• La riconfigurazione è gestita dall’ICAP – Internal Configuration Access Port
• I moduli riconfigurabili vengono mappati su Black Box
Settembre 2005 Alessandro Stranieri 12
Conclusioni e Sviluppi Conclusioni e Sviluppi FuturiFuturi
• Sviluppi Futuri
• Gestione del DMA;
• Automatizzazione della HW-SSP Phase.