por、リファレンス、およびコンパレータ内蔵の電流検出ア …lt®6118...

LT6118

16118f

詳細： www.linear-tech.co.jp/LT6118

標準的応用例

特長概要

POR、リファレンス、およびコンパレータ内蔵の

電流検出アンプ

LT®6118は、高精度電流検出アンプ、電圧リファレンス、およびラッチング・コンパレータを内蔵した、ハイサイド電流検出デバイスです。コンパレータのラッチ機能はイネーブルにしてもディスエーブルにしてもかまいません。また、コンパレータは電源投入時にリセットするよう設定できます。コンパレータの入力およびオープンドレイン出力は、電流検出アンプから独立しています。コンパレータの作動点とアンプの利得は外付け抵抗で設定します。

LT6118のシステム全体の伝播遅延は標準でわずか1.4μsで、過電流状態に迅速に対応できます。また、LT6118は帯域幅が1MHzなので、モータ制御などの重要なアプリケーションでのエラー検出に使用できます。LT6110はコンパレータのしきい値精度が高く、コンパレータをラッチできるため、高速イベントを捕捉することができます。

LT6118は–40ºC～125ºCで動作が完全に規定されているので、産業用や自動車用のアプリケーションに適しています。LT6118は小型の8ピンMSOPパッケージと8ピンDFNパッケージで供給されます。

パワーオン・リセットによる高速フォルト保護

アプリケーション

n 電流検出アンプ – 高速ステップ応答：500ns – 低オフセット電圧：最大200μV – 低利得誤差：最大0.2%n 400mVの高精度リファレンスを内蔵n コンパレータ内蔵 – パワーオン・リセット機能 – 高速応答時間：500ns – 全しきい値誤差：最大±1.25%n 広い電源電圧範囲：2.7V ～60Vn 電源電流：450µAn –40°C～125°Cの温度範囲で仕様を規定n 8ピンMSOPおよび8ピン（2mm×3mm）DFNパッケージ

n 過電流とフォルトの検出n 電流シャント測定n バッテリのモニタn モータ制御n 車載モニタおよび制御n 産業用制御

L、LT、LTC、LTM、TimerBlox、Linear TechnologyおよびLinearのロゴはリニアテクノロジー社の登録商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。

過電流事象に対する応答

SENSEHI SENSELO

OUTALT6118

INC250mA DISCONNECT

V+

LE

OUTCV–

0.1Ω

3.3V

12V

100Ω

10k

*CMH25234B

1k

24.9k

1k

2N2700

6.2V*

6.04k

0.1µF

IRF9640

VOUT

1.6k

6118 TA01a

TO LOAD

100nF

VLOAD10V/DIV

ILOAD200mA/DIV

VOUTC5V/DIV

0V

0V

0mA

6118 TA01b5µs/DIV

250mA DISCONNECT

http://www.linear-tech.co.jp/LT6118


LT6118

26118f


絶対最大定格全電源電圧（V+ ～V–）.......................................................... 60V最大電圧

（SENSELO、SENSEHI、OUTA） .........................................V+ + 1V最大V+ – （SENSELOまたはSENSEHI） ................................ 33V最大LE電圧......................................................................... 60V最大コンパレータ入力電圧 ................................................ 60V最大コンパレータ出力電圧 ................................................ 60V入力電流（Note 2） .......................................................... –10mASENSEHI、SENSELO入力電流 ....................................... ±10mASENSEHIまたはSENSELOの差動入力電流 ................. ±2.5mA

（Note 1）

発注情報

無鉛仕上げテープアンドリール製品マーキング* パッケージ規定温度範囲LT6118IMS8#PBF LT6118IMS8#TRPBF LTGNS 8-Lead Plastic MSOP –40°C to 85°CLT6118HMS8#PBF LT6118HMS8#TRPBF LTGNS 8-Lead Plastic MSOP –40°C to 125°Cさらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。*温度グレードは出荷時のコンテナのラベルで識別されます。非標準の鉛仕上げ製品の詳細については、弊社または弊社代理店にお問い合わせください。無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。

アンプ出力短絡時間（V–まで） .......................................... 無限動作温度範囲（Note 3） LT6118I ............................................................ –40ºC～85ºC LT6118H ........................................................ –40ºC～125ºC規定温度範囲（Note 3） LT6118I ............................................................ –40ºC～85ºC LT6118H ........................................................ –40ºC～125ºC最大接合部温度...............................................................150ºC保存温度範囲.................................................... –65ºC～150ºCMSOPリード温度（半田付け、10秒） ...............................300ºC

ピン配置

1234

SENSELOLE

OUTCV–

8765

SENSEHIV+

OUTAINC

TOP VIEW

MS8 PACKAGE8-LEAD PLASTIC MSOP

θJA = 163°C/W, θJC = 45°C/W

TOP VIEW

SENSEHI

V+

OUTA

INC

SENSELO

LE

OUTC

V–

DCB PACKAGE8-LEAD (2mm × 3mm) PLASTIC DFN

93

4

2

1

6

5

7

8

θJA = 64°C/W, θJC = 10°C/W EXPOSED PAD (PIN 9) IS V–, PCB CONNECTION OPTIONAL

無鉛仕上げテープアンドリール（ミニ）テープアンドリール製品マーキング* パッケージ規定温度範囲LT6118IDCB#PBF LT6118IDCB#TRPBF LGNT 8-Lead (2mm×3mm) Plastic DFN –40°C to 85°CLT6118HDCB#PBF LT6118HDCB#TRPBF LGNT 8-Lead (2mm×3mm) Plastic DFN –40°C to 125°CTRM = 500個。*温度グレードは出荷時のコンテナのラベルで識別されます。さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。鉛仕上げの製品の詳細については、弊社または弊社代理店にお問い合わせください。無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。


http://www.linear-tech.co.jp/leadfree/

http://www.linear-tech.co.jp/tapeandreel/

http://www.linear-tech.co.jp/leadfree/

http://www.linear-tech.co.jp/tapeandreel/

LT6118

36118f


電気的特性 l は全動作温度範囲での規格値を意味する。それ以外はTA = 25ºCの値。注記がない限り、V+ = 12V、VPULLUP = V+、 VLE = 2.7V、RIN = 100Ω、ROUT = R1 + R2 = 10k、利得 = 100、RC = 25.5k、CL = CLC = 2pF。（図2を参照）。

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

V+ Supply Voltage Range l 2.7 60 V

IS Supply Current (Note 4) V+ = 2.7V, RIN = 1k, VSENSE = 5mV 450 µA

V+ = 60V, RIN = 1k, VSENSE = 5mV

l

550 650 950

µA µA

LE Pin Current VLE = 0V, V+ = 60V –100 nA

VIH LE Pin Input High V+ = 2.7V to 60V l 1.5 V

VIL LE Pin Input Low V+ = 2.7V to 60V l 0.5 V

電流センスアンプVOS Input Offset Voltage VSENSE = 5mV

VSENSE = 5mV

l

–200 –300

200 300

µV µV

∆VOS/∆T Input Offset Voltage Drift VSENSE = 5mV l ±0.8 µV/°CIB Input Bias Current

(SENSELO, SENSEHI)V+ = 2.7V to 60V

l

60 300 350

nA nA

IOS Input Offset Current V+ = 2.7V to 60V ±5 nA

IOUTA Output Current (Note 5) l 1 mA

PSRR Power Supply Rejection Ratio (Note 6)

V+ = 2.7V to 60V

l

120 114

127 dB dB

CMRR Common Mode Rejection Ratio V+ = 36V, VSENSE = 5mV, VICM = 2.7V to 36V 125 dB

V+ = 60V, VSENSE = 5mV, VICM = 27V to 60V

l

110 103

125 dB dB

VSENSE(MAX) Full-Scale Input Sense Voltage (Note 5)

RIN = 500Ω l 500 mV

Gain Error (Note 7) V+ = 2.7V to 12V V+ = 12V to 60V, VSENSE = 5mV to 100mV, MS8 Package V+ = 12V to 60V, VSENSE = 5mV to 100mV, DFN Package

l

l

–0.2 –0.3

–0.08 0 0

% % %

SENSELO Voltage (Note 8) V+ = 2.7V, VSENSE = 100mV, ROUT = 2k V+ = 60V, VSENSE = 100mV

l

l

2.5 27

V V

Output Swing High (V+ to VOUTA) V+ = 2.7V, VSENSE = 27mV l 0.2 V

V+ = 12V, VSENSE = 120mV l 0.5 V

BW Signal Bandwidth IOUT = 1mA IOUT = 100µA

1 140

MHz kHz

tr Input Step Response (to 50% of Final Output Voltage)

V+ = 2.7V, VSENSE = 24mV Step, Output Rising Edge V+ = 12V to 60V, VSENSE = 100mV Step, Output Rising Edge

500 500

ns ns

tSETTLE Settling Time to 1% VSENSE = 10mV to 100mV, ROUT = 2k 2 µs


LT6118

46118f


電気的特性 l は全動作温度範囲での規格値を意味する。それ以外はTA = 25ºCの値。注記がない限り、V+ = 12V、VPULLUP = V+、 VLE = 2.7V、RIN = 100Ω、ROUT = R1 + R2 = 10k、利得 = 100、RC = 25.5k、CL = CLC = 2pF。（図2を参照）。

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

リファレンスとコンパレータVTH(R) (Note 9)

Rising Input Threshold Voltage V+ = 2.7V to 60V l 395 400 405 mV

VHYS VHYS = VTH(R) – VTH(F) V+ = 2.7V to 60V 3 10 15 mV

Comparator Input Bias Current VINC = 0V, V+ = 60V l –50 nA

VOL Output Low Voltage IOUTC = 500µA, V+ = 2.7V

l

60 150 220

mV mV

High to Low Propagation Delay 5mV Overdrive 100mV Overdrive

3 0.5

µs µs

Output Fall Time 0.08 µs

tRESET Reset Time 0.5 µs

tRPW Minimum LE Reset Pulse Width l 2 µs

Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える恐れがある。Note 2：入力ピンと出力ピンにはグランドに接続されたESDダイオードが備わっている。SENSEHIピンとSENSELOピンには、SENSEHI、SENSELOの入力電流として規定されている、追加の電流処理能力がある。

Note 3：LT6118Iは–40ºC～85ºCで規定の性能を満たすことが保証されている。LT6118Hは–40ºC～125ºCで規定の性能を満たすことが保証されている。Note 4：電源電流はコンパレータの出力が“H”の状態で規定されている。コンパレータの出力が“L”になると、電源電流は標準で75µA増加する。

Note 5：規定性能を達成するには、フルスケール入力検出電圧と最大出力電流を検討する必要がある。Note 6：アンプの入力オフセット電圧をモニタしながら、電源電圧と入力同相電圧を変化させる。Note 7：規定されている利得誤差には、外付け抵抗RINおよびROUTの影響は含まれていない。利得誤差は12V～60Vの範囲内でのみ保証されるが、V+ < 12Vでも同様な性能が期待される。Note 8：詳細に関しては、「アプリケーション情報」のセクションの「SENSELO、SENSEHIの範囲」を参照。Note 9：コンパレータの出力電圧が“H”から“L”に遷移する入力しきい値電圧が規定されている。コンパレータの出力が“L”から“H”に遷移する入力電圧は、規定しきい値とヒステリシスの差の大きさである。

電源電流と電源電圧起動時の電源電流入力オフセット電圧と温度

SUPPLY VOLTAGE (V)0

0

SUPP

LY C

URRE

NT (µ

A)

100

200

300

400

600

10 20 30 40

6118 G01

50 60

500

0V

V+

5V/DIV

0µA

IS500µA/DIV

10µs/DIV 6118 G02

TEMPERATURE (°C)–40

INPU

T OF

FSET

VOL

TAGE

(µV)

300

200

100

0

–200

–100

–30080

6118 G03

–10 20 50 12511065–25 5 35 95

5 TYPICAL UNITS

注記がない限り、TA = 25°C、V+ = 12V、VPULLUP = V+、VLE = 2.7V、RIN = 100Ω、ROUT = R1 + R2 = 10k、利得 = 100、RC = 25.5k、CL = CLC = 2pFで測定された性能特性。（図2を参照）。

標準的性能特性


LT6118

56118f



アンプのオフセット電圧と電源電圧アンプの利得誤差と温度オフセット電圧ドリフトの分布

アンプの利得誤差の分布


SUPPLY VOLTAGE (V)0

–100

OFFS

ET V

OLTA

GE (µ

V)

–60

–20

20

10 20 30 40

6118 G04

50

60

100

–80

–40

0

40

80

60

5 TYPICAL UNITS

OFFSET VOLTAGE DRIFT (µV/°C)

0

PERC

ENTA

GE O

F UN

ITS

(%)

2

4

6

8

12

–1–1.5–2 –0.5 0 0.5 1 1.5 2

6118 G05

10

GAIN ERROR (%)

0

PERC

ENTA

GE O

F UN

ITS

(%)

5

15

20

25VSENSE = 5mV TO 100mV

–0.056 –0.068

6118 G07

10

–0.048 –0.052 –0.060 –0.064


–0.18

GAIN

ERR

OR (%

)

–016

–0.12

–0.10

–0.08

0.02

–0.04

0 50 75

6118 G06

–0.14

–0.02

0

–0.06

–25 25 100 125

VSENSE = 5mV TO 100mV

RIN = 1k

RIN = 100Ω


0

V+ –

V OUT

A (V

)

0.05

0.15

0.20

0.25

0.50

0.35

0 50 75

6118 G08

0.10

0.40

0.45

0.30

–25 25 100 125

V+ = 12VVSENSE = 120mV

V+ = 2.7VVSENSE = 27mV

同相除去比と周波数アンプの出力振幅と温度

FREQUENCY (Hz)1

0

COM

MON

MOD

E RE

JECT

ION

RATI

O (d

B)

120

100

140

10 100 1k 10k 100k 1M 10M

6118 G09

80

60

40

20

アンプの利得と周波数ステップ応答

0V

VSENSE100mV/DIV

VOUTA1V/DIV

VOUTC2V/DIV

VLE5V/DIV

0V

0V

0V

6118 G11

2µs/DIV

ROUT = 2k100mV INC OVERDRIVE

0V

VSENSE100mV/DIV

VOUTA1V/DIV

VOUTC2V/DIV

0V

0V

6118 G12

2µs/DIV

ROUT = 2k,100mV INC OVERDRIVE, VLE = 0V

ステップ応答

FREQUENCY (Hz)

22

GAIN

(dB)

28

34

40

46

1k 100k 1M 10M

6118 G10

1610k

IOUTA = 1mAIOUTA = 100µA

G = 100, ROUT = 10k

G = 50, ROUT = 5k

G = 20, ROUT = 2k


LT6118

66118f



アンプの入力バイアス電流と温度アンプのステップ応答（VSENSE = 10mVから100mV）

アンプのステップ応答（VSENSE = 0mVから100mV）





INPU

T BI

AS C

URRE

NT (n

A)

60

80

100

95

6118 G13

40

20

50

70

90

30

10

05 35 65–10–40 11020 50 80 125

SENSEHI

SENSELO

VOUTA2V/DIV

VSENSE50mV/DIV

0V

0V

6118 G14

2µs/DIV

RIN = 100ΩG = 100V/V

VOUTA2V/DIV

VSENSE50mV/DIV

0V

0V

6118 G15

2µs/DIV

RIN = 100ΩG = 100V/V

0V

0V

VOUTA1V/DIV

VSENSE100mV/DIV

6118 G16

2µs/DIV

RIN = 1kROUT = 20kG = 20V/V

0V

0V

VOUTA1V/DIV

VSENSE100mV/DIV

6118 G17

2µs/DIV

RIN = 1kROUT = 20kG = 20V/V

コンパレータのしきい値の分布コンパレータのしきい値と温度


COM

PARA

TOR

THRE

SHOL

D (m

V)

408

406

404

402

400

398

396

394

39280

6118 G20

–10 20 50 12511065–25 5 35 95

5 TYPICAL UNITS

COMPARATOR THRESHOLD (mV)

0

PERC

ENTA

GE O

F UN

ITS

(%)

5

15

20

25

399.2 404

6118 G19

10

396 397.6 400.8 402.8

電源電圧変動除去比と周波数

FREQUENCY (Hz)1

0

POW

ER S

UPPL

Y RE

JECT

ION

RATI

O (d

B)

120

100

140

160

10 100 1k 10k 100k 1M 10M

6118 G18

80

60

40

20


LT6118

76118f



ヒステリシスの分布ヒステリシスと温度ヒステリシスと電源電圧

LE電流と電圧



COM

PARA

TOR

HYST

ERES

IS (m

V)

20

18

16

14

12

10

8

6

4

0

2

80

6118 G22

–10 20 50 12511065–25 5 35 95V+ (V)

0

14

12

10

8

6

4

2

030 50

6118 G23

10 20 40 60

COM

PARA

TOR

HYST

ERES

IS (m

V)

5 TYPICAL UNITS

LE VOLTAGE (V)0

–250

LE C

URRE

NT (n

A)

–200

–150

–100

–50

50

10 20 30 40

6118 G24

50 60

0

V+ = 12V

COMPARATOR HYSTERESIS (mV)3

0

PERC

ENTA

GE O

F UN

ITS

(%)

5

10

15

20

30

–40°C 25°C 125°C

4.6 6.2 7.7 9.3 10.9 12.5

6118 G21

14.1 15.7 17.3

25

コンパレータの入力バイアス電流と入力電圧

COMPARATOR INPUT VOLTAGE (V)

–20

COM

PARA

TOR

INPU

T BI

AS C

URRE

NT (n

A)

–10

0

10

–15

–5

5

0.2 0.4 0.6 0.8

6118 G26

1.00

125°C25°C–40°C

コンパレータの入力バイアス電流と入力電圧

COMPARATOR INPUT VOLTAGE (V)

–20

COM

PARA

TOR

INPU

T BI

AS C

URRE

NT (n

A)

–10

0

10

–15

–5

5

20 40

6118 G25

600

125°C25°C–40°C

コンパレータの伝播遅延と入力オーバードライブ

コンパレータの出力のリーク電流とプルアップ電圧

コンパレータの出力“L”の電圧と出力シンク電流

IOUTC (mA)0

0

V OL

OUTC

(V)

0.25

0.50

0.75

1.00

1 2

6118 G27

3

125°C25°C–40°C

COMPARATOR OUTPUT PULL-UP VOLTAGE (V)0

–2

OUTC

LEA

KAGE

CUR

RENT

(nA)

3

8

13

18

23

125°C

10 20 30 40

6118 G28

50 60

–40°C AND 25°C

COMPARATOR INPUT OVERDRIVE (mV)0

COM

PARA

TOR

PROP

AGAT

ION

DELA

Y (µ

s)

3.0

4.0

5.0

160

6118 G29

2.0

1.0

2.5

3.5

4.5

1.5

0.5

040 80 120 200

RISING INPUT

FALLING INPUT


LT6118

86118f


コンパレータの立ち上がり時間 /立ち下がり時間とプルアップ抵抗

コンパレータのステップ応答（INCのオーバードライブは5mV）


標準的性能特性注記がない限り、TA = 25°C、V+ = 12V、VPULLUP = V+、VLE = 2.7V、RIN = 100Ω、ROUT = R1 + R2 = 10k、利得 = 100、RC = 25.5k、CL = CLC = 2pFで測定された性能特性。（図2を参照）。

RC PULL-UP RESISTOR (kΩ)1

10

RISE

/FAL

L TI

ME

(ns)

100

1000

10000

10 100 1000

6118 G30

VOH = 0.9 • VPULLUPVOL = 0.1 • VPULLUP100mV INC OVERDRIVECL = 2pF

FALLINGINPUT

RISING INPUT

VINC0.5V/DIV

0V

VOUTC2V/DIV

VLE5V/DIV

0V

0V

6118 G31

5µs/DIV

V+ = 5V

0V

VINC0.5V/DIV

VOUTC2V/DIV

VLE5V/DIV

0V

0V

6118 G32

5µs/DIV

V+ = 5V


コンパレータのステップ応答（INCのオーバードライブは100mV）コンパレータのリセット応答

SENSELO（ピン1）：センスアンプの入力。このピンはセンス抵抗の負荷端に接続する必要があります。

LE（ピン2）：ラッチ制御ピン。“H”のとき、コンパレータのラッチがイネーブルされます。コンパレータのラッチがイネーブルされていると、トリップ時にコンパレータの出力が“L”レベルでラッチされます。LEの入力が“L”のとき、コンパレータのラッチはディスエーブルされ、コンパレータはトランスペアレントに動作します。

OUTC（ピン3）：オープン・ドレインのコンパレータ出力。オフ・ステートの電圧は、使用しているV+の値に関係なく、V–より60V高くすることができます。

V–（ピン4）：負電源ピン。このピンは通常グランドに接続します。

INC（ピン5）：これはコンパレータの反転入力です。もう一方のコンパレータ入力は内部で400mVのリファレンスに接続されています。

VINC0.5V/DIV

0V

VOUTC1V/DIV

6118 G33

5µs/DIV

0V

V+ = 5VVLE = 0V

VINC0.5V/DIV

0V

VOUTC1V/DIV

6118 G34

5µs/DIV

0V

V+ = 5VVLE = 0V

0V

VOUTC5V/DIV

VLE2V/DIV

0V

5µs/DIV6118 G35

ピン機能


LT6118

96118f


ピン機能

ブロック図

100Ω

OUTA

–

+

–

+7

8

16

INC5

6118 F01

V+

V–V–

V–

V–

V+

3k

V+

3kSENSEHI

SENSELO

100nA

OVERCURRENT FLAG

2LE

3OUTC

34V6V

V–

4

400mVREFERENCE

図1.ブロック図

OUTA（ピン6）：センスアンプの電流出力。このピンは、センス電圧を外付けの利得設定抵抗RINで割った値に等しい電流を出力します。

V+（ピン7）：正電源ピン。V+ピンはセンス抵抗 (RSENSE)のどちらの側にでも直接接続することができます。V+がセンス抵抗の負荷端に接続されると、SENSEHIピンはV+の0.2V上になることがあります。消費電流はこのピンを通って流れます。

SENSEHI（ピン8）：センスアンプの入力。内部のセンス・アンプは、SENSEHIがSENSELOと同じ電位になるまでドライブします。電源とSENSEHIとの間に接続した抵抗（通常はRIN）によって、出力電流 IOUT = VSENSE/RINが設定されます。ここで、VSENSEはRSENSEの両端に発生する電圧です。

露出パッド（ピン9、DCBパッケージのみ）： V–。露出パッドは開放状態のままでも、デバイスのV-に接続してもかまいません。露出パッドをV–の平面に接続すると、高電圧アプリケーションでの熱管理が改善されます。露出パッドはV–の一次接続としては使用しないでください。

アプリケーション情報LT6118ハイサイド電流センス・アンプは、外付けのセンス抵抗を流れる電流を正確にモニタします。入力センス電圧は、検出された電源の電位からグランドを基準とした出力の電位までレベルがシフトされ、ユーザーが選択した利得によって出力まで増幅されます。出力電圧はセンス抵抗を流れる電流に正比例します。

LT6118のコンパレータには、内蔵の400mV高精度リファレンスによって設定されたしきい値と10mVのヒステリシスがあります。オープン・ドレイン出力を使用することにより、デジタル電源へのレベル・シフトを簡単に行うことができます。

アンプの動作原理図2に示すように、内部のセンスアンプ・ループは、SENSEHI

をSENSELOと同じ電位になるように強制します。外部抵


LT6118

106118f


アプリケーション情報VSENSE(MAX)を超えてもアンプが損傷することはありませんが、VSENSEがVSENSE(MAX)を超えると、それに応じて出力電流 IOUTAが増加するので、出力精度は低下します。

外付けの電流センス抵抗の選択外付けのセンス抵抗であるRSENSEには、電流検出システムの機能に大きな影響があるので、慎重に選択する必要があります。

まず、抵抗の電力損失について検討します。測定された負荷電流により、RSENSEでの電力損失と電圧降下が生じます。このため、センス抵抗はできるだけ小さくしますが、測定に必要な入力ダイナミックレンジは引き続き確保します。入力ダイナミックレンジとは最大の入力信号と正確に再現された最小の信号との差を表しており、主にLT6118の内部センス・アンプの入力DCオフセットによって制限されることに注意してください。規定された性能を確実に得るには、RSENSEを十分に小さくして、ピークの負荷条件でVSENSEがVSENSE(MAX)を超えないようにします。一例として、あるアプリケーションで必要な最大センス電圧が100mVであるとします。このアプリケーションではピーク負荷時に2Aの電流が流れると予想される場合は、RSENSEを50mΩに設定します。

RSENSEの最大値が決まると、センス抵抗の最小値は、必要な分解能またはダイナミックレンジによって設定されます。このセンス・アンプが正確に表現できる最小の信号は、入力オフセットによって制限されます。一例として、LT6118の最大入力オフセットは200µVです。最小電流が20mAの場合、センス抵抗

図2.標準的な接続方法

OUTA

IOUTA

–+

V+

C1

SENSEHI

INC

6

7

8

5

6118 F02

V+

V+V–

LT6118SENSELO

LE

OUTC

1

2

3

4

VLE

RC

VPULLUP

LOAD

VSUPPLY

VSENSERSENSE

OVERCURRENTFLAG

RIN+

–

*ROUT = R1 + R2

V–

ISENSE =VSENSERSENSE

R1*

R2* CL

VOUT

400mVREFERENCE

CLC

–

+抗（RIN）をSENSEHIとVSUPPLYの間に接続すると、電位（VSENSE）をRIN両端に強制します。対応する電流 IOUTAはVSENSE/RINに等しい電流ですが、これがRINに流れます。インピーダンスが高いセンス・アンプの入力にはこの電流が流れないので、この電流は内蔵のMOSFETから出力ピンOUTA

に流れます。

出力電流は、OUTAとV–（通常はグランド）の間に抵抗を追加することにより、変換されて電圧に戻ります。したがって、出力電圧は次のようになります。

VOUT = V– + IOUTA • ROUT

ここで、図2に示すように、ROUT = R1 + R2です。

表1．利得構成の例利得 RIN ROUT VSENSE

（VOUT = 5Vの場合）IOUTA

（VOUT = 5V時）20 499Ω 10k 250mV 500µA

50 200Ω 10k 100mV 500µA

100 100Ω 10k 50mV 500µA

便利な式

Input Voltage: VSENSE = ISENSE •RSENSE

Voltage Gain: VOUT

VSENSE= ROUT

RIN

Current Gain: IOUTAISENSE

= RSENSERIN


LT6118

116118f


アプリケーション情報を10mΩにすると、VSENSEは200µVに設定されます。これは入力オフセットと同じ値です。センス抵抗を大きくすると、与えられた負荷電流に対するセンス電圧が大きくなるので、オフセットによる誤差は軽減されます。50mΩのRSENSEを選択すると、ダイナミックレンジは最大になり、ピーク負荷（2A）時のセンス抵抗両端の電圧が100mVのシステムが得られる上に、入力オフセットによって生じる誤差は4mAの負荷電流に相当する誤差で済みます。

前の例では、RSENSEでの電力損失のピーク値は200mWです。5mΩのセンス抵抗を使用すると、実質的な電流誤差は40mA

ですが、センス電圧のピーク値は2Aで10mVに減り、消費するのはわずか20mWです。

LT6118はオフセットが小さく、それに対応してダイナミックレンジが広いので、この点で他のソリューションよりも柔軟です。オフセットの最大値は200µVであることから、最大で500mVに制限されるセンス電圧のダイナミックレンジは68dBとなります。

センス抵抗の接続きわめて低消費電力のアプリケーション以外は、SENSEHI入力およびSENSELO入力からセンス抵抗への接続にケルビン接続を使用します。大電流が流れる半田接続やプリント基板の相互接続では、それらの抵抗値が比較的大きいために、測定時の誤差が大きくなることがあります。1オンスの銅を使った10mm×10mm平方のトレース1つで、約0.5mΩです。この小さな相互接続箇所を流れるわずか2Aの電流により、1mV

の誤差が生じます。これにより、フルスケールのVSENSEである100mVに対して1%の誤差が発生します。同じ相互接続箇所に10Aの負荷電流が流れると、同じ100mVの信号に対して5%の誤差が発生します。センス・トレースを大電流経路から分離することにより、この誤差を数桁小さくすることができます。ケルビン検出端子を内蔵したセンス抵抗を使うと、最良の結果が得られます。SENSEHIピンおよびSENSELOピンをセンス抵抗に接続するための推奨方法を図2に示します。

外付けの入力利得設定抵抗RINの選択RINは、出力電流を1mAに制限すると同時に、必要な速度と分解能が得られるように選択します。ループの安定性を良好に維持するためのRINの最大値は1kです。VSENSEの値が与えられている場合、RINの値を大きくするとIOUTが少なくなるのでLT6118での電力損失が小さくなります。一方、RINの値を小さ

くするとIOUTが増加するので応答時間が短くなります。非常に広いダイナミックレンジを持つシステムで小さいセンス電流を正確に分解する必要がある場合、RSENSEの両端にショットキー・ダイオードを接続するなど（図3）、最大電流 IOUTAが別の方法で制限される場合は、小さいRINを使用することができます。こうすると、結果を制限することで大電流の測定精度は低下しますが、小電流の測定分解能は向上します。

図3.シャント・ダイオードが最大入力電圧を制限するのでオーバーレンジを生ずることなく低い入力の分解能を向上させる

DSENSERSENSE

V+

LOAD

6118 F03

この方法は、時折発生する大電流のバーストを無視できる場合に役立ちます。

RINの基板レイアウトを設計するときには、特にRINの値が小さい場合、注意が必要です。すべてのトレース抵抗および相互接続箇所の抵抗はRINの値を実質的に増加させるので、それによって利得誤差が発生します。

RINとROUTがそれぞれ異なる温度で動作するように配置されていると、センス抵抗での電力損失によってプリント基板の両端間に熱勾配が発生し、その結果利得誤差が生じることがあります。センス抵抗で大電力が消費される場合は、熱勾配による利得誤差が最小になるようにRINとROUTを配置するよう注意します。

外付けの出力利得設定抵抗ROUTの選択出力抵抗ROUTは、出力電流がどのように電圧に変換されるかを決定します。VOUTは、単純にIOUTAとROUTの積です。通常、ROUTは抵抗分割器として構成された抵抗の組み合わせであり、ここには、コンパレータのしきい値を設定するためにコンパレータの入力に接続される電圧タップがあります。

出力抵抗を選択するときは、最大出力電圧を最初に検討する必要があります。後続の回路が入力範囲の制限されたバッファまたはADCである場合は、IOUTA(MAX) • ROUTがこの回路の許容最大入力範囲より小さくなるようにROUTを選択する必要があります。


LT6118

126118f


アプリケーション情報さらに、出力インピーダンスはROUTによって決まります。別の回路をドライブする場合は、その回路の入力インピーダンスを考慮する必要があります。後続の回路の入力インピーダンスが十分高い場合は、大半の実用的な出力インピーダンスが許容されます。ただし、後続の回路の入力インピーダンスが比較的低い場合か、ADCの負荷のように電流のスパイクを引き込む場合は、出力の精度を維持するために比較的低い出力インピーダンスが必要になることがあります。詳細については、「出力のフィルタリング」の項を参照してください。一例として、ドライブ対象回路の入力インピーダンスRIN(DRIVEN)がROUT

の100倍である場合、次に示すようにVOUTの精度は1%低下します。

VOUT = IOUTA •ROUT •RIN(DRIVEN)

ROUT +RIN(DRIVEN)

= IOUTA •ROUT •100101

= 0.99 •IOUTA •ROUT

アンプの誤差発生源電流センス・システムは、アンプと抵抗を使用して利得をかけ、結果のレベルシフトを行います。したがって、出力はアンプの特性（利得誤差や入力オフセットなど）と同様に、外付け抵抗の整合にも依存します。

理想的には、回路の出力は次のようになります。

VOUT = VSENSE •

ROUTRIN

; VSENSE = RSENSE •ISENSE

この場合、唯一の誤差は外付け抵抗の不整合によるもので、これによる誤差は利得でのみ生じます。ただし、アンプのオフセット電圧、入力バイアス電流、および有限な利得により、以下に説明するようなさらなる誤差が発生することがあります。

アンプのDCオフセット電圧VOSに起因する出力電圧誤差∆VOUT(VOS)

∆VOUT(VOS) = VOS •

ROUTRIN

アンプのDCオフセット電圧は、センス電圧VSENSEの値にそのまま加算されます。VSENSEが増加するにつれて、精度は向上します。これはシステムの大勢を占める誤差であり、この誤差によって使用可能なダイナミックレンジが制限されます。

バイアス電流（IB+とIB–）による出力電圧誤差（∆VOUT(IBIAS)）アンプのバイアス電流 IB

+はSENSELOピンに流れ込み、IB–

はSENSEHIピンに流れ込みます。IBに起因する誤差は次のとおりです。

∆VOUT(IBIAS) =ROUT IB

+•RSENSE

RIN–IB

–

IB+ ≈ IB

– = IBIASであるため、RSENSE << RINである場合は、次式が成り立ちます。 ∆VOUT(IBIAS) = –ROUT (IBIAS)

入力を基準に誤差を表すと便利です。 ∆VVIN(IBIAS) = –RIN (IBIAS)

たとえば、IBIASが100nAでRINが1kだと、入力を基準にした誤差は100μVです。この誤差は、RINの値が減少するにつれそれほどではなくなります。図4に示されているように外部抵抗 (RIN

+)が接続されると、バイアス電流誤差を減らすことができ、次のようになります。

VOUT(IBIAS) = ±ROUT • IOS; IOS = IB+ – IB–

小電流による誤差を最小限に抑えると、回路のダイナミックレンジを最大にすることができます。

図4.IBによる誤差を減らすRIN+

SENSEHI

LT6118

ISENSE

RSENSE

V+7

V–

4

V+

RIN

VBATT

SENSELO

8

1 OUTA 6

6118 F04

ROUT

VOUTRIN

+

–

+

外付け抵抗に起因する出力電圧誤差∆VOUT(GAIN ERROR)

LT6118は非常に小さい利得誤差を示します。その結果、利得誤差が重要なのは、許容差が少ない抵抗を使用して利得を設定する場合に限られます。利得誤差は体系的に負の値であることに注意してください。たとえば、RINおよびROUTに0.1%

精度の抵抗を使用すると、結果として生じる最悪の場合の利


LT6118

136118f


アプリケーション情報ます。この数値にθJAの値（MS8パッケージの場合は163ºC/W、DFNパッケージの場合は64ºC/W）を掛けることにより、予想される最大のダイ温度を求めることができます。適切な放熱と熱の軽減措置を講じることにより、ダイ温度が最大定格を超えないようにします。

LEピンLEピンは、コンパレータ出力ラッチをイネーブルするために使用されます。LEピンが“H”のとき、出力ラッチがイネーブルされ、トリップ後コンパレータ出力は“L”のままになります。LEの入力が“L”のとき、コンパレータ出力ラッチはディスエーブルされ、コンパレータはトランスペアレントに動作します。コンパレータを継続的にトランスペアレントに動作させるには、LEピンを接地してください。LEピンはフロート状態のままにしないでください。

パワーオン・リセット起動中、コンパレータ出力のステートは保証できません。起動時にコンパレータ出力が適切なステートであることを保証するには、パワーオン・リセット（POR）が必要です。PORは、コンパレータ出力が安定化するステートにLT6118が入るまで、LE

ピンを“L”にホールドすることで実装されます。これは、図6に示すように、LE、V+、GND間にRCネットワークを使用することで実現できます。LT6118に電力が供給されると、RCネットワークはコンパレータ出力が適切なステートにセトリングするのに十分な間、LEピンの電圧がVIL（0.5V）のしきい値未満になるようにします。有効なコンパレータ出力を保証するには、起動後最低100µsの間、LEピンが0.5V未満に保たれる必要があります。RCの値は、次式で求めることができます。

RC = t

lnV+

V+ – 0.5V

; t ≥100µs

図5.利得誤差と抵抗の許容誤差

RESISTOR TOLERANCE (%)0.01

0.01

RESU

LTIN

G GA

IN E

RROR

(%)

0.1

1

10

0.1 1 10

6118 F05

RIN = 100Ω

RIN = 1k

得誤差は、RIN = 100Ωの場合–0.4%です。図5は、予想できる最大利得誤差と外付け抵抗の許容差のグラフです。

電力損失に起因する出力電流制限LT6118は、1mAの電流をOUTAピンに連続して供給できます。この電流はRINを通り、SENSEHIピンを介して電流センス・アンプに流れ込みます。出力信号により、LT6118の内部で消費される電力は次のとおりです。

POUT = (VSENSEHI – VOUTA) • IOUTA

VSENSEHI ≈ V+であるため、POUTA ≈ (V+ – VOUTA) • IOUTA

静止電源電流による電力損失もあります（次式参照）。

PS = IS • V+

コンパレータの出力電流は、コンパレータの出力ピンに流れ込み、V–ピンから流れ出します。コンパレータにより、LT6118

の内部で消費される電力は、多くの場合問題にならない程度であり、次のように計算できます。

POUTC = (VOUTC – V–) • IOUTC

全電力損失はこれらの電力損失の和です。

PTOTAL = POUTA + POUTC + PS

最大電源電流時および最大出力電流時は、全電力損失が150mWを超える可能性があります。これにより、LT6118のダイは著しく発熱します。LT6118が損傷するのを防ぐため、各アプリケーションで予想される最大の電力損失を計算しておき

図6.RCネットワークによるパワーオン・リセットの実現

6118 F06

VLE LE

V+

LT6118

R110k

60V

C0.1µF


LT6118

146118f


SENSEHI

LT6118

ISENSE

RSENSE

V+

7

6

V–

4

V+

RIN

VBATT

SENSELO

8

1 OUTA

6118 F08

ROUT

VOUT

–

+

アプリケーション情報

出力のフィルタリングAC出力電圧VOUTは、単純にIOUTAとZOUTの積です。このため、フィルタリングは簡単になります。目的のフィルタ応答を得るために、求められるZOUTを発生する任意の回路を使用できます。たとえば、コンデンサをROUTと並列に接続することにより、低域通過応答を得ることができます。こうすると、出力のノイズを減少させることができます。また、MUXやADCなどのスイッチング回路をドライブしているときに出力を安定状態に維持するための電荷貯蔵場所として役立つ場合もあります。この出力コンデンサとROUTとの並列回路により、次の周波数で出力ポールが発生します。

f–3dB = 1

2• π •ROUT •CL

SENSELO、SENSEHIの範囲SENSELOピンの電圧が「電気的特性」の表に記載されている範囲を超えないように、VBATT（図8参照）とV+との差、ならびにVSENSEの最大値を考慮する必要があります。LT6118

のSENSELOピンとSENSEHIピンは、正の電源電圧より0.2V高い電圧（上限）から33V低い電圧（下限）まで機能することができます。これらの動作電圧は、図1と図2に示されている内部ダイオード・クランプによって制限されます。35.5V

より低い電源では、低い方の範囲はV– + 2.5Vによって制限されます。これにより、モニタ対象の電源VBATTを、図8に示

図8.負荷電源 (VBATT)とは別に電力を供給されるV+

図9.SENSELO、SENSEHIの許容電圧範囲

60

27

ALLO

WAB

LE O

PERA

TING

VOL

TAGE

ON

SENS

ELO

AND

SENS

HI IN

PUTS

(V)

2.8

10

20 20.2V

40.2V

30

40

50

2.52.7 10 20 30 40 5035.5

V+ (V)606118 F09

VALID SENSELO/SENSEHI RANGE

図7.3つの標準的なコンデンサの値に対する最小抵抗

SUPPLY VOLTAGE (V)1 10 100

RESI

STOR

VAL

UE (Ω

)

6118 F07

C = 100nF

C = 10nF

C = 1nF

100,000,000

10,000,000

1,000,000

100,000

10,000

1000

すようにLT6118の正電源とは別の電源にすることができます。さまざまな電源電圧入力（V+）に対するSENSELO入力とSENSEHI入力の動作電圧範囲を図9に示します。SENSELO

とSENSEHIの範囲は、VSENSEが200mVより小さい限り、LT6118が（負荷のほかに）自己の電源電流をモニタできるように設計されています。これを図10に示します。

最小出力電圧LT6118電流センス・アンプの出力は、センス電圧がゼロのとき、ゼロ以外の出力電圧を出力することがあります。これは、「アンプのDCオフセット電圧に起因する出力電圧誤差∆VOUT(VOS)」の項で説明したように、センス・アンプのVOSがRINの両端に強制的に加えられた結果によるものです。VOS

RCは、回路の電源電圧に基づいて選択する必要があります。図7を使用すると、アプリケーションの電源電圧範囲について適切なRCの組み合わせを簡単に求めることができます。


LT6118

156118f


図10.負荷と一緒にモニタされる電源電流

図11.アンプの出力電圧と入力検出電圧

SENSEHI

LT6118

ISENSE

RSENSE

V+7

6

V–

4

RIN

VBATT

SENSELO

8

1 OUTA

6118 F10

ROUT

VOUT

–

+

INPUT SENSE VOLTAGE (µV)

0

OUTP

UT V

OLTA

GE (m

V)

40

80

120

20

60

100

200 400 600 800

6118 F11

10001000 300 500 700 900

VOS = –200µV

G = 100

VOS = 200µV

アプリケーション情報は、RSENSEを大きくするか、またはRINを小さくして、最小出力電流を増やすことにより改善することができます。「標準的性能特性」には、初期出力電流を基準にしてラベルが付けられていることに注意してください。

速度も外部部品による影響を受けます。VOUT = IOUTA •

ZOUTなので、大きなROUTを使うと応答時間が減少します。ここで、ZOUTはROUTと寄生容量や負荷容量の並列組み合わせです。RINを小さくするか、ROUTを大きくすると、両方とも回路の電圧利得を大きくする効果があることに注意してください。出力容量がシステムの速度を制限している場合、望みの利得を維持しながら、出力容量を充電する電流を増やすため、RINとROUTを一緒に減らすことができます。

コンパレータの応答時間は、伝播遅延時間と立ち下がり時間の合計です。伝播遅延は、コンパレータの入力に印加されたオーバードライブ電圧の関数です。オーバードライブを大きくすると、伝播遅延は小さくなります。これは、障害事象に対するシステムの応答時間を短くするのに役立ちます。立ち下がり時間は、コンパレータの出力にかけられる負荷とプルアップ電圧に影響を受けます。

LT6118のアンプの標準応答時間は500nsであり、コンパレータの標準応答時間も500nsです。システムとして構成した場合、アンプの出力がコンパレータの入力をドライブするので、システム全体の応答時間は、個々に規定された応答時間によって示される応答時間よりも通常は長くなります。これは、コンパレータの入力のオーバードライブが、アンプの出力の速度によって決まるためです。

内部リファレンスとコンパレータ内蔵の高精度リファレンスおよびコンパレータを高精度の電流センス回路と組み合わせたことにより、異常な負荷電流を素早く簡単に検出することができます。高水準の安全性と信頼性が要求されるシステムでは、こうした機能が多くの場合きわめて重要です。LT6118のコンパレータは、フォルト検出に合わせて最適化されており、ラッチング出力付きで設計されています。ラッチング出力により、フォルトによってフォルト自体がクリアされないようになり、出力をリセットするには別のシステムまたはユーザーが必要になります。コンパレータ出力が介在して負荷を電源から切り離すことができるアプリケーションでは、発振を回避するためにラッチされた出力が必要です。ラッチング出力は、断続的な問題を検出する場合にも役立ちます。ラッチング出力が望ましくないアプリケーションでは、LEピンを“L”に接続してラッチをディスエーブルできます。

の上下限値でのデバイスの伝達関数における入力オフセット電圧の影響を図11に示します。オフセット電圧が負の場合は、入力センス電圧がゼロのときに出力電圧が発生します。オフセット電圧が正の場合は、入力センス電圧が入力オフセット電圧を超えるまで出力電圧はゼロのままです。VOSを無視すると、出力回路はプルダウン回路の飽和によって制限されることはなく、0Vに到達できます。

応答時間LT6118アンプは、回路の保護や電流のモニタを行うために、入力に対して素早く応答できるように設計されています。この応答時間は、遅延と速度の2つの面で外付け部品による影響を受けます。

出力電流が非常に低くて入力過渡が生じると、出力電圧が変化し始めるまでに大きな遅延が生じる可能性があります。「標準的性能特性」はこの遅延が小さいことを示しており、これ


LT6118

166118f


コンパレータの一方の入力は外部から使用できます。もう一方のコンパレータ入力は内部で400mVの高精度リファレンスに接続されています。入力のしきい値（出力が“H”から“L”に遷移する電圧）は、リファレンスの電圧に等しくなるように設計されています。リファレンス電圧は、デバイスのV–接続の電位を基準にして確立されます。

コンパレータの入力コンパレータの入力は、使用した電源電圧に関係なく、V–から60Vまでの振幅が可能です。入力電圧がしきい値より十分に高い場合、その入力に流れる入力電流はわずか数pAです。入力電圧が低下し、しきい値に近づくと、入力から少量のバイアス電流が流れ始め、グランド電位になると最大値の50nA

に達します。分圧器を使用してコンパレータの入力をアンプの出力に結合している場合は、この入力バイアス電流の変化によってOUTAの伝達関数に小さい非直線性が発生することがあります。たとえば、コンパレータの最大入力電流が50nA

で、コンパレータの入力から見た抵抗が1kである場合、コンパレータの入力電圧がそのしきい値を通過すると、出力電圧の変化として50µVがアナログ出力で観測されます。

アプリケーション情報コンパレータのしきい値の設定コンパレータには、400mVの高精度リファレンスが内蔵されています。図12に構成されているようなLT6118のコンパレータの作動点を設定するには、コンパレータが作動する入力センス電圧VSENSE(TRIP)を次式で計算する必要があります。

VSENSE(TRIP) = ISENSE(TRIP) • RSENSE

RINの選択については、「外付けの入力利得設定抵抗RINの選択」の項で説明します。RINを選択したら、ROUTは次式で計算できます。

ROUT = RIN

400mVVSENSE(TRIP)

アンプ出力はコンパレータの入力に直接接続されるので、VSENSEからVOUTへの利得は、次のようになります。

AV = 400mV

VSENSE(TRIP)

図13に示すように、R2を使用して、VSENSE(TRIP)を変更せずにVSENSEからVOUTへの利得を大きくすることができます。前述したように、R1は次式で簡単に計算できます。

R1= RIN

400mVVSENSE(TRIP)

OUTA

IOUTA

–+

V+

C1

SENSEHI

INC

6

7

8

5

6118 F12

V+

V+V–

LT6118SENSELO

LE

OUTC

1

2

3

4

VLE

RC

VPULLUP

LOAD

VSUPPLY

VSENSERSENSE

OVERCURRENTFLAG

RIN+

–

V–


ROUT

CL

VOUT

400mVREFERENCE

CLC

–

+

図12.基本的なコンパレータの構成


LT6118

176118f



図13．AVを大きくした場合のコンパレータの構成

OUTA

IOUTA

–+

V+

C1

SENSEHI

INC

6

7

8

5

6118 F13

V+

V+V–

LT6118SENSELO

LE

OUTC

1

2

3

4

VLE

RC

VPULLUP

LOAD

VSUPPLY

VSENSERSENSE

OVERCURRENTFLAG

RIN+

–

V–


R1

R2 CL

VOUT

400mVREFERENCE

CLC

–

+

したがって、利得は次のようになります。

AV = R1+R2

RIN

この利得の式はR2について簡単に解くことができます（次式）。

R2 = AV • RIN – R1

図10の構成では利得が大きすぎる場合は、図14に示すように、R2を使用してVSENSE(TRIP)を変更せずに利得を小さくすることができます。AVは次式で簡単に計算できます。

AV = R1

RIN

図14．AVを小さくした場合のコンパレータの構成

OUTA

IOUTA

–+

V+

C1

SENSEHI

INC

6

7

8

5

6118 F14V–

V+

V+V–

LT6118SENSELO

LE

OUTC

1

2

3

4

VLE

RC

VPULLUP

LOAD

VSUPPLY

VSENSERSENSE

OVERCURRENTFLAG

RIN+

–


R1

R2

CL

VOUT400mVREFERENCE

CLC

–

+


LT6118

186118f


図15.コンパレータの出力の伝達特性

この利得の式はR1について簡単に解くことができます（次式）。

R1 = AV • RIN

R2の値は次式で計算できます。

R2 =

400mV •RIN – VSENSE(TRIP) •R1VSENSE(TRIP)

ヒステリシス設計を簡素化し、入力にノイズがあっても安定した動作を確保し、状態が変化したときの負荷トランジェントによって誘起される場合がある電源ノイズを除去するために、コンパレータには標準10mVのヒステリシスが組み込まれています。図15

に示すように、出力が“L”から“H”へ遷移するとしきい値電圧が変更されるようにヒステリシスは設計されています。

アプリケーション情報そうしたければ、外部正帰還回路を使って実効ヒステリシスを大きくすることができますが、このような回路は上昇時と下降時の両方の入力しきい値 (VTH)に影響を与えます（実際の内部しきい値は影響を受けません）。

コンパレータのヒステリシスを大きくする方法を図16に示します。

R5は、コンパレータの出力を作動させるために必要なアンプの出力電流 IOVERから計算できます。

R5 = 400mV

IOVER, Assuming R1+R2( ) >> R5

確実に(R1 + R2) >> R5となるようにするには、R1 >> R5となるようにR1を選択します。これにより、コンパレータが作動したときにVOUTAが大幅に変化しないようになります。

R3は、十分なVOLの値と、容量性負荷によるコンパレータ出力の立ち上がり時間を許容できるように選択します。

R2は次式で計算できます。

R2 = R1•

VDD – 390mVVHYS(EXTRA)

図16.追加のヒステリシスを備えた反転コンパレータ

–

+

V+

V+

V–

INC

V–

4

6118 F16

OUTA 6

7

5

V+

V+

SENSEHI

LT6118

RIN

RSENSE

ILOAD

V+

SENSELO

OUTC3

1

8

400mVREFERENCE

R3

R4

R5

R1 VTH

R2VDD

–

+

VHYS

OUTC

VTH

INCREASINGVINC

6118 F15


LT6118

196118f


追加されるヒステリシスVHYS(EXTRA)は、標準10mVの組み込みヒステリシスに上乗せされることに注意してください。R2

の値が非常に大きい場合は、プリント基板関連のリークが問題になることがあります。T形回路網を実装して、必要な抵抗値を減らすことができます。

ヒステリシスの合計値は概算で次のとおりです。

VHYS = 10mV +R1•

VDD – 390mVR2

たとえば、ヒステリシスの合計値を50mVにしてIOVER =

900µAを実現するには、R5 = 442Ωにします。R1 = 4.42k、R3

= 10k、VDD = 5Vを選択すると、R2 = 513kとなります。

正帰還によりR5に電流が流れ込むことによってコンパレータが作動すると、アナログ出力電圧も影響を受けます。このため、(R1 + R2) >> R5とすることが適しています。これに起因したVOUTAの誤差の最大値は、次式で計算できます。

∆VOUTA = VDD •

R5R1+R2+R5

前の例では、これはアンプの出力に4.3mVの誤差があることに相当します。利得を100とするとアンプの入力換算で43µV

です。

コンパレータは電流検出アンプとは独立して使用できるため、追加のヒステリシスを持つしきい値電圧の式を知っていると役立ちます。出力が“H”から“L”に遷移する入力立ち上がりエッジのしきい値は次のとおりです。

VTH R( ) = 400mV • 1+ R1

R2

アプリケーション情報出力が“L”から“H”に遷移する入力立ち下がりエッジのしきい値は次のとおりです。

VTH F( ) = 390mV 1+ R1

R2

– VDD

R1R2

コンパレータの出力コンパレータの出力は、シンク電流が500µAのとき、ロジックの“L”レベルである150mVを維持できます。「標準的性能特性」に示すように、VOLのレベルが高いときは、出力のシンク電流を増やすことができます。負荷電流はV–ピンへ流れます。出力オフ状態の電圧は、使用している電源電圧に関係なく、V–を基準にして0V～60Vの範囲にすることができます。

電源の逆極性保護LT6118は、電源極性の外部的な反転に対して内部的に保護されていません。この状態中に起こりうる損傷を防ぐため、ショットキ・ダイオードをV–と直列に追加できます（図17）。そうすることで、LT6118に逆電流が流れるのを防止できます。このダイオードを使用すると、VDによるデバイスへの電源電圧が実質的に低下するため、LT6118の低電圧動作が制限されることに注意してください。

また、コンパレータのリファレンス、コンパレータ出力、LE入力は、V–ピンを基準とします。リファレンスの精度を保ち、コンパレータ入力をV–未満にドライブするのを防ぐため、R2はV–

ピンに接続する必要があります。VDにより、アンプ出力電圧が上にシフトされます。VOUTAは、R1とR2の両端で差動式に正確に測定できます。コンパレータ出力の“L”電圧も、VD

によって上にシフトします。LEピンのしきい値は、V–ピンを基準とします。LT6118に有効な入力レベルを与え、LEをV–未満にドライブするのを防ぐには、ドライブする回路の負電源をLT6118のV–に接続してください。


LT6118

206118f



–

+

V+

V+

V–

INC

V–

4

VD

+

–

VOUTA

+

–

6118 F17

OUTA 6

7

5

V+

V+

SENSEHI

LT6118

RIN

RSENSE

ILOADVDD

VDD

SENSELO

OUTC3

LE2

1

8

400mVREFERENCE

R3R1

R2

VDD

–

+

図17.ショットキにより、電源極性反転時の損傷を防止

標準的応用例

パワーオン・リセットを備えた電子的ヒューズ

SENSEHI SENSELO

OUTA

0.1Ω

R10100Ω

LT6118

V–

TO LOAD

VOUT

9.53k

475Ω

0.8AOVERCURRENTDETECTION

INC

V+

LE

6

1

5

4

OUTC

8

7

10k

100k 6.2V*

IRF9640

2

5V

3VLE

6118 TA02

100k

2N7000

*CMH25234B

10µF24.9k

12V

100nF

電子的ヒューズは、LEラインを“L”に引き下げるか、システムをパワー・サイクリングすることでリセットできます。回路は、100µsのパワーオン時間を持つよう設計されています。パワー

オン後、LEがしきい値より低い間は、初期の突入電流を許容するために、コンパレータはトランスペアレントに保たれます。


LT6118

216118f


標準的応用例

ハードウェア割り込みによるMCUインタフェース動作

SENSEHI SENSELO

OUTA

0.1ΩV+

100Ω

LT6118

V–

TO LOAD

VOUTADC IN

8.66k

1.33k

INC

V+

LE

OUTC

6

1

5

4

8

7

2

3

VLE

6118 TA03

10k

5V

VOUT/ADC IN

AtMega1280PB0

PB1

PCINT2

PCINT3

ADC2

PB5

5

6

7

2

3

1

OVERCURRENT ROUTINE

RESET COMPARATOR

MCU INTERUPT

OUTC GOES LOW5V

0V

6118 TA03b

例：

コンパレータには300mAの過電流しきい値が設定されます。MCUはコンパレータ出力をハードウェア割り込みとして受け

取り、該当するフォルト・ルーチンを即座に実行します。

DCモータのトルク制御の概略図

上の図は、DCモータ制御回路の概略を示しています。この回路は、モータのトルクに比例したモータ電流を制御します。LT6118は、モータの電流を電流の設定値にサーボ制御する

積分器に電流帰還を与えるために使用されます。LTC®6992

は、差動アンプの出力をモータのPWM制御信号に変換するために使用されます。

SENSEHI SENSELO

OUTA

8 1

6

5

7

2

3

4

LT6118

V–

9k 100k

2

37 LTC6246

46 1

3

6 IRF640

5V

1N5818

0.1Ω

VMOTOR

5

4

2

0.47µFVOUT

CURRENT SET POINT (0V TO 5V)

1k

1M

6118 TA04

1k

78.7k100k

280k

INC

V+

LE

OUTC

VLE

100µF

+–

LTC6992-1

V+

GND

5V

1µF

BRUSHEDDC MOTOR(0A TO 5A)MABUCHIRS-540SH

MOD

SET

OUT

DIV


LT6118

226118f


パッケージ最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。

MSOP (MS8) 0213 REV G

0.53 ±0.152(.021 ±.006)

SEATINGPLANE

NOTE:1.寸法はミリメートル /（インチ）2.図は実寸とは異なる3.寸法にはモールドのバリ、突出部、またはゲートのバリを含まないモールドのバリ、突出部、またはゲートのバリは、各サイドで 0.152mm（0.006"）を超えないこと4.寸法には、リード間のバリまたは突出部を含まないリード間のバリまたは突出部は、各サイドで 0.152mm（0.006"）を超えないこと5.リードの平坦度（整形後のリードの底面）は最大 0.102mm（0.004"）であること

0.18(.007)

0.254(.010)

1.10(.043)MAX

0.22 – 0.38(.009 – .015)

TYP

0.1016 ±0.0508(.004 ±.002)

0.86(.034)REF

0.65(.0256)

BSC

0° – 6° TYP

DETAIL “A”

DETAIL “A”

GAUGE PLANE

1 2 3 4

4.90 ±0.152(.193 ±.006)

8 7 6 5

3.00 ±0.102(.118 ±.004)

(NOTE 3)

3.00 ±0.102(.118 ±.004)

(NOTE 4)

0.52(.0205)

REF

5.10(.201)MIN

3.20 – 3.45(.126 – .136)

0.889 ±0.127(.035 ±.005)

RECOMMENDED SOLDER PAD LAYOUT

0.42 ± 0.038(.0165 ±.0015)

TYP

0.65(.0256)

BSC

MS8 Package8-Lead Plastic MSOP

(Reference LTC DWG # 05-08-1660 Rev G)


http://www.linear-tech.co.jp/designtools/packaging/

LT6118

236118f

リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。

パッケージ最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。

3.00 ±0.10(2 SIDES)

2.00 ±0.10(2 SIDES)

NOTE:1.図は JEDECのパッケージ外形ではない2.図は実寸とは異なる3.すべての寸法はミリメートル4.パッケージ底面の露出パッドの寸法にはモールドのバリを含まないモールドのバリは（もしあれば）各サイドで 0.15mmを超えないこと5.露出パッドは半田メッキとする6.灰色の部分はパッケージの上面と底面のピン 1の位置の参考に過ぎない

0.40 ±0.10

BOTTOM VIEW—EXPOSED PAD

0.75 ±0.05

R = 0.115TYP

R = 0.05TYP

1.35 REF

14

85

PIN 1 BARTOP MARK

(SEE NOTE 6)

0.200 REF

0.00 – 0.05

(DCB8) DFN 0106 REV A

0.23 ±0.050.45 BSC

PIN 1 NOTCHR = 0.20 OR 0.25 × 45° CHAMFER

0.25 ±0.05

1.35 REF

RECOMMENDED SOLDER PAD PITCH AND DIMENSIONSAPPLY SOLDER MASK TO AREAS THAT ARE NOT SOLDERED

2.10 ±0.05

0.70 ±0.05

3.50 ±0.05

PACKAGEOUTLINE

0.45 BSC

1.35 ±0.10

1.35 ±0.05

1.65 ±0.10

1.65 ±0.05

DCB Package8-Lead Plastic DFN (2mm × 3mm)

(Reference LTC DWG # 05-08-1718 Rev A)

http://www.linear-tech.co.jp/designtools/packaging/

LT6118

246118f

LINEAR TECHNOLOGY CORPORATION 2014

LT 0414 • PRINTED IN JAPANリニアテクノロジー株式会社〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03-5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp/LT6118

関連製品

標準的応用例ADCをドライブするアプリケーション

製品番号説明注釈LT1787 双方向ハイサイド電流検出アンプ 2.7V～60V、オフセット：75μV、消費電流：60μA、利得：8V/V

LTC4150 クーロン・カウンタ/バッテリ・ガスゲージ電荷の量と極性を表示LT6100 利得選択可能なハイサイド電流検出アンプ 4.1V～48V、利得設定：10、12.5、20、25、40、50V/V

LTC6101 高電圧、ハイサイド電流検出アンプ最大100V、抵抗による利得設定、オフセット：300μV、SOT-23

LTC6102 ゼロドリフトのハイサイド電流検出アンプ最大100V、抵抗による利得設定、オフセット：10µV、 MSOP8/DFN

LTC6103 デュアルのハイサイド電流検出アンプ 4V～60V、抵抗による利得設定、独立した2つのアンプ、MSOP8

LTC6104 双方向ハイサイド電流検出アンプ 4V～60V、各方向で個別の利得制御、MSOP8

LT6105 高精度レール・トゥ・レール入力電流センスアンプ入力範囲：–0.3V～44V、オフセット：300µV、利得誤差：1%

LT6106 低コストのハイサイド電流センスアンプ 2.7V～36V、オフセット：250µV、抵抗による利得設定、 SOT-23

LT6107 高温度ハイサイド電流センスアンプ 2.7V～36V、–55°C～150°C、テスト温度：–55ºC、25ºC、150ºC

LT6109 リファレンス、コンパレータ、シャットダウン機能を備えたハイサイド電流センス・アンプ

2.7V～60V、125µV、抵抗による利得設定、しきい値誤差：±1.25%

LT6700 デュアル・コンパレータ、400mVリファレンス付き 1.4V～18V、消費電流：6.5μA

LT6108 リファレンス、コンパレータ、シャットダウン機能を備えたハイサイド電流センス・アンプ

2.7V～60V、125µV、抵抗による利得設定、しきい値誤差：±1.25%

LT6119 LT6109からシャットダウン機能とPOR機能を省いたもの 2.7V～60V、200µV、抵抗による利得設定、しきい値誤差：±1.25%

SENSEHI SENSELO

OUTA

0.1ΩSENSELOW

SENSEHIGH

LT6118

V–

OUT

8.66k0.1µF

0.1µF

1.33k

INC

V+

LE

OUTC

6

1

5

4

8

7

2

3

VCC VREF

VLE

6118 TA05

IN

VCC

10k

IN+ LTC2470

OVERCURRENT

COMP

TOMCU

100Ω

16ビットの∆ΣADCであるLTC2470の低サンプリング電流はLT6118に最適です。



http://www.linear-tech.co.jp/LTC4150












http://www.linear-tech.co.jp/LT6119-1

por、リファレンス、 およびコンパレータ内蔵の 電流検出ア …lt®6118...

Documents

por、リファレンス、およびコンパレータ内蔵の電流検出ア …lt®6118...