1. Defina quen es un flip flop o multivibrador biestable, Cules son las aplicaciones de los flip flops?Unbiestable(flip-flopen ingls), es unmultivibradorcapaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones.1Esta caracterstica es ampliamente utilizada enelectrnica digitalpara memorizar informacin. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en: Asncronos: slo tienen entradas de control. El ms empleado es elbiestable RS. Sncronos: adems de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan sncronas y en caso contrario asncronas. Por lo general, las entradas de control asncronas prevalecen sobre las sncronas.La entrada de sincronismo puede ser activada por nivel (alto o bajo) o porflanco(de subida o de bajada). Dentro de los biestables sncronos activados por nivel estn los tiposRSyD, y dentro de los activos por flancos los tiposJK,TyD.Los biestables sncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias de loslatches(biestables asncronos o sincronizados por nivel).

Aplicaciones Un biestable puede usarse para almacenar un bit. La informacin contenida en muchos biestables puede representar el estado de un secuenciador, el valor de un contador, un carcter ASCII en la memoria de un ordenador, o cualquier otra clase de informacin.

Un uso corriente es el diseo de mquinas de estado finitas electrnicas. Los biestables almacenan el estado previo de la mquina que se usa para calcular el siguiente.

El biestable T es til para contar. Una seal repetitiva en la entrada de reloj hace que el biestable cambie de estado por cada transicin alto-bajo si su entrada T est a nivel 1. La salida de un biestable puede conectarse a la entrada de reloj de la siguiente y as sucesivamente. La salida final del conjunto considerado como una cadena de salidas de todos los biestables es el conteo en cdigo binario del nmero de ciclos en la primera entrada de reloj hasta un mximo de 2n-1, donde n es el nmero de biestables usados.

Uno de los problemas con esta configuracin de contador (ripple counter en ingls) es que la salida es momentneamente invlida mientras los cambios se propagan por la cadena justo despus de un flanco de reloj. Hay dos soluciones a este problema. La primera es muestrear la salida slo cuando se sabe que esta es vlida. La segunda, ms compleja y ampliamente usada, es utilizar un tipo diferente de contador sncrono, que tiene una lgica ms compleja para asegurar que todas las salidas cambian en el mismo momento predeterminado, aunque el precio a pagar es la reduccin de la frecuencia mxima a la que puede funcionar.

Una cadena de biestables T como la descrita anteriormente tambin sirve para la divisin de la frecuencia de entrada entre 2n, donde n es el nmero de biestables entre la entrada y la ltima salida.

2. Construya el circuito flip flop mas elemental con dos compuertas NAND o con 2 compuertas NOR . explique su tabla de verdad.

La siguiente figura muestra una forma posible de implementar un Flip-Flop S-R. Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q son las salidas (Q es generalmente la salida que se busca manipular.)

Como existen varias formas de implementar un Flip-Flop S-R (y en general cualquier tipo de Flip-Flop) se utilizan diagramas de bloque que representen al Flip-Flop. El siguiente diagrama de bloque representa un FF S-R. Ntese que ahora, por convencin, Q se encuentra en la parte superior y Q en la inferior.

Para describir el funcionamiento de un FF se utilizan las llamadasTablas de Estadoy lasEcuaciones Caractersticas. La siguiente tabla muestra latabla de estadopara un FF S-R.SRQQ+

0000

0011

0100

0110

1001

1011

110-

111-

Como encabezado de las columnas tenemos las entradas S y R, y una de las salidas Q. La salida Q es la salida que en un tiempotse puede detectar en el FF, es decir, es la salida en el tiempo actual. Q+ es la salida en el tiempo, una vez que se ha propagado la seal en el circuito (recuerde que los FF tienen un componente de retroalimentacin.) Por lo tanto, es decir, es la salida que tendr Q en el futuro una vez que se haya realizado la propagacin.Si analizamos la tabla de estado, vemos que para si S = 0, R = 0 y Q = 0 1, la salida futura de Q (Q+) ser siempre lo que se tena antes de la propagacin. A este estado (S = 0, R = 0) se le conoce por tanto como estado de memoria.Viendo ahora el caso S = 0, R = 1, se aprecia que siempre Q+ = 0 sin importar el valor de Q antes de la propagacin, es decir, se hace unresetde Q. Si por el contrario, se tiene S = 1, R = 0, entonces Q+ = 1 en ambos casos, por tanto se hace unsetde Q.Finalmente, ntese que la combinacin S = 1, R = 1 no es valida en el FF S-R. La razn es que dicho estado vuelve inestable al circuito y, como una de las caractersticas de todo FF es que el estado es estable, al usar dicha combinacin se esta violando este principio de los FF.Ahora, si se mapea la informacin de la tabla de estado del FF S-R en un mapa de Karnaugh, se obtiene la siguienteecuacin caracterstica:. Esta ecuacin describe tambin el funcionamiento. Nos dice que Q+ ser 1 siempre y cuando se haga unsetdel FF o elresetno esta activado y la salida tiene un 1 en ese momento.3. Cules son las caractersticas de los flip flops sincronizados por reloj? Qu son entradas sncronos y asncronos?

Biestable RS

Cronograma del biestable RS.Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales permiten al ser activadas: R: el borrado (reseten ingls), puesta a 0 nivel bajo de la salida. S: el grabado (seten ingls), puesta a 1 nivel alto de la salidaSi no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la ltima operacin de borrado o grabado. En ningn caso deberan activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a bajo, si el flip-flop est construido conpuertasNOR, o a alto, si est construido con puertas NAND. El problema de que ambas salidas queden al mismo estado est en que al desactivar ambas entradas no se podr determinar el estado en el que quedara la salida. Por eso, en lastablas de verdad, la activacin de ambas entradas se contempla como caso no deseado (N. D.)Biestable RS (Set Reset) asncronoSlo posee las entradas R y S. Se compone internamente de dos puertas lgicas NAND o NOR, segn se muestra en la siguiente figura:

Biestables RS con puertas NOR (a), NAND (c) y sus smbolos normalizados respectivos (b) y (d).Tabla de verdad biestable RS

RSQ (NOR)Q' (NAND)

00qN. D.

0110

1001

11N. D.q

N. D.= Estado no deseado q= Estado de memoria

Biestable RS (Set Reset) sncrono[editar]

Circuito Biestable RS sncrono a) y esquema normalizado b).Adems de las entradas R y S, posee una entrada C de sincronismo cuya misin es la de permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable sncrono a partir de una asncrona, junto con su esquema normalizado:Su tabla de verdad es la siguiente:Tabla de verdad biestable RS

CRSQ (NOR)

0XXq

100q

1011

1100

111N. D.

X=no importa

Biestable D (Data o Delay)

Smbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida.El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de datos (1 o 0). Si se aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico. El funcionamiento de un dispositivo activado por el flanco negativo es, por supuesto, idntico, excepto que el disparo tiene lugar en el flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada flanco del impulso de reloj.Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En funcin del modo de activacin de dicha entrada de sincronismo, existen dos tipos: Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latchen ingls). Activo por flanco (de subida o de bajada).Laecuacincaracterstica del biestable D que describe su comportamiento es:

y sutabla de verdad:DQQsiguiente

0X0

1X1

X=no importa

Esta bscula puede verse como una primitivalnea de retardoo una retencin de orden cero (zero order holden ingls), ya que los datos que se introducen, se obtienen en la salida un ciclo de reloj despus. Esta caracterstica es aprovechada para sintetizar funciones deprocesamiento digital de seales(DSP en ingls) mediante latransformada Z.Ejemplo: 74LS74Biestable T (Toggle) Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T cambia de estado ("toggle" en ingls) cada vez que la entrada de sincronismo o de reloj se dispara mientras la entrada T est a nivel alto. Si la entrada T est a nivel bajo, el biestable retiene el nivel previo. Puede obtenerse al unir las entradas de control de unbiestable JK, unin que se corresponde a la entrada T. No estn disponibles comercialmente.Laecuacincaracterstica del biestable T que describe su comportamiento es:

y latabla de verdad:TQQsiguiente

000

011

101

110

Biestable JKEs verstil y es uno de los tipos de flip-flop ms usados. Su funcionamiento es idntico al del flip-flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia est en que el flip-flop J-K no tiene condiciones no vlidas como ocurre en el S-R.Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas: J: El grabado (seten ingls), puesta a 1 nivel alto de la salida. K: El borrado (reseten ingls), puesta a 0 nivel bajo de la salida.Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la ltima operacin de borrado o grabado. A diferencia delbiestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirir el estado contrario al que tena.La ecuacin caracterstica del biestable JK que describe su comportamiento es:

Y sutabla de verdades:JKQQsiguiente

0000

0011

01X0

10X1

1101

1110

X=no importa

Una forma ms compacta de latabla de verdades (Qrepresenta el estado siguiente de la salida en el prximo flanco de reloj yqel estado actual):JKQ

00q

010

101

11

El biestable se denomina as porJack Kilby, el inventor de loscircuitos integradosen1958, por lo cual se le concedi elPremio Nobelen fsica de2000.

Biestable JK activo por flanco

Smbolos normalizados: Biestables JK activo a) por flanco de subida y b) por flanco de bajadaJunto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya misin es la de permitir el cambio de estado del biestable cuando se produce unflancode subida o de bajada, segn sea su diseo. Su denominacin en ingls esJ-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando las entradas J y K estn a nivel lgico 1, a cada flanco activo en la entrada de reloj, la salida del biestable cambia de estado. A este modo de funcionamiento se le denomina modo de basculacin (toggleen ingls).

Ejemplo: 74LS73

Biestable JK Maestro-Esclavo

Smbolos normalizados: Biestable JK Maestro-Esclavo a) activo por nivel alto y b) activo por nivel bajoAunque an puede encontrarse en algunos equipos, este tipo de biestable, denominado en inglsJ-K Flip-Flop Master-Slave, ha quedado obsoleto ya que ha sido reemplazado por el tipo anterior.Su funcionamiento es similar al JK activo por flanco: en el nivel alto (o bajo) se toman los valores de las entradas J y K y en el flanco de bajada (o de subida) se refleja en la salida.Otra forma de expresar la tabla de verdad del biestable JK es mediante la denominada tabla de excitacin: q Q J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 Siendo q el estado presente y Q el estado siguiente.La ecuacin caracterstica del flip flop jk es: Q(t+1)=JQ+KQ la cual se obtiene de la tabla caracterstica del flip flop.

4. Mencione cuales son los problemas potenciales de temporizacin que se pueden presentar en circuitos flip flops.

5. Desarrolle los circuitos presentados en el procedimiento con el software de simulacin Proteus

Flip flop tipo RS

Flip flop tipo Jk

Flip flop tipo D