sekvenčné logické obvody (predmet :automatizácia)
DESCRIPTION
Sekvenčné logické obvody (predmet :automatizácia). Učebná pomôcka pre maturantov Ing. Eva Zeleňáková. Bloková schéma SLO. Výstupné premenné (Y) SLO sú kombináciou : vstupných premenných v danom okamihu (A a B), ale aj minulými hodnotami niektorých premenných z predchádzajúceho stavu. - PowerPoint PPT PresentationTRANSCRIPT
Sekvenčné logické obvody(predmet :automatizácia)
Učebná pomôcka pre maturantov
Ing. Eva Zeleňáková
Bloková schéma SLO
Výstupné premenné (Y) SLO sú kombináciou :• vstupných premenných v danom okamihu (A a B),• ale aj minulými hodnotami niektorých premenných z
predchádzajúceho stavu.
RS – asynchrónnyRESET
• RS – vytvorený pomocou NOR –ov .
Stav RESET Stav RESET po vynulovaní
RS – asynchrónnySET
Stav SET Stav SET po vynulovaní
RS – asynchrónnyZAKÁZANÝ STAV
• Ak R=S=0 a R=S=1 nestabilné stavy
Stav keď žiadame súčasne (REST) R=1 a (SET) S=1 => protichodné požiadavky nazývame ZAKÁZANÝ STAV.
RS – asynchrónny časový priebeh a pravdivostná
tabuľka
R S Ǫ Ǭ 0 0 0/1 0/1
0 1 1 0 SET
1 0 0 1 RESET
1 1 X X Zakázaný stav
Pravdivostná tabuľka RS obvodu z NOR-ov
Časový priebeh RS obvodu z NOR-ov
Iné prevedenie RS obvodu
• RS – vytvorený pomocou NAND–ov .
Pracuje rovnako ako RS s NOR-ov, rozdiel je v zakázanom stave => R=0 a S=0 .
Iné prevedenie RS obvodu
R S Ǫ Ǭ0 0 X X Zakázaný stav
0 1 1 0 SET
1 0 0 1 RESET
1 1 0/1 0/1
Pravdivostná tabuľka RS obvodu z NAND-ov
Časový priebeh RS obvodu z NAND-ov
RS – synchrónny
• Jeho výstup možno meniť iba počas trvania hodinového impulzu.
C - hodinový impulzAk C=0 =>obvod z NAND-ov je zablokovaný.
RS – synchrónnyčasový priebeh a pravdivostná
tabuľka
Časový priebeh RS – synchrónneho obvodu je označený červenou farbou
R S C Ǫ Ǭ 0 0 0 0/1 0/1
0 0 1 0/1 0/1
0 1 1 1 0
1 0 1 0 1
1 1 1 X X Zakázaný stav
Grafické značky RS obvodov
Grafická značka RS asynchrónneho obvodu
Grafická značka RS synchrónneho obvodu
D- preklápací obvod
• Odstraňuje zakázaný stav, tým že na vstupe je RS invertor.
D C Ǫ n+1x 0 Ǫ n zachovanie pôvodného stavu
0 1 0 log.0
1 1 1 log.1
Pravdivostná tabuľka a priebeh D obvodu
Princíp a grafická značka D obvodu
JK- preklápací obvod
J K Ǫn+1
0 0 Ǫn zachovanie stavu J=K=0
0 1 0 vynulovanie J=0, K=1
1 0 1 nastavenie J=1, K=0
1 1 Ǭn znegovanie stavu J=K=1
Nemá zakázané stavy, preklopenie nastáva iba ak C =1.
Principiálne zapojenie a grafická značka JK obvoduPravdivostná tabuľka a priebeh JK obvodu
T- preklápací obvod
T Ǫn+1
0 Ǫn nepreklápa1 Ǭn preklápa
=>
Princíp a grafická značka T obvoduPravdivostná tabuľka T obvodu
Priebeh signálov v T obvode
Literatúra
• J. Kesl : Číslicová elektronika
• www.cs.umd.edu
• www.wikipedia.org/wiki/Flip-flop
Ďakujem za pozornosť !