tutorial para programar en xilinx

5/20/2018 Tutorial Para Programar en Xilinx

1/19

TUTORIAL PARA PROGRAMAR EN XILINX-ISE WEBPACK

Sumador de 3 bits

A continuacin se desarrolla y obtienen las ecuaciones o mintrminos para uncircuito que sume 3 bits.

1. Expresar la ecuacin

Suma = A + B + C

2. Realizar la tabla de verdad en base a la ecuacin con todas sus posibilidades:

donde n son el nmero de variables de entrada.42 2n

= = 8

4 2 1 2 1

A B C SC S0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1

3. Reducir la ecuacin.

SC = ABC+ABC+ABC+ABC

SC=BC (A+A)+A( BC+BC)

SC=BC+A(B C)

S=ABC+ABC+ABC+ABC

S=A(BC+BC)+A(BC+BC)

S=A(B C)+A(B C)

S= A (B C)

4. Diagrama esquemtico


2/19

Configuracin en el ISE webpack.

Antes que nada es necesario crear una carpeta en C:para guardar cada proyecto que serealice, ya que si no existe organizacin en una sola carpeta puede crear un error porquelas direcciones de cada archivo que genera un slo proyecto pudiera variar.

1. Iniciar nuevo proyecto.

2. Nombrar proyecto. En este caso el proyecto es llamado SUMADOR_TUTORIAL.


3/19

3. Seleccionar las opciones de acuerdo a las caracteristicas de su FPGA.

4. Next.

5. Seleccionar modulo VDHL y escribir un nombre al archivo, que en este caso senombro igual SUMADOR_TUTORIAL.


4/19

6. Declarar entradas y salidas.

7. Terminar de configurar este archivo.


5/19

8. Crear este archivo en el directorio.

9. Next.


6/19

10. Next.

11. Finalizar el archivo.


7/19

12. Identificar la libreriar. Aparecen por default.

13. Escribir las ecuaciones del sumador de 3 bits segn el lenguaje en VHDL en elcuerpo del programa (begin-end).


8/19

14. Compilar el programa en la ventana processes en Synthesize- XST de doble clicpara compilar el programa.

15. Guardar cambios.


9/19

16. Si es que aparecen WARNINGS, volver a compilar con un click derechoenSynthesize- XST.

17. En la misma ventana de abajo processes y despus en el despliegue deSynthesize- XST, seleccionar View RTL Schematic para ver su diagrama esquemtico.


10/19

18. Vista de su diagrama. Si se le da un click dentro del cuadro que encierra lacompuerta, poco a poco se ira viendo mas claro y desarrollado el diagrama como en elpaso siguiente. Si se da un click afuera del cuadro que encierran las compuertas,regresara a esta forma simplificada.

19. Forma del diagrama desarrollado.


11/19

20. En la primer ventana de Synthesis/Implementation, dar un clic derecho y agregarnueva fuente para crear los diagramas de tiempo para la simulacin.

21. Seleccionar la opcin Test Bench WaveForm y nombrar ese archivo con unnombre diferente que el archivo anterior, en este caso se nombro SUMTUT.


12/19

22. Asociar este archivo con el anterior dando next.

23. Finalizar la asociacin.


13/19

24. Seleccionar segn convenga. En este caso se dio una altura mxima y mnima de10 nanosegundos durante el cambio de fase y un tiempo total de simulacin de 100 ns.

25. Acomodar y realizar los cambios necesarios para crear su diagrama de tiempos conlas seniales de entrada, conforme a las entradas de la tabla de verdad.


14/19

26. Guardar cambios.

27. En la ventana de source ( arriba), en el despliegue, seleccionar BehavioralSimulation y en la ventana processes (abajo), seleccionar la opcin Simulatebehavioral Model, para ver el comportamiento de las salidas.


15/19

28. Si es que aparece algo parecido a esta pantalla, volver a seleccionar la mismaopcin anterior y aceptar las ventanas siguientes que aparecen.

29. Se puede correr la simulacion, mediante el pequeo icono de Run en la partesuperior derecha.


16/19

30. Regresar nuevamente en el despliegue de la ventana de arriba en la opcinSynthesis/Implementation, y dar un clic derecho en la ventana para agregar nuevafuente.

31. Seleccionar la opcin Implementation Constraints File y nombrar archivo como enel primer archivo.


17/19

32. Finalizar

33. En la ventana de abajo processes seleccionar la opcin EDIT CONSTRAINTS(TEXT). Aqu debes declarar las entradas y salidas de acuerdo a tu hoja deespecificaciones de la compuerta.Una vez echo esto guardar cambios.


18/19

34. Una vez, echo lo anterior, seleccionar la opcin Generate Programming File, paracrear el archivo.bit, que ser el que se configura en el FPGA.

35. Aparecera una ventana como esta, pero slo hay que cerrarla.


19/19

36. Serciorarse que se halla creado el archivo.BIT, en tu carpeta que creaste al inicio.

tutorial para programar en xilinx

Documents