המעבדה למערכות ספרתיות

טכניוןופי - חלק א’סדוח

Analog Telephony Over USB

4פרויקט מס’

Analog Telephony Over USB

031836778 המבורגר אייל מבצעים:

036444545 בן הרוש פיני

איציקוביץ מיכאל מנחה :

2000/1תשס”א

תיאור כללי

תכנון ובניית מערכת המעבירה אותות חיוג וקול • USBממכשיר טלפון אנלוגי אל מחשב אישי דרך

ומנתבת את השיחה על גבי הרשת. המערכת תטפל בחומרה בהמרת אותות אנלוגיים •

ממכשיר הטלפון לאותות ספרתיים, שיועברו דרך אל המחשב, ואותות ספרתיים מהמחשב USBה-

לאותות אנלוגיים שיועברו אל הטלפון.המערכת תכלול תוכנה לפענוח ומיתוג כתובת •

היעד לשיחה ותעביר את השיחה ברשת.

תיאור כללי של מבנה הפרויקטתיאור כללי של מבנה הפרויקט

חומרה חלק א’ :•:USBבניית כרטיס ממשק בין מכשיר טלפון לכניסת

כנון בניית מדמה קו אנלוגי למכשיר טלפון.ת–ומדיגיטלי לאנלוגי. המרת אות שמע מאנלוגי לדיגיטלי–.USBר בקיישום –רטיס.כרכיב מתוכנת לבקרת ה–

תוכנה חלק ב’:•זיהוי וניתוב יעד השיחה ברשת המחשבים.

העברת השיחה על פני הרשת.יצירת ממשק למשתמש.

רקע חלק א’ - נקודות עיקריות:דימוי אותות קיימים בקו טלפון: צליל חיוג, הבעיה : •

צלצול, צליל תפוס..פעמון חיצוניו לילי חיוג ברכיב המתכנתצ יצירת הפתרון:

באמצעות מתח( 15vשל קו טלפון ) DCדימוי הזנת הבעיה : •.)USB )5v מה-

DC to DCממיר מתח שימוש ברכיב הפתרון:.ורפרת הטלפוןפו הורדת שאיהוי הרמת זהבעיה : •

בממתח על ילוי שינויים ג כמשווה לאופרטיבי מגברוש במ שיהפתרון:כניסת הטלפון.

פענוח המספר המחוייג מטלפון טונים.הבעיה :•DTMFבמפענח לשיטת קידוד שימוש הפתרון:

רקע חלק א’ - נקודות עיקריות :

העברת אות אנלוגי מהטלפון אל המחשב,הבעיה :• ואות ספרתי מהמחשב לטלפון.

המרת האות האנלוגי לאות ספרתי, ואותהפתרון:Codec Filter ספרתי לאות אנלוגי ע”י

USB שליטה על העברת המידע דרך ה - הבעיה :•USB MicroController שימוש ב - הפתרון:

מימוש מכונת מצבים למערכת, ופעולה הבעיה : • נכונה של הכרטיס.

ALTERA של FPGA שימוש ברכיבהפתרון:

כללית סכמת בלוקים

Codec

D/A

A/D

DC to DC

DTMF Decoder

ALTERA

Bazzer

Data out

Data in

2 x Clk

LineDetect

4 bit digit

Valid

Line Detect

USBController

Clock

12 Mhz

12 Mhz

2.048 Mhz

8 bit addr/data

8 bit control

רשימת רכיבים עיקרייםרשימת רכיבים עיקריים

• DC to DC – MAX743 MAXIM

• DTMF Receiver – MT8870D MITEL

• Codec Filter - MC14548D MOTOROLA

• USB Controller – SL811HS SCAN LOGIC

• FPGA – EPF10K20RC240-3 ALTERA

Codec FilterCodec Filter)A/D )COderלרכיב מעגל דגימה •

)D/A )DECoderומעגל שחזור אינם הכרחיים 3KHzתדרים בקול האדם מעל •

Nyquistלהבנת דיבור ועל מנת לקיים את קצב לאחר העברת האות 8KHzהרכיב דוגם בקצב של

LPבמסנן הרכיב משתמש ברזולוציית דגימה לא לינארית על •

(A-Law )8 ל-13מנת לצמצם את מספר הביטים מ-בכניסה וביציאה הדיגיטלית לרכיב ישנו רגיסטר •

הזזה המקבל/מוציא את הביטים באופן טורי.

Dual Tone Multiple Frequencies

DTMF הינה שיטת הקידוד בה משתמש טלפוןטונים עפ"י שיטה זאת כל לחצן במכשיר הטלפון

מפיק טון המורכב מסכום של שני סינוסים בתדרים קבועים, המציינים שורה ועמודה

:במטריצת הלחצנים

321

654

987

#0*

697Hz

770Hz

852Hz

941Hz

1209Hz 1336Hz 1477Hz

DTMF ReceiverDTMF Receiver

בכניסה לרכיב האות עובר דרך שני מסננים •המפרידים את קבוצת התדרים הגבוהים והנמוכים

DTMFהמאפיינים אותות

האותות מועברים למקודד המפענח את התדרים •השונים ובודק האם הם חוקיים ומתרגם אותם

לקוד בינארי רגיל.

לרכיב מעגל בקרה המגדיר על ידי רכיבים •חיצוניים זמנים מינימליים ומקסימליים ללחיצה

על כפתור.

USB ControllerUSB Controller וקווי בקרהbit 8 דו כיווני בעל data/addrלבקר יש ממשק •לבקר מצב קידום כתובת אוטומטי המאפשר כתיבת בלוק מידע •

כתובת ההתחלתית.הלאחר מתן זיכרון פנימי USB 256 byteלבקר ה-•

–64 byte עבור הרגיסטרים השונים–192 byte עבורdata

כל אחד מהם מאפשר העברת EndPoints 4יש USBלבקר ה-• 4, המידע מועבר באחת מ-Pipeמידע בין הבקר למחשב דרך

סוגי תעבורה מוגדרים:–Control)קונפיגורציה, פקודות, סטטוס( –Isochronous ,קצב שידור קבוע( Latency)חסום –Interrupt)כמויות קטנות של מידע( –Bulk)כמויות גדולות של מידע(

USB ControllerUSB Controller רגיסטרים המנהלים את 5 סט בעל EndPointלכל •

Control, Base Address ,Baseמעבר המידע דרכו: Length, Packet Status, Transfer Count.

: EndPointsהשתמשנו בשלושה מתוך ארבעת ה-•(Isochronousשניים לעברת מידע קולי, אחד לכל כיוון )–

(Controlאחד להעברת נתוני בקרה על מצב ההתקשרות )–

על מנת לאפשר העברת מידע בשני כיוונים בו זמנית •פחות ממחצית byte 64הגדרנו גודל חבילת מידע ל-

את החבילות אנו מייצרים ברכיב dataהזיכרון ל-המתוכנת.

חישובי תזמוןחישובי תזמון

הוא ( Latencyהגורם העיקרי להשהיה בכרטיס )•זמן צבירת הבתים למשלוח בחבילה.

)8Kbyte/sec )0.125msecקצב דגימה •

byte: 8msec 64זמן ליצירת חבילה בת •

מהיר USBקצב העברת החבילה על גבי ה-•12MHz .ולכן זניח

זמני ההשהיה בתוך הרכיבים זניחים.•

Power ConsumptionPower Consumption

PartP [mW]

Crystal Oscillator – 12 MHz250

Crystal Oscillator – 2.048 MHz75

USB Controller150

ALTERA820

EPC2250

DC to DC Converter150

Codec Filter25

DTMF Decoder45

TOTAL POWER CONSUMPTION1765

Power from USB: 2500 mW

VHDLVHDLסכמת בלוקים לקוד ה-סכמת בלוקים לקוד ה-

CodecInterface

Shift Reg

Shift Reg

64 byteBuffer

64 byteBuffer

ClockGenerator

USBRegisters

USBInterface

MainState

Machine

8 bit addr/data

8 bit control8 bit data

8 bit data

8 bit data

8 bit data

8 bit register

8KHz

2.048MHz

1 bit data

1 bit data

2.048MHz

12MHz

Line Detect

ToneGenerator

Tone signal 2 bit control

DTMF StD

4 bit DTMFRing signal

6 bit addr

בדיקתיות החומרה

מצעות אבדיקת החלקים האנלוגיים בכרטיס תעשה ב•סקופ ומכשירי מדידה.

על ידי סגירת החוג המתאים D/A ו-A/Dמיר מדיקת הב•אותות המוחזרים.הדידה של מבתוך הרכיב המתוכנת ו

תעשה באופן אוטומטי על ידי USB בדיקת בקר ה-•רון שלו כולל הרגיסטרים וקריאה כרחב הזימכתיבה ל

מהם בחזרה.כל בדיקה אחרת בחלק הדיגיטלי ניתן להוציא מן ל•

Test Points ל-bit 8הרכיב המתוכנת מילה בת שהוגדרו בעריכה.

חלק א’ - מצב התקדמות

לימוד הנושא•מציאת פתרון - קדם תכנון חומרה•בחירת רכיבים - רשימת רכיבים מלאה•הזמנת רכיבים קריטיים•Pin To Pinתכן מפורט - סכמת •LayOutתכנון •לאמקיט רכיבים •ציאה לעריכהי•כתיבת ספר פרוייקט – חלק א'•VHDLסיום כתיבת קוד •

לוח זמניםVHDLום כתיבת קוד י - ס30.4•ום תכנון עריכה - יציאה לייצור המעגלי - ס30.4•כיביםרבלת המעגל – הרכבת ק - 7.5• - קבלת המעגל המורכב13.5• התוכנה והעברה ברשתא - לימוד נוש13.5• סימולציות, - בדיקות חומרה31.5•תיבת קוד ראשוניכ - 31.5•נטגרציה חומרה תוכנהאי - 14.6• תוכנה – קוד סופיגיבוד - 24.6• - כתיבת ספר פרוייקט24.6•

נספחים

Pin To Pinשרטוט •

Layoutסכמת •

B1

USB_INTERFACE

D[0:7]

DATA+DATA-

nDRQINTR

H/S

NRST

CM

nDACKnCSA0nRDnWR

CLK_12M

J2

USB_TYPB_B

1234

B4

CLOCK

CLK_2_048M

CLK_12M

B3

FPGA

INTRnDRQ

nDACKnCS

nWRnRD

A0

CM

NRST

H/S

D[0:7]

StD

Q1Q2Q3Q4

LINE_DETECT

DATA_OUT

TONE_IN

FSTBCLKTMCLK

DATA_IN

CLK_2_048MINH

CLK_12M

D[0:7]

B2

PHONE_INTERFACE

RINGTIP

LINE_DETECT

INH

DATA_OUT

TONE_IN

FSTBCLKTMCLK

DATA_IN

StDQ4Q3Q2Q1

VCC

J1

PHONE_FEMALE

12

Blocks

R8

10K

-15V

R18

20K

R13

10K

D4

1N5817

U7

MAX743

1

2

3

4

5

6

7

89

10

11

12

13

14

15

16CC+

AGND

AV+

V+

V+

VREF

SS

CC-FB-

LX-

12/n15

V+

V+

GND

LX+

FB+U8

LM317/SOT

1

2 3

ADJ

VOUT VIN

R15

10K

L6100uH

R1420K

-15V

-

+

U6

AD741

3

26

7 14 5

-

+

U5

AD741

3

26

7 14 5

L5

1Hy

R11

20K

R10

10K

R17

20K

+15VC10.01uF

L3100uH

LINE_DETECT

RING

L2

1Hy

D2

3.9V ZENER

+ C71uF

TIP

-15V

R910K

L4

1Hy

+ C610uF

VCC

+

C5

100uF

RING

+15V

R16

10K

C4100nF

C80.01uF

R12

10K

L1

1Hy

R19

50R

TIP

+ C9100uF

D3

1N5817+ C2100uF

+15V

C30.1uF

Phone Interface I

FST

C17

10nF

TONE_IN

INH

Q1

T1

TRANSFORMER CT

1 5

6

4 8

C18

10nF

R28

100K

RING

R32

60K

TIP

MCLK

C13

1uF

R31

37.5K

R25

600R

VCC

R2410K

C11

1.0uF

StD

DATA_IN

C190.1uF

C160.1uF

U9

MC145484DW

1

2

3

4

5

6

7

8

9

10 11

12

13

14

15

16

17

18

19

20VAG_Ref

RO-

PI

PO-

PO+

VDD

FSR

DR

BCLKR

nPDI MCLK

BCLKT

DT

FST

VSS

Mu/A

TG

TI-

TI+

VAG

C140.1uF

C12

0.1uF

R26

10K

R33

300K

C10

0.1uF

R20

10K

Q4

R30

100K

VCC

U10

MT8870DS

1

2

15

16

17

11

12

13

14

4

7

8

10

3

5

6

18

9

IN+

IN-

StD

ESt

St/GT

Q1

Q2

Q3

Q4

VRef

OSC1

OSC2

TOE

GS

INH

PWDN

VDD

VSS

R29

100K

R27

10K

C15 1uF

DATA_OUT

R22140R

Q2

Q3

Y1

3.579545MHz

R23

10K

R21

390R

Phone Interface II

D5

3.9V ZENER

D6VCC

D[0:7]

D1

D[0:7]

INTR

nDRQ

D3

R3445R

VCC

A0

U11

SL811S

18

19

20

21

24

25

26

23

9

10

5416327

8 12 28 1314

151627

D0

D1

D2

D3

D5

D6

D7

D4

DATA+

DATA-

nWR

nRD

A0

nCS

nDR

Q

nDA

CK

CM

VD

D2

VD

D1

VD

D1

CLK

/X1X

2

NR

ST

INTR

H/S

H/S

D5

R1K5

R37 33R

D7

R36 33R

NRST

nRD

D4

R351K5

DATA+

D0

Q12N2222A

D2

CM

nWR

CLK_12M

nDACK

nCS

DATA-

USB Interface

VC C

J 3

C ON N MOD 10-10_J

12345 6

78910

TON E_IN

D0

TP5

1

nR D

TP7

1

U 4

EPC 2

2

11

4

3

13

19

9

8

20

5

18

14

15

1

12

D ATA

TD I

D C LK

TC K

nIN IT_C ON F

TMS

nC S

OE

VC C

VC C SEL

VPP

VPPSEL

GN D

TD O

nC ASC

Q3

R 41K

nC S

Q2

D2

VC C

C M

A0

MC LK

R 11KTP3

1

TP1

1

Q4

D6

nW R

IN TR

R 71K

R 61K

N R ST

R 51K

M1

KPE202

12

+-

D ATA_IN

VC C

SW 1

SW PU SH BU TTON -SPD T

nD R Q

VC CTP8

1

C LK_2_048M

VC C

TP6

1

D5

R es et

H /S

C LK_12M

R IN G

LIN E_D ETEC T

D1

StD

U 3

EPF10K20/R FP240

6 7 8 9 12 13 14 15 17 18 19 20 21 24 25 28 29 30 31 33 34 35 36 38 39 40 41 43 44 45 46 48 49 50 51 53 54 55 56 61 62 63 64 65 66 67 68 70 71 72 73 74 75 76 78 79 80 81 82 83 84 86 87 88 94 95 97 98 99 100

101

102

127

174

206

207

208

214

215

217

218

219

220

221

222

223

225

226

227

228

177

3426 23

90 92 210

212

180

91 211

179

1

236

238

121

124

123

58 59 178

109

103

105

106

107

108

110

111

113

114

115

116

117

118

119

120

126

128

129

131

132

133

134

136

137

138

139

166

141

142

143

144

146

147

148

149

151

152

153

154

156

157

158

159

161

162

163

164

167

168

169

171

172

173

175

184

187

191

192

193

194

195

196

198

199

200

201

202

203

204

229

230

231

233

234

235

237

181

182

183

185

186

188

190

11 239

240

209

213

2 60

I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O

I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O

TDI

CEO

TDO

I/O/IN

IT_D

ON

E

I/O/R

DY/

BSY

I I I I D0

CLK

CLK

DC

LKTC

LK

I/O/R

S

I/O/W

S

CO

NFI

GM

SEL0

MSE

L1TM

STR

STC

E

I/OI/O I/O I/O I/O I/O I/O I/O

I/OI/OI/OI/OI/OI/OI/OI/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/OI/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O

I/O/D

1I/O

/D2

I/O/D

3I/O

/D4

I/O/D

5I/O

/D6

I/O/D

7

I/O/C

LKU

SRI/O

/CS

I/O/C

SI/O

/DEV

_CLR

I/O/D

EV_O

EC

ON

F_D

ON

EST

ATU

S

D 1

LED

IN H

D4

R 21K

R 31K

TP2

1

D7

nD AC K

D ATA_OU T

D [0:7]

Q1

TP4

1

D3

FST

FPGA Interface

U2

C01100

1

7

14

8

NC

GND

VDD

OUT

U1

B525S

1

4

8

5

NC

GND

VDD

OUT CLK_2_048M

VCC

CLK_12M

VCC

Crystal Oscillators

LayoutLayout