145

บทท 7 วงจรซเควนเชยล (Sequential Logic Circuit)

วตถประสงค เพอใหมความรและความเขาใจเกยวกบวงจรซเควนเชยลและอปกรณทใชในวงจร เพอใหสามารถใชเครองมอส าหรบวเคราะหและออกแบบวงจรซเควนเชยลได

7.1 บทน า วงจรโลจกทงหมดสามารถจะจดแบงไดเปน 2 ประเภท คอ วงจรคอมไบเนชนนอล และวงจรซเควน

เชยล ตามรปท 7.1 ลกษณะของวงจรคอมไบเนชนนอลนนสญญาณเอาทพทจะขนอยกบสญญาณอนพทเพยงอยางเดยว แตลกษณะของวงจรซเควนเชยลสญญาณเอาทพทจะขนอยกบสญญาณอนพท และคาสญญาณเอาทพทเดม ในสวนของวงจรซเควนเชยลน ยงแบงไดเปน 2 ประเภทคอ หนงวงจร Synchronous หรอ Clock mode สองวงจร Asynchronous ซงจะกลาวถงรายละเอยดในบทตอไป

รปท 7-1 การจ าแนกวงจรโลจก

7.1.1 วงจรคอมไบเนชนนอล

รปท 7-2 แผนผงบลอกของวงจรโลจกแบบคอมไบเนชนนอล

146

ตามรปท 7-2 แสดงแผนผงบลอกของวงจรโลจกแบบคอมไบเนชนอล สญญาณเอาทพท F1, F2, … ,Fm ขนอยกบสญญาณอนพท I1, I2, …,In คอ F1(I1, I2, …,In),…,Fm(I1, I2, …,In)โดยวงจรจะไมมเวลาหนวงหลงจากทผานเวลาหนวง t1, t2,…, tm จะไดเปนสญญาณเอาทพท f1, f2,…,fm จะหมายถงเวลาหนวงของสญญาณตงแตทมสญญาณเขาทอนพทจนกระทงปรากฏสญญาณทเอาทพท

7.1.2 วงจรซเควนเชยล

รปท 7-3 แผนผงบลอกของวงจรซเควนเชยล (ก) แบบซงโครนส (ข) แบบอะซงโครนส

วงจรโลจกแบบซเควนเชยลแบงออกเปน 2 แบบ คอซงโครนสและอะซงโคนส โดยม แผนผงบลอกตามรปท 7-3 จะเหนไดวาสญญาณเอาทพทจะเกดจากสญญาณอนพทจากภายนอกกบสญญาณเอาทพทเดมทปอนกลบมาในกรณของวงจรแบบซงโครนสจะมสญญาณควบคม(สญญาณนาฬกา) เปนสวนควบคมอปกรณความจ าใหท าไปพรอมๆกน สวนวงจรแบบอะซงโครนสจะไมตองใชสญญาณนาฬกา

7.2 ฟลปฟลอป (Flip-flop) อปกรณความจ าหรออปกรณทสามารถเกบสถานะทางโลจกได เปนอปกรณพนฐานส าหรบวงจรซ

เควนเชยล อปกรณพนฐานตวนมสถานะเพยง 2 สถานะทวๆไปเรยกวา “bistable หรอ Flip Flop”

7.2.1 ฟลปฟลอปแบบ RS (RS Flip-flop) ฟลบฟลอปแบบ RS เปนฟลปฟลอปแบบทงายทสด ประกอบดวยสญญาณอนพท R สญญาณอนพท

S สญญาณเอาทพท Q และ Q สญญาณอนพท R มหนาทท าใหเอาทพท Q เปน 0 และ สญญาณอนพท S มหนาทท าใหเอาทพท Q เปน 1 ลกษณะของวงจรสรางไดจากเกต NOR หรอเกต NAND กได ดงรปท 7-4 และ 7-5

รปท 7-4 (ก) และ (ข) เปนไดอะแกรมโลจกหรอวงจรฟลปฟลอปแบบ RS ทสรางจากเกต NOR รป 7-4 (ค) เปนสญลกษณของฟลปฟลอปแบบ RS การท างานของวงจรขนอยกบสญาณอนพท R และ S ถาสญญาณใดสญญาณหนงเปนโลจก 1 สญญาณนนจะเปนตวก าหนดคาเอาทพท Q เชนถา S เปน 1 และ R เปน 0 กเปนการเซต ใหเอาทพท Q เปน 1 แตถา S เปน 0 แลว R เปน 1 จะเปนการรเซตเอาทพท Q ใหเปน 0

147

แตถาเปน 0 ทงค สญญาณเอาทพท Q จะคงเดมไมเปลยนแปลง สภาวะนใชเปนสภาวะการจ าขอมลของอปกรณ เราใชสภาวะนส าหรบใหอปกรณจดจ าขอมลเดม สวนสภาวะสดทายท R และ S เปน 1 ทงค เปนสภาวะทจะไมน ามาใชงานเพราะวาการท างานของวงจรจะไมเหมอนกน เมอเปลยนเกตทน ามาสราง ฟลปฟลอป ดงนนจงไมสามารถจะท านายการท างานของวงจรได เงอนไขนเรยกวา “Race condition” ไดอะแกรมเวลาและตารางการท างานของวงจรแสดงอยในรปท 7-4 (ง) และ (จ) ตามล าดบ

รปท 7-4 ฟลปฟลอปแบบ RS สรางจากเกต NOR

ส าหรบฟลปฟลอปแบบ RS ทสรางจากเกต NAND กมการท างานเชนเดยวกบฟลปฟลอปแบบ RS ทสรางจากเกต NOR แตแตกตางกนในสภาวะเกบขอมล กรณทใชเกต NAND สภาวะทขอมลไมเปลยนจะเกดเมออนพท R และ S เปน 1 ทงค สวนสภาวะ Race จะเกดเมออนพทเปน 0 ทงค ตามตารางการท างานในรปท 7-5 (จ)

รปท 7-5 ฟลปฟลอปแบบ RS สรางจากเกต NAND

148

ฟลปฟลอปแบบ RS ชนดมสญญาณนาฬกาควบคม เนองจากในวงจรซเควนเชยลจะใชฟลปฟลอป เปนจ านวนมาก ดงนนเพอใหการท างานของ ฟลปฟลอปทกตวท างานประสานกนดขน จงมการเพมสญญาณควบคมขน สญญาณนเรยกวาสญญาณนาฬกา (clock) ตามรปท 7-6 (ก) เปนฟลปฟลอปแบบ RS ชนดมสญญาณนาฬกาควบคมคอ CLK เมอสญญาณอนพท R และ S มการเปลยนแปลง สญญาณเอาทพท Q ยงไมเปลยน จะรอจนกวา สญญาณนาฬกาเปน 1 ตามรปท 7-6 (ข) ณ ชวงเวลาท 1 ถง 2 สญญาณเอาทพท Q ไมเปลยนแปลงไมวา CLK จะเปน 0 หรอ 1 เพราะวาอนพท R และ S เปน 0 ทงค เมอถงเวลาต าแหนงท 2 S เปลยนจาก 0 ไปเปน 1 ซงเปนการท างานเซตเอาทพท แตขณะน CLK ยงเปน 0 อย Q จงยงไมเปลยนแปลง Q จะกลายเปน 1 เมอ CLK เปน 1 ตรงเวลาต าแหนงท 3 และเชนเดยวกบเวลาท 1 ตรงเวลาท 4 R และ S เปน 0 ทงค ฟลบฟลอปจงอยในสภาวะเกบขอมล

รปท 7-6 ฟลปฟลอปแบบ RS ชนดมสญญาณนาฬกาควบคม

7.2.2 ฟลปฟลอปแบบ D (D Flip-flop) เพอแกปญหาสภาวะ Race ของฟลปฟลอปแบบ RS เมอปรบปรงวงจรเปนไปตามรปท 7-7 (ก) ท า

ให R และ S ไมมโอกาสเปน 0 พรอมกน สภาวะ race กไมเกดขน การท างานของวงจร สญญาณเอาทพท Q จะมคาเหมอนกบ D ตามตารางการท างานในรปท 7-7 (ข)

รปท 7-7 ฟลปฟลอปแบบ D

ฟลปฟลอปแบบ D ชนดมสญญาณนาฬกาควบคม ในท านองเดยวกบฟลปฟลอปแบบ RS เมอเพมสญญาณนาฬกาควบคม ท าใหเอาทพท Q ขนอยกบอนพท D แตสญญาณนาฬกา CLK ตองเปน 1 ถาสญญาณนาฬกาเปน 0 เอาทพท Q จะคงคาเดมไม

149

เปลยนแปลง จากไดอะแกรมเวลาในรปท 7-8 (ค) ต าแหนงท 1 5 และ 6 สญญาณนาฬกาเปน 1 เมอ D เปลยนแปลง Q จะเปลยนตาม แตในต าแหนงท 3 และ 4 สญญาณนาฬกาเปน 0 สญญาณ D จะเปลยนไปอยางไร Q ยงคงคาเดมตลอด จากการท างานนเขยนเปนตารางการท างานไดตามรปท 7-8 (ง)

รปท 7-8 ฟลปฟลอปแบบ D ชนดมสญญาณนาฬกาควบคม (ก) วงจร (ข) สญลกษณ

ฟลปฟลอปแบบ D ชนดควบคมดวยขอบของสญญาณนาฬกา

ถาตองการใหสญญาณนาฬกาควบคมการท างานของฟลปฟลอปแบบ D ในลกษณะทเมอมสญญาณนาฬกามา 1 ไซเคลจะยอมใหเกดการเปลยนแปลงของ Q เพยง 1 ครง วงจรฟลปฟลอปตามรปท 7-8 (ก) ไมสามารถท าได ดงจะเหนไดจากไดอะแกรมเวลาในรปท 7-8 (ค) ตามต าแหนงท 5 และ 6

รปท 7-9 ฟลปฟลอปแบบ D ชนดควบคมดวยขอบของสญญาณนาฬกา (ก) วงจร (ข) สญลกษณ

150

การใชวงจรตามรปท 7-9 (ก) เมอเพมวงจร RC เขาไปในสวนของสญญาณนาฬกา ดวยคณสมบตของวงจร RC ท าใหสญญาณนาฬกาทมรปรางเปนพลซกลายเปนสญญาณสไปค (Spike) ปอนใหแกอนพทของเกต NAND ดงนนอนพทของ NAND จะไดรบโลจก 1 เพยงชวขณะ ในเวลาท CLK เปลยนจากโลจก 0 ไปเปน 1 เทานน เพราะวาชวงนเทานนทระดบแรงดนของสไปค จะสงพอทมคาเปน 1 สวนชวงอนระดบแรงดนมคาต า เปนโลจก 0 ดงนนในทกๆ 1 ไซเคลของสญญาณนาฬกาจะมผลท าให Q เปลยนแปลงคาเพยง 1 ครงเทานน การกระตนการท างานของฟลปฟลอปแบบนเรยกวา การกระตนดวยขอบบวก (Positive Edge) แตถาเพมเกต NOT เขาท CLK กอนเขาวงจร RC กจะเปนการกระตนดวยขอบลบ (Negative Edge) คอชวงทสญญาณเปลยนจากโลจก 1 ไปเปน 0 สญลกษณ ไดอะแกรมเวลา และ ตารางการท างานแสดงอยในรปท 7-9 (ข) (ค) และ (ง) ตามล าดบ

ฟลปฟลอปแบบ D ชนดมสญญาณควบคมพรเซตและเคลยร (Preset and Clear) วงจรชนดนเพมสญญาณควบคมการเซตและการเคลยร ถาสญญาณ Preset เปน 0 และ Clear เปน 1 จะท าให Q เปน 1 โดยไมสนใจวา D กบ CLK จะเปนอะไร ในท านองเดยวกน ถา Clear เปน 0 และPreset เปน 1 จะท าให Q เปน 0 โดยไมสนใจวา D กบ CLK จะเปนอะไรเชนกน แตถาเปน 1 ทงค Q จะขนอยกบ D

รปท 7-10 ฟลปฟลอปแบบ D ชนดมสญญาณควบคมพรเซตและเคลยร (ก) วงจร (ข) ตารางการท างาน

และ (ค) สญลกษณ

151

และ CLK เหมอนกบฟลปฟลอปแบบ D ทไดกลาวมาแลว สรป Preset เปนสญญาณใชท าให Q เปน 1 นท และ Clear กใชท าให Q เปน 0 ท สวนใหญจะใชสญญาณทงสองนส าหรบการก าหนดคาเรมตนใหกบฟลปฟลอปกอนทจะท างานตามปกต และการทสญญาณทงสองท างานเมอไดรบโลจก 0 จงกลาวไดวาสญญาณ Preset และ Clear ทงสองนแอคทฟ 0 ดงแสดงดวยสญลกษณในรป 7-10 (ค) ขอควรระวงจะตองไมให Preset และ Clear เปน 0 พรอมกนเพราะวาไมสามารถจะก าหนดไดวา Q จะเปนอะไร

7.2.3 ฟลปฟลอปแบบ JK (JK Flip-flop) ฟลปฟลอบแบบนการท างานจะขนอยกบเอาทพท Q อนพท J K และ ขอบบวกของสญญาณนาฬกา

CLK ถา CLK มคาเปนโลจก 1 หรอ 0 หรอ ขอบลบ คา Q จงคงคาเดมไมวา J และ K จะเปนอะไรกตาม แตถา CLK เปน ขอบบวกการท างานการท างานจะขนกบอนพท J K และคา Q เดม เชนถา J เปน 1 และ K เปน 0 จะเซตฟลปฟลอป ท าให Q เปน 1 แตถา J เปน 0 และ K เปน 1 จะเปนการรเซตฟลปฟลอป ท าให Q เปน 0 แตถา J เปน 0 และ K เปน 0 ฟลปฟลอปจะอยในสภาวะจ าคาเดม Q ไมเปลยน และถา J เปน 1 และ K เปน 1 ฟลปฟลอปจะอยในสภาวะกลบตว (Toggle) คอ Q จะเปลยนเปนคาตรงขามกบคาเดม

รปท 7-11 (ก) วงจรฟลปฟลอปแบบ JK (ข) ไดอะแกรมเวลา (ค)สญลกษณ (ง) ตารางการท างาน

152

การท างานทกลาวถงทงหมดนสามารถตรวจสอบการท างานไดจากวงจร ไดอะแกรมเวลา และตารางการท างานในรปท 7-11 อนงการท างานของฟลปฟลอปในสภาวะกลบตว คอ Q เปลยนเปนจากคาเดมเปนคาตรงขามน สามารถพจารณาใหเปนฟลปฟลอปอกแบบหนงได เรยกวา “ฟลปฟลอปแบบ T (T Flip-flop)” ตามรปท 7-12 (ก) เปนฟลปฟลอปแบบ T ทสรางจาก ฟลปฟลอปแบบ D และรปท 7-12 (ข) เปนฟลปฟลอปแบบ T ทสรางจากฟลปฟลอปแบบ JK ส าหรบสญลกษณของฟลปฟลอปแบบ T อยในรปท 7-12 (ค)

รปท 7-12 (ก) และ (ข) วงจรฟลปฟลอปแบบ T (ค) สญลกษณ

ในรปท 7-13 แสดงการดดแปลงฟลปฟลอปแบบ JK ใหมการท างานเหมอนกบฟลปฟลอปแบบ D

รปท 7-13 วงจรฟลปฟลอปแบบ D ทสรางจากฟลปฟลอปแบบ JK

ฟลปฟลอปแบบ JK Master-Slave

รปท 7-14 (ก)วงจรฟลปฟลอปแบบ JK Master-Slave (ข) ตารางการท างาน และ (ค) สญลกษณ

153

จากวงจรในรปท 7-11 (ก) เมออนพท J และ K เปน 1 ทงค การท างานของวงจรอยในสภาวะกลบตว Q จะเปลยนคาเปนคาตรงขาม (คอจาก 1 กลายเปน 0 หรอ จาก 0 กลายเปน 1) ทกครงทมสญญาณนาฬกา CLK มากระตน ดงนนวงจรในรปนจงตองใชสญญาณนาฬกาทกระตนดวยขอบ ไมวาจะเปนขอบบวกหรอขอบลบกตาม เพอวาใน 1ไซเคลของสญญาณนาฬกาจะเกดการกระตนเพยงครงเดยว แตถาเอาวงจร R C ออก เพอใหเปนการกระตนดวยระดบโลจก (1 หรอ 0 กได) การท างานจะเกดอาการทเรยกวาสญญาณวง (Racing) คอสญญาณจะเปลยนคาตลอดเวลาทสญญาณนาฬกาเปนระดบทวงจรท างานได ดงนนเพอแกปญหาน จงเปลยนแปลงวงจรฟลปฟลอปแบบ JK เปนฟลปฟลอปแบบ JK ชนด Master-Slave ดงรปท 7-14 (ก) วงจรแบบนการท างานในแตละครงตองใชสญญาณครบไซเคล คอตองมทงระดบโลจก 1 และ 0 โดยชด master ทมอนพทเปน JK และเอาทพทเปน RS จะท างานไดตองใชการกระตนดวยระดบโลจก 1 ของ CLK สวนชด slave ทมอนพทเปน RS และเอาทพทเปน Q จะท างานไดตองใชการกระตนดวยระดบโลจก 0 ของ CLK ดงนนถงแมวาสญญาณ Q ถกปอนกลบไปยงอนพทดาน JK กจะยงไมเกดการท างานขนเพราะวาในขณะทชด slave ท างาน CLK เปน 0 ตองรอให CLK เปน 1 ชด master จงจะท างานได ซงเมอถงตอนนนชด slave กจะหยดท างานบาง เมอเปนเชนนกไมเกดการวงของสญญาณขน

กลาวโดยสรปแลวการท างานของฟลปฟลอปสวนใหญถกควบคมดวยสญญาณนาฬกา การกระตนของสญญาณนาฬกาม 4 ชนดคอ กระตนดวยระดบโลจก 2 ชนด 0 กบ 1 และกระตนดวยขอบ 2 ชนด ขอบบวกกบขอบลบ นอกจากนยงมสญญาณควบคมพรเซตกบเคลยรเพอใชก าหนดสถานะเรมการท างาน การกระตนของสญญาณทงสองนม 2 ชนดคอ โลจก 0 และ 1 ตามตวอยางสญลกษณทแสดงอยในรปท 7-15 น

รปท 7-15 สญลกษณฟลปฟลอปแบบตางๆ (ก) สญญาณนาฬกากระตนดวยระดบโลจก 1 (ข) สญญาณนาฬกากระตนดวยระดบโลจก 0 (ค) สญญาณนาฬกากระตนดวยขอบบวก (ง) สญญาณนาฬกากระตนดวยขอบลบ (จ) สญญาณควบคมพรเซตและเคลยรท างานดวยโลจก 0 (ฉ) สญญาณควบคมพรเซตและเคลยรท างานดวยโลจก 1

154

7.3 เครองมอ เนองจากการท างานของวงจรซเควนเชยลนน สญญาณเอาทพทจะขนอยกบสญญาณอนพท และคา

เอาทพทเดม ดงนนเครองมอทใชในการวเคราะหและออกแบบจงแตกตางจากเครองมอทใชในวงจรคอมไบเนชนนอล เครองมอทใชวเคราะหและออกแบบมอยดวยกนหลายตว เชน Circuit Delay model Characteristic equation Characteristic หรอ present state (PS) / next state(NS) table สเตทไดอะแกรม และผงคารโนห (Karnaugh map) เปนตน

7.3.3 Circuit Delay Model จากรปท 7-4 (ก) วงจรฟลปฟลอปแบบ RS ใชเกต NOR เอาทพท Q จะเปน 1 เมอ อนพท S = 1 และ R = 0 และ Q จะเปลยนเปน 0 เมออนพท S = 0 และ R = 1 ถาตองการหาสมการทใชอธบายพฤตกรรมของวงจร ตองหาสมการ Q ก าหนดให X = Q

( )

( )

Q R X

X S Q

เมอแทนคา X จะไดเปน ( ( ))Q R S Q (7.1)

ตามสมการท (7.1) นปรากฏวาม Q อยทงสองขางของสมการ จงไมสามารถใชสมการนในการหาคา Qได ดงนนวงจรในรปท 7-4 (ก) จงไมสามารถใชหาสมการบลนของฟลปฟลอปได วงจรในรปท 7-16 เปนวงจรฟลปฟลอปแบบ RS ทเพมคาเวลาหนวงของวงจร t ลงในวงจร และก าหนดชอสญญาณใหมให q เปนสถานะเอาทพทปจจบน (present state output signal) และ Q เปนสถานะใหมทจะเกดขนหลงจากมการเปลยนแปลงสญญาณใดๆในวงจร หรอหลงจากวงจรถกกระตนใหท างาน ดวยสญญาณนาฬกา เรยกวา “next state output signal” บางครงกเรยก Q วาเปน “ excitation input signal” เพราะวา Q เปนอนพทของบลอก t (Delay) ความสมพนธของ q กบ Q กคอ q = Q เมอเวลาผานไป t การเขยนวงจรแบบนเรยกวา Circuit delay Model ของ S-R NOR Latch

รปท 7-16 Circuit delay Model ของ S-R NOR Latch

7.3.4 Characteristic Equation สญญาณ Q สามารถเขยนเปนฟงกชนของ S, R และ q ไดเหมอนกบการเขยนฟงชนกวงจรคอมไบเนชน ดงน

155

( ) ( ( ))Q R X R S q (7.2) .( ) . .Q R S q R S R q (7.3)

ฟงกชนบลนตามสมการท (7.3) เรยกวา “Characteristic Equation” สมการนเปน Sequential Logic function และเมอพจารณาจากสมการ สามารถกลาวไดอยางงายๆวา คาของ Q (next state) เปนฟงกชนของอนพท S R และ คาเอาทพท q ( คาเดมของเอาทพท) ส าหรบ Characteristic Equation ของฟลปฟลอปแบบอนๆกสามารถหาไดเปน ฟลปฟลอปแบบ D Q D (7.4) ฟลปฟลอปแบบ JK . .Q J q K q (7.5) ฟลปฟลอปแบบ T . .Q q T q T (7.6)

7.3.5 Present State/Next State Table สมการ (7.3) สามารถเขยนเปนตารางความจรงไดดงน ตารางท 7-1 ตาราง PS/NS

q S R Q x(หลงจาก t) สถานะ

0 0 0 0 1 เสถยร

0 0 1 0 1 เสถยร

0 1 0 1 0 ไมเสถยร*

0 1 1 0 0 เสถยร

1 0 0 1 0 เสถยร

1 0 1 0 1 ไมเสถยร*

1 1 0 1 0 เสถยร

1 1 1 0 0 ไมเสถยร*

ตารางท 7-1 นเรยกวา “คาราง present state / Next state table ( หรอ PS / NS table )” ตามตารางเมอให q, S และ R เปนสญญาณอนพทและ Q เปนสญญาณเอาทพท การพจารณากจะเหมอนกนตารางความจรงแบบทงๆไป แตมขอมลทตองพจารณาเปนพเศษกคอ เอาทพท Q ถา Q มโลจกเหมอนกบอนพท q แสดงวาวงจรอยในสภาวะเสถยร ( Stable State ) คอ q จะไมเปลยนแปลงหลงจากเวลาผานไป t สวนในอกกรณหนง Q ไมตรงกบ q แสดงวาวงจรไมอยในสภาวะเสถยร ( unstable state ) เพราะวา q จะเปลยนแปลงไปเมอเวลาผานไป t สงเกตสญญาณเอาทพท x จะตรงกนขามกบสญญาณ Q เสมอยกเวนในกรณท S = 1, R = 1 จะไดเอาทพท X = Q เปนกรณทตองหลกเลยงอยาใหเกด สาเหตทเปนเชนนถาสงเกตจากวงจรจะเหนไดงายๆ คอทงอนพท S และ R ตางกพยายามจะ เซต และ รเซต เอาทพท Q ดวยกน ซงเปนการท างานทไมควรเกดขน

156

7.3.6 สเตทไดอะแกรม (State Diagram)

รปท 7-17 สเตทไดอะแกรมของฟลปฟลอปแบบ RS ชนดเกต NOR

สเตทไดอะแกรมเปนวธการอธบายการท างานของวงจรซเควนเชยลดวยวธทางกราฟ ตามรปท 7-17 เปนสเตทไดอะแกรมของฟลปฟลอปแบบ RS ชนดเกต NOR วงกลมจะแทนสถานะเอาทพทของวงจรเรยกวาสเตท ตามตารางท 7-1 คาเอาทพท Q ม 2 คาคอ 0 ใหชอวาสเตท a และคา Q เทากบ 1 ใหชอวาสเตท b ลกศรแทนการเปลยนสถานะเอาทพทจากสถานะปจจบนไปยงสถานะใหม โดยจะเขยนคาของอนพทก ากบดวย เชนถาปจจบนวงจรอยทสเตท a แลวอนพท S = 0 และ R = 1 สถานะใหมกยงคงเปน a แตถา S = 1 และ R = 0 สถานะใหมจะเปน b คอ Q เปน 1

7.3.7 ผงคารโนห (Karnaugh Map)

รปท 7-18 แสดงผงคารโนหของฟลปฟลอปแบบ RS ชนดเกต NOR

ผงคารโนหเปนผงทเขยนมาจากตาราง PS/NS โดยใหดานแนวนอนเปนคาสถานะปจจบน q และแนวตงเปนคาอนพท RS คาในตารางจะแสดงผลลพธของ Q เชนในขณะท S = 1 R = 0 และ q = 0 จะได Q = 1 ตามรปท 7-18 (ก) แสดงการเขยนผงคารโนหของฟลปฟลอปแบบ RS ชนดเกต NOR สวนในรปท 7-18 (ข) แสดงการเขยนผงคารโนห โดยเนนสถานะทวงจรเสถยร เชนเมอ q = 0 R = 0 และ S = 0 ไดคา Q เปน 0 อยในสถานะเสถยร แตถาเปลยน S จาก 0 ใหกลายเปน 1 คา Q จะกลายเปน 1 ซงเปนสถานะไมเสถยร (ชอง [1] ) เมอเวลาผานไป t คา q จะเปลยนจาก 0 กลายเปน 1 สถานะวงจรจะลงมาอยชอง [2] เปนสถานะเสถยร คาทขดเสนใตผงแสดงสถานะวงจรทเสถยร

157

7.3 การลดสภาวะ (State Reduction) การลดสภาวะ มจดมงหมายเชนเดยวกบการลดทอนฟงกชนบลน คอตองการลดความซบซอนของ

วงจรลง เมอจ านวนสภาวะลดลง จ านวนอปกรณทใชในวงจรกลดลง และอาจท าใหจ านวนฟลปฟลอปทใชในวงจรลดลงดวย สภาวะทจะลดไดตองเปนสภาวะทมคณสมบตทดเทยมกน (Equivalent State) ซงตองมคณสมบตดงตอไปน ถาให a และ b เปน PS (Present State) และม A, B เปน NS (Next State) ตามล าดบ a และ b ทดเทยม ( Equivalent) กนเมอทกๆ คาอนพทท าให (ก) เอาทพทของ a และ b เหมอนกน (ข) Next State A และ B ทดเทยมกน ถามสภาวะททดเทยมกนหลายสภาวะ สามารถตดสภาวะนนออกใหเหลอเพยงสภาวะเดยวได โดยไมท าใหการท างานของวงจรเปลยนไป การลดสภาวะมหลายวธ การใชตารางอมพลเคชน (Implication Table) เปนวธทมขนตอนทเขาใจงาย ดงตวอยางตอไปน

ตวอยางท 7.1 จากตารางสภาวะ ตอไปนจงลดทอน

ขนท 1 เขยนตารางอมพรเคชน โดยใช สภาวะ PS ใสลงในแนวนอนและแนวตง โดยแนวนอนเรมจากซายไปขวา เขยนเรยงจาก a ไปเรอยๆยกเวนสภาวะสดทาย คอ a ถง d และแนวดงกใชจากบนลงลางเขยนเรยงจาก b ยกเวนสภาวะสดทาย คอ b ถง e ตารางนจะแทน State แตละคทเทาเทยมกน

ขนท 2 กากบาท X ลงบนคสภาวะทใหเอาทพทไมเทากน

ชองทไมไดกากะบาทคอคสภาวะทมคณสมบตตามของ 1)

158

ขนท 3 ในชองทวางใหพจารณา Next State ของค State นนถา Next State ไมเหมอนกบ Present State และไมเหมอนกนทงคใหน า Next State มาเตมลงในชองวางของคนน เชน

ค ab ม NS เปน C กบ C ซงซ ากนและ A กบ E ไมซ ากนและไมตรงกบ PS ab ดงนนเตม AE ลงในชอง AB

ค ac ม NS เปน B กบ C และ A กบ E ไมซ ากนและไมตรงกบ PS ac ดงนนเตม BC และ AE ลงในชอง ac

ค bc ม NS เปน C กบ B ซงเหมอนกบ PS และ E กบ E ซงซ ากนดงนนชอง bc ไมตองเตมอะไร ค de ม NS เปน D กบ E ซงเหมอนกบ PS และ A กบ B ไมซ ากนและไมตรงกบ PS ดงนนเตม

AB ลงในชอง de

ขนท 4 จากคา NS ทเตมลงในตาราง ใหพจารณาดวา NS แตละคนน เมอเปน PS จะทดเทยมกนหรอไม โดยดจากค PS ถาคใดถกกากะบาททบไวแลว แสดงวา NS คนนไมเทากนใหกาทบ NS คนนดวย ( / ) แลวพจารณาดดวยวาชองทกานม PS เปนอะไร ซงจะท าให PS คนเมอพจารณาเปน NS ไมเทากนตอไปดวย

ขนท 5 น าคา PS มาเขยน Equivalent Partition โดยน าคา PS ในแนวนอนมาเขยนเรยงในแนวตง โดยยกเวน State สดทาย แลวพจารณาค PS ในตารางจากชองขวาไปทางซายถามชองใดไมถกกาทบใหยกค PS ของชองนนมาเขยนดงน ดงนนค BC เทากน สภาวะจงเหลอ ( A ) ( BC ) ( D ) ( E ) สภาวะ B และ C เหลอเพยงสภาวะเดยว

159

ตวอยางท 7.2 จากตารางสภาวะในรปท 7-19 (ก) จงลดทอนสภาวะ

รปท 7-19 (ก) ตารางสภาวะ (ข) ตารางอมพลเคชน (ค) Equivalent Partition สภาวะทงหมด (AD) (BE) (CF) (G) (H)

ตวอยางท 7.3 จากตารางสภาวะในรปท 7-20 (ก) จงลดทอนสภาวะ

รปท 7-20 (ก) ตารางสภาวะ (ข) ตารางอมพลเคชน (ค) Equivalent Partition

160

แบบฝกหด

1. จงเตมสภาวะเอาทพทของฟลปฟลอปใหสมบรณ 1.1 ฟลปฟลอปแบบ JK

รปท 7-21

1.2 ฟลปฟลอปแบบ JK

รปท 7-22

1.3 ฟลปฟลอปแบบ D

รปท 7-23

2. จงเขยนไดอะแกรมเวลาของจด A และ B เมอเทยบกบสญญาณนาฬกา CLK

รปท 7-24

161

3. จากวงจรในรปท 7-25 ถา LOAD = 0 หลกจากมสญญาณ CLK มากระตน ( CLK = 1) Q3 Q2 Q1 Q0 = ………….…… ถา LOAD = 1 หลกจากมสญญาณ CLK มากระตน ( CLK = 1) Q3 Q2 Q1 Q0 = ………….……

รปท 7-25

4. จงเขยน ตาราง PS/NS เสตทไดอะแกรม และผงคารโนหของฟลปฟลอปตอไปน 4.1 ฟลปฟลอปแบบ D ในรปท 7-9 4.2 ฟลปฟลอปแบบ JK ในรปท 7-14

5. จงลดสภาวะของตารางสภาวะในรปท 7-26 และ รปท 7-27

รปท 7-26

รปท 7-27

Next State/Output z

Present State input x = 0 input x = 1

a

b

c

d

e

f

g

h

D/0

F/0

H/1

A/1

C/0

G/0

B/1

F/0

B/1

F/0

F/0

H/0

D/1

D/1

E/0

E/0

Next State/Output z

Present State input x = 0 input x = 1

a

b

c

d

e

f

g

h

B/0

C/0

G/0

F/0

B/0

G/0

C/0

A/0

C/0

A/0

D/0

G/1

C/0

H/0

A/0

E/0