ltc1741 - 12ビット、65msps低ノイズadc - analog devicesltc1741. 1. 1741f....

LTC1741

11741f

差動入力範囲が±1Vの12ビット、65Msps ADC

14-BITPIPELINED ADC

14S/H

CIRCUIT

1V DIFFERENTIAL

ANALOG INPUT

AIN+

AIN–

SENSE

VCM

4.7F

DIFF AMP

REFLA REFHB

GND

1748 BD

ENC

10F

1F 1F

REFHAREFLB

BUFFER

RANGESELECT

2.35VREF

CORRECTIONLOGIC AND

SHIFTREGISTER

OUTPUTLATCHES

CONTROL LOGIC

OVDD

VDD

OGND

0.5V TO 5V

5V

0.1F

1F 1F 1F

D13

D0CLKOUT

•••

ENC

DIFFERENTIALENCODE INPUT

OEMSBINV

0.1F

12ビット、65Msps低ノイズADC特長■ サンプリング・レート：65Msps ■ SNR：72dB、SFDR：85dB（3.2V範囲） ■ SNR：70.5dB、SFDR：87dB（2V範囲） ■ ミッシングコードなし ■ 単一5V電源 ■ 低消費電力：1.275W ■ 選択可能な入力範囲：±1Vまたは±1.6V ■ 240MHzのフルパワー帯域幅S/H ■ ピン互換ファミリ 25Msps：LTC1746（14ビット）、LTC1745（12ビット） 50Msps：LTC1744（14ビット）、LTC1743（12ビット） 65Msps：LTC1742（14ビット）、LTC1741（12ビット） 80Msps：LTC1748（14ビット）、LTC1747（12ビット） ■ 48ピンTSSOPパッケージ

アプリケーション■ テレコム ■ レシーバ ■ 携帯電話基地局 ■ スペクトラム分析 ■ 画像処理システム

L、LTC、LTはリニアテクノロジー社の登録商標です。

概要LTC®1741は、広いダイナミック･レンジをもつ高周波信号をデジタル化する、65Msps、サンプリング12ビットA/Dコンバータです。±1Vまたは±1.6Vの入力電圧範囲をピンで選択可能な上、抵抗でプログラム可能なモードを備えているので、広範なアプリケーションに対して入力電圧範囲を最適化できます。

LTC1741は、72dBのSNRと85dBのSFDRを含むAC特性により、要求の厳しい通信アプリケーションに最適です。また、0.15psRMSという極めて低いジッタにより、優れたノイズ性能で最大70MHzのIF周波数をアンダーサンプリングできます。DC仕様は、±1LSBのINLと±0.8LSBのDNLを達成します。

デジタル･インターフェイスは5V、3V、2V、LVDSのロジック・システムと互換性があります。ENCおよびENC入力は、PECL、GTLなどの低振幅ロジック･ファミリやシングルエンドのTTLまたはCMOSから差動ドライブ可能です。低ノイズ、高利得のENCおよびENC入力は、性能を落とすことなく正弦波信号によってドライブ可能です。個別の出力電源は0.5V～5Vで動作可能なので、低電圧のDSPまたはFIFOに容易に直接接続可能です。

フロースルーのピン配置を備えたTSSOPパッケージにより、ボード･レイアウトを簡素化します。

ブロック図

LTC1741

21741f

PARAMETER CONDITIONS MIN TYP MAX UNITSResolution (No Missing Codes) ● 12 BitsIntegral Linearity Error (Note 6) ● – 1 ±0.4 1 LSBDifferential Linearity Error ● –0.8 ±0.2 0.8 LSBOffset Error (Note 7) –35 ±5 35 mVGain Error External Reference (SENSE = 1.6V) –3.5 ±1 3.5 %FSFull-Scale Drift Internal Reference ±40 ppm/°C External Reference (Sense = 1.6V) ±20 ppm/°COffset Drift ±20 µV/°CInput Referred Noise (Transition Noise) Sense = 1.6V 0.21 LSBRMS

ORDER PARTNUMBER

LTC1741CFWLTC1741IFW

TJMAX = 150°C, θJA = 35°C/W

コンバータ特性●は全動作温度範囲での規格値を意味する。それ以外はTA = 25℃での値。（Note 5）

123456789

101112131415161718192021222324

TOP VIEW

FW PACKAGE48-LEAD PLASTIC TSSOP

484746454443424140393837363534333231302928272625

SENSEVCMGNDAIN

+

AIN–

GNDVDDVDDGND

REFLBREFHA

GNDGND

REFLAREFHB

GNDVDDVDDGNDVDDGND

MSBINVENCENC

OFOGNDD11D10D9OVDDD8 D7D6D5OGNDGNDGNDD4D3D2OVDDD1D0NCNCOGNDCLKOUTOE

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITSVIN Analog Input Range (Note 8) 4.75V ≤ VDD ≤ 5.25V ● ±1 to ±1.6 VIIN Analog Input Leakage Current ● –1 1 µACIN Analog Input Capacitance Sample Mode ENC < ENC 8 pF Hold Mode ENC > ENC 4 pFtACQ Sample-and-Hold Acquisition Time ● 5 7.3 nstAP Sample-and-Hold Acquisition Delay Time 0 nstJITTER Sample-and-Hold Acquisition Delay Time Jitter 0.15 psRMS

CMRR Analog Input Common Mode Rejection Ratio 1.5V < (AIN– = AIN

+) < 3V 80 dB

アナログ入力●は全動作温度範囲での規格値を意味する。それ以外はTA = 25℃での値。（Note 5）

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。

絶対最大定格OVDD = VDD（Note 1、2）電源電圧（VDD） .................................................................5.5Vアナログ入力電圧（Note 3） ................... －0.3V～(VDD＋0.3V)デジタル入力電圧（OE以外）

（Note 3） ................................................. －0.3V～(VDD＋0.3V)OEの入力電圧（Note 4） ......................... －0.3V～(VDD＋0.3V)デジタル出力電圧 ................................. －0.3V～(VDD＋0.3V)OGNDの電圧 ..........................................................－0.3V～1V消費電力 .....................................................................2000mW動作温度範囲

LTC1741C ............................................................ 0℃～70℃LTC1741I ....................................................... －40℃～85℃

保存温度範囲................................................. －65℃～150℃リード温度 (半田付け、10秒) ......................................... 300℃

パッケージ/発注情報

LTC1741

31741f

PARAMETER CONDITIONS MIN TYP MAX UNITSVCM Output Voltage IOUT = 0 2.30 2.35 2.40 VVCM Output Tempco IOUT = 0 ±30 ppm/°CVCM Line Regulation 4.75V ≤ VDD ≤ 5.25V 3 mV/VVCM Output Resistance 1mA ≤ IOUT ≤ 1mA 4 Ω

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITSSNR Signal-to-Noise Ratio 5MHz Input Signal (2V Range) 70.5 dB 5MHz Input Signal (3.2V Range) 71 72 dB 30MHz Input Signal (2V Range) 70.5 dB 30MHz Input Signal (3.2V Range) 71 72 dB 70MHz Input Signal (2V Range) 70 dB 70MHz Input Signal (3.2V Range) 71.5 dBSFDR Spurious Free Dynamic Range 5MHz Input Signal (2V Range) 87 dB 5MHz Input Signal (3.2V Range) (2nd and 3rd) 85 dB 5MHz Input Signal (3.2V Range) (Other) 92 dB 30MHz Input Signal (2V Range) 87 dB 30MHz Input Signal (3.2V Range) (2nd and 3rd) 77 85 dB 30MHz Input Signal (3.2V Range) (Other) 84 92 dB 70MHz Input Signal (2V Range) 80 dB 70MHz Input Signal (3.2V Range) (2nd and 3rd) 75 dB 70MHz Input Signal (3.2V Range) (Other) 90 dBS/(N + D) Signal-to-(Noise + Distortion) Ratio 5MHz Input Signal (2V Range) 70.5 dB 5MHz Input Signal (3.2V Range) 71 72 dB 30MHz Input Signal (2V Range) 70.5 dB 30MHz Input Signal (3.2V Range) 72 dB 70MHz Input Signal (2V Range) 70 dB 70MHz Input Signal (3.2V Range) 71.5 dBTHD Total Harmonic Distortion 5MHz Input Signal, First 5 Harmonics (2V Range) –85 dB 5MHz Input Signal, First 5 Harmonics (3.2V Range) –84 dB 30MHz Input Signal, First 5 Harmonics (2V Range) –85 dB 30MHz Input Signal, First 5 Harmonics (3.2V Range) –84 dB 70MHz Input Signal, First 5 Harmonics (2V Range) –81 dB 70MHz Input Signal, First 5 Harmonics (3.2V Range) –77 dBIMD Intermodulation Distortion fIN1 = 2.52MHz, fIN2 = 5.2MHz (2V Range) 87 dBc fIN1 = 2.52MHz, fIN2 = 5.2MHz (3.2V Range) 85 dBc Sample-and-Hold Bandwidth RSOURCE = 50Ω 240 MHz

ダイナミック精度TA = 25℃。AIN = -1dBFS。（Note 5）

内部リファレンス特性　（Note 5）

LTC1741

41741f

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITSt0 ENC Period (Note 9) ● 15.3 2000 nst1 ENC High (Note 8) ● 7.3 1000 nst2 ENC Low (Note 8) ● 7.3 1000 nst3 Aperture Delay (Note 8) 0 nst4 ENC to CLKOUT Falling CL = 10pF (Note 8) ● 1 2.4 4 nst5 ENC to CLKOUT Rising CL = 10pF (Note 8) t1 + t4 ns For 65Msps 50% Duty Cycle CL = 10pF (Note 8) ● 8.7 10.1 11.7 nst6 ENC to DATA Delay CL = 10pF (Note 8) ● 2 4.9 7.2 nst7 ENC to DATA Delay (Hold Time) (Note 8) ● 1.4 3.4 4.7 nst8 ENC to DATA Delay (Setup Time) CL = 10pF (Note 8) t0 – t6 ns For 65Msps 50% Duty Cycle CL = 10pF (Note 8) ● 8.2 10.5 13.4 nst9 CLKOUT to DATA Delay (Hold Time), (Note 8) ● 7 ns 65Msps 50% Duty Cyclet10 CLKOUT to DATA Delay (Setup Time), CL = 10pF (Note 8) ● 3 ns 65Msps 50% Duty Cyclet11 DATA Access Time After OE CL = 10pF (Note 8) 10 25 nst12 BUS Relinquish (Note 8) 10 25 ns Data Latency 5 cycles

タイミング特性●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。（Note 5）

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

VDD Positive Supply Voltage 4.75 5.25 V

IDD Positive Supply Current ● 255 275 mA

PDIS Power Dissipation ● 1.275 1.375 W

OVDD Digital Output Supply Voltage 0.5 VDD V

電源要件●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。（Note 5）

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

VIH High Level Input Voltage VDD = 5.25V ● 2.4 V

VIL Low Level Input Voltage VDD = 4.75V ● 0.8 V

IIN Digital Input Current VIN = 0V to VDD ● ±10 µA

CIN Digital Input Capacitance MSBINV and OE Only 1.5 pF

VOH High Level Output Voltage OVDD = 4.75V IO = –10µA 4.74 V

IO = –200µA ● 4 V

VOL Low Level Output Voltage OVDD = 4.75V IO = 160µA 0.05 V

IO = 1.6mA ● 0.1 0.4 V

IOZ Hi-Z Output Leakage D11 to D0 VOUT = 0V to VDD, OE = High ● ±10 µA

COZ Hi-Z Output Capacitance D11 to D0 OE = High (Note 8) ● 15 pF

ISOURCE Output Source Current VOUT = 0V –50 mA

ISINK Output Sink Current VOUT = 5V 50 mA

デジタル入力とデジタル出力●は全動作温度範囲での規格値を意味する。それ以外はTA = 25°Cでの値。（Note 5）

LTC1741

51741f

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G03

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G01

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G01

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G01

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

OUTPUT CODE0

ERRO

R (L

SB)

4096

1741 G01

1024 2048 3072

1.0

0.8

0.6

0.4

0.2

0

–0.2

–0.4

–0.6

–0.8

–1.0

OUTPUT CODE0

ERRO

R (L

SB)

40961024 2048 3072

1.0

0.8

0.6

0.4

0.2

0

–0.2

–0.4

–0.6

–0.8

–1.0

1741 G02

INL、3.2V範囲 DNL、3.2V範囲

平均化された8192ポイントFFT、入力周波数 = 5MHz、-1dB、 3.2V範囲




Note 1：絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。

Note 2：すべての電圧値は（注記がない限り）グランドを基準にしている。

Note 3：これらのピンの電圧はグランドより下に引き下げられるか、VDDより上に引き上げられると、内部ダイオードによってクランプされる。この製品は、グランドより低いか、あるいはVDDより高い電圧でも、ラッチアップを生じることなしに、100mAを超える入力電流を処理することができる。

Note 4：このピンの電圧はグランドより下に引き下げられるか、OVDDより上に引き上げられると、内部ダイオードによってクランプされる。この製品は、グランドより低いか、あるいはOVDDより高い電圧でも、ラッチアップを生じることなしに100mAを超える入力電流を処理することができる。

Note 5：注記がない限り、VDD = 5V、fSAMPLE = 65MHz、差動ENC/ENC = 2VP-P の65MHzの正弦波、差動入力範囲 =±1.6V。

Note 6：積分非直線性は、実際の伝達曲線のエンドポイントを通る直線からのコードの偏差として定義されている。偏差は量子化幅の中心から測定される。

Note 7：バイポーラ・オフセットは、出力コードが0000 0000 0000と1111 1111 1111の間でふらつく時に－0.5 LSBから測定されたオフセット電圧である。

Note 8：設計によって保証されているが、テストされない。

Note 9：推奨動作条件。

標準的性能特性

電気的特性

LTC1741

61741f

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G07

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G08

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G09

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G10

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G11

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G12

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G13

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G14

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G15

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

平均化された8192ポイントFFT、入力周波数 = 20MHz、-10dB、3.2V範囲








平均化された8192ポイント 2トーンFFT、入力周波数 = 5.2MHzと 5.7MHz、-7dB、3.2V範囲


LTC1741

71741f

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G16

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

FREQUENCY (MHz)0

AMPL

ITUD

E (d

BFS)

1741 G17

5 10 15 20 25 30

0

–10

–20

–30

–40

–50

–60

–70

–80

–90

–100

–110

–120

INPUT FREQUENCY (MHz)0

SFDR

(dBF

S)

60 100

1741 G18

20 40 80

100

95

90

85

80

75

70

65

60

–20dB

–10dB

–6dB

–1dB


SFDR

(dBF

S)

60 100

1741 G19

20 40 80

100

95

90

85

80

75

70

65

60

–20dB

–6dB

–1dB

–10dB

CODE2033

70000

60000

50000

40000

30000

20000

10000

02036

1741 G20

2034 2035 2037

COUN

T

0 0197 595

64737


SNR

(dBF

S)

72.5

72.0

71.5

71.0

70.5

70.0

69.520 40 60 80

1741 G21

100

2V RANGE

3.2V RANGE

SAMPLE RATE (Msps)0

SFDR

(dBF

S)

85

1741 G22

20 40 60 80

100

95

90

85

80

75

70

65

60

SAMPLE RATE (Msps)0

SNR

(dBF

S)

85

1741 G23

20 40 60 80

74.0

73.5

73.0

72.5

72.0

71.5

71.0

70.5

70.0

SAMPLE RATE (Msps)0

SUPP

LY C

URRE

NT (m

A)

270

260

250

240

230

220

21020 40 60 80

1741 G24



SFDRと入力周波数および振幅、3.2V範囲、2次および3次高調波

SFDRと入力周波数および振幅、 2V範囲、2次および3次高調波短絡した入力のヒストグラム、3.2V

SNRと入力周波数、 3.2V範囲および2V範囲

SFDRとサンプル・レート、入力周波数 = 5MHz、-1dB、3.2V範囲

SNRとサンプル・レート、入力周波数 = 5MHz、-1dB、3.2V範囲消費電流とサンプル・レート


LTC1741

81741f

ピン機能SENSE（ピン1）：リファレンス検出ピン。グランドに接続すると±1Vが選択されます。VDDに接続すると±1.6Vが選択されます。1Vを超え1.6V未満の電圧をSENSEピンに印加すると±VSENSEの入力範囲が選択され、±1.6Vが最大有効入力範囲となります。

VCM（ピン2）：出力と入力の2.35V同相バイアス。4.7μFのセラミック・チップ・コンデンサを使ってGNDへバイパスします。

GND（ピン3、6、9、12、13、16、19、21、36、37）：ADCの電源グランド。

AIN＋（ピン4）：正の差動アナログ入力。

AIN－（ピン5）：負の差動アナログ入力。

VDD（ピン7、8、17、18、20）：5V電源。1μFのセラミック・チップ・コンデンサを使ってAGNDへバイパスします。

REFLB（ピン10）：ADCの“L”リファレンス。0.1μFのセラミック・チップ・コンデンサを使ってピン11へバイパスします。ピン14には接続しないでください。

REFHA（ピン11）：ADCの“H”リファレンス。0.1μFのセラミック・チップ・コンデンサを使ってピン10へ、4.7μFのセラミック・コンデンサを使ってピン14へ、1μFのセラミック・コンデンサを使ってグランドへバイパスします。

REFLA（ピン14）：ADCの“L”リファレンス。0.1μFのセラミック・チップ・コンデンサを使ってピン15へ、4.7μFのセラミック・コンデンサを使ってピン11へ、1μFのセラミック・コンデンサを使ってグランドへバイパスします。

REFHB（ピン15）：ADCの“H”リファレンス。0.1μFのセラミック・チップ・コンデンサを使ってピン14へバイパスします。ピン11には接続しないでください。

MSBINV（ピン22）：MSBの反転制御。“L”にするとMSBを反転し、2の補数の出力フォーマットにします。“H”にするとMSBを反転せず、オフセット・バイナリの出力フォーマットにします。

ENC（ピン23）：エンコード入力。立ち上がりエッジで入力のサンプリングが開始されます。

ENC（ピン24）：エンコード相補入力。立ち下がりエッジで変換が開始されます。シングルエンドの「エンコード」信号の場合は0.1μFのセラミック・コンデンサを使ってグランドにバイパスします。

OE（ピン25）：出力イネーブル。“L”にすると出力がイネーブルされます。ロジックを“H”にすると出力は高インピーダンスになります。OEはOVDDの電圧を超えないようにしてください。

CLKOUT（ピン26）：データが有効であることを示す出力。CLKOUTの立ち上がりエッジでデータをラッチします。

OGND（ピン27、38、47）：出力ドライバのグランド。

NC（ピン28、29）：これらのピンは接続しないでください。

D0～D1（ピン30～31）：デジタル出力。

OVDD（ピン32、43）：出力ドライバ用の正電源。0.1μFのセラミック・チップ・コンデンサを使ってGNDにバイパスします。




OF（ピン48）：オーバーフロー/アンダーフロー出力。オーバーフローまたはアンダーフローが発生すると“H”になります。

LTC1741

91741f

DIFFREFAMP

REFBUF

4.7F

1F

0.1F 0.1F

1F

INTERNAL CLOCK SIGNALSREFL REFH

DIFFERENTIALINPUT

LOW JITTERCLOCKDRIVER

RANGESELECT

2.35VREFERENCE

FIRST PIPELINEDADC STAGE

(5 BITS)

FOURTH PIPELINEDADC STAGE

(2 BITS)

SECOND PIPELINEDADC STAGE

(4 BITS)

ENCREFHAREFLB REFLA REFHB ENC

SHIFT REGISTERAND CORRECTION

OEMSBINV OGND

OF

OVDD 0.5V TO5V

D11

D0

CLKOUT

1741 F01

INPUTS/H

SENSE

VCM

AIN–

AIN+

4.7F

THIRD PIPELINEDADC STAGE

(4 BITS)

OUTPUTDRIVERS

CONTROL LOGICAND

CALIBRATION LOGIC

図1. 機能ブロック図

1741 TD

t3

t7

t6

t4t5 t10 t9

N •

t2 t0t1

t8DATA (N – 5)DB11 TO DB0

ANALOGINPUT

ENC

DATA

CLKOUT

DATA (N – 4)DB11 TO DB0 DATA (N – 3)

t12t11

DATA NDB11 TO DB0, OF AND CLKOUT

OE

DATA

ブロック図

タイミング図

LTC1741

101741f

ダイナミック性能

信号とノイズ＋歪みの比信号とノイズ＋歪みの比[S/(N＋D)]は、ADC出力での基本入力周波数のRMS振幅と他のすべての周波数成分のRMS振幅の比です。出力は、DCからサンプリング周波数の1/2までの周波数帯域に制限されます。

SN比（SNR）信号とノイズの比（SNR）は基本入力周波数のRMS振幅と、最初の5つの高調波およびDCを除く他のすべての周波数成分のRMS振幅の比です。

全高調波歪み全高調波歪みは、入力信号のすべての高調波のRMS値の合計と基本波のRMS値の比です。帯域外高調波は、DCからサンプリング周波数の1/2までの周波数帯域に限定されます。THDは次式で表されます。

THD LogV V V Vn

V=

+ + +20

2 3 41

2 2 2 2...

ここで、V1は基本周波数のRMS振幅であり、V2からVnは2次高調波からn次高調波までの振幅です。このデータシートで計算されているTHDには、5次までの高調波がすべて使用されています。

混変調歪みADCの入力信号が複数のスペクトル成分から構成される場合、ADCの伝達関数の非直線性によって、THDに加えて混変調歪み（IMD）が生じる可能性があります。IMDは、周波数が異なる別の正弦波入力が現れたときに、ある正弦波入力に生じる変化です。

周波数がfaとfbの2つの純粋な正弦波がADCの入力に供給されると、ADCの伝達関数の非直線性によってmfa ± nfbの和と差の周波数で歪み積を生じる可能性があります。ここで、mとnは0、1、2、3などです。3次の混変調積は2fa＋fb、2fb＋fa、2fa－fb、および2fb－faです。混変調歪みは、最大3次混変調積のRMS値に対する、どちらかの入力トーンのRMS値の比として定義されます。

スプリアス・フリー・ダイナミック・レンジ（SFDR）スプリアスフリー・ダイナミックレンジは、入力信号とDCを除いた最大のスペクトル成分であるピーク高調波、つまりスプリアス・ノイズです。この値は、フルスケール入力信号のRMS値を基準にしたデシベル値で表されます。

入力帯域幅入力帯域幅は、フルスケール入力信号に対して、再生される基本成分の振幅が3dBだけ減少する入力周波数です。

アパーチャ遅延時間ENCが立ち上がってENC電圧に等しくなった時点から入力信号がサンプル・ホールド回路によってホールドされる瞬間までの時間。

アパーチャ遅延ジッタ変換ごとのアパーチャ遅延時間の変動。このランダムな変動によって、AC入力のサンプリング時にノイズが生じます。ジッタだけによるSNRは次のようになります。

SNRJITTER = –20log (2π) • FIN • TJITTER

アプリケーション情報

LTC1741

111741f

CSAMPLE4pF

4pF

VDDLTC1741

AIN+

1741 F02

CSAMPLE4pF

4pF

BIAS

VDD

5V

AIN–

ENC

ENC

2V

6k

2V

6k

CPARASITIC

CPARASITIC

図2. 等価入力回路


コンバータの動作LTC1741はCMOSパイプライン構成の多段コンバータです。このコンバータはパイプライン構成の4つのADC段を備えており、サンプリングされたアナログ入力は5サイクル後にデジタル値になります。「タイミング図」を参照してください。アナログ入力は差動です。これは同相ノイズ耐性を改善して入力範囲を広げるためです。さらに、差動入力ドライブを使うとサンプル・ホールド回路の偶数次高調波が減少します。エンコード入力も同相ノイズ耐性を改善するため差動です。

LTC1741は差動ENC/ENC入力ピンの状態で定まる2つのフェーズで動作します。簡潔にするために、ここでは、ENCがENCより大きいときENCは“H”であると言い、ENCがENCより小さいときENCは“L”であると言うことにします。

図1に示すパイプライン構成の各段は、ADC、再生DAC、および段間残余アンプを備えています。動作時、ADCは段への入力を量子化し、量子化された値はDACによって入力から差し引かれ、残余を生じます。残余は残余アンプによって増幅されて出力されます。奇数段が残余を出力しているとき偶数段がその残余を取得するように、またその逆になるように、後に続く段は位相がずれて動作します。

ENCが“L”のとき、アナログ入力はブロック図に示す「入力サンプル・ホールド（Input S/H）」内部の入力サンプル・ホールド・コンデンサに差動で直接サンプリングされます。ENCが“L”から“H”に遷移する瞬間、サンプリングされた入力がホールドされます。ENCが“H”の間、ホールドされた入力電圧は、パイプライン構成の最初のADC段をドライブするサンプル・ホールド・アンプによってバッファされます。最初の段は、ENCがこの“H”フェーズの間にサンプル・ホールドの出力を捕捉します。ENCが“L”に戻ると最初の段はその残余を生成し、この残余が2番目の段によって捕捉されます。同時に、入力のサンプル・ホールドは再度アナログ入力を捕捉します。ENCが“H”に戻ると2番目の段はその残余を生成し、この残余が3番目の段によって捕捉されます。同様の過程が3番目の段でも繰り返され、3番目の段の残余は最終評価のために4番目の段のADCに送られます。

最初の段に続く各ADC段には、フラッシュ誤差とアンプのオフセット誤差を調節するための追加範囲があります。ADCの全段からの結果は、出力バッファに送る前にそれらの結果を補正ロジックで適切に結合できるように、デジタル動作で同期させます。

サンプル・ホールド動作と入力ドライブ

サンプル・ホールド動作LTC1741のCMOS差動サンプル・ホールドの等価回路を図2に示します。差動アナログ入力はCMOS伝送ゲートを通してサンプリング・コンデンサ（CSAMPLE）に直接サンプリングされます。コンデンサによるこの直接サンプリングにより、所定サイズのサンプリング・コンデンサに対するノイズが最小限に抑えられます。各入力のところに示されているコンデンサ（CPARASITIC）は、各入力に関連した他のすべての容量の和です。

ENC/ENCが“L”のときのサンプル・フェーズでは、伝送ゲートがアナログ入力をサンプリング・コンデンサに接続するので、これらのコンデンサは差動入力電圧まで充電され、さらにこの電圧をトラッキングします。ENC/ENCが“L”から“H”に遷移するとき、サンプリングされた入力電圧はサンプリング・コンデンサにホールドされます。ENC/ENCが“H”のときのホールド・フェーズでは、サンプリング・コンデンサが入力から切り離され、ホールドされた電圧はADCコアに渡されて処理されます。ENC/ENCが“H”から“L”に遷移すると、入力はサンプリング・コンデンサに再度接続され、新しいサンプルを捕捉します。サンプリング・コンデンサには直前のサンプルがまだホールドされているので、このときにサンプル間の電圧変化に比例した充電グリッチが見られます。

LTC1741

121741f

1:1 25Ω0.1μF

ANALOGINPUT

VCM

AIN+

AIN–

100Ω 100Ω 12pF

12pF

12pF

1741 F03

4.7μF

25Ω

25Ω

25Ω LTC1741

図3. トランスを使用したシングルエンドから差動への変換

アプリケーション情報直前のサンプルと新しいサンプル間の変化が小さければ、入力に見られる充電グリッチは小さくなります。ナイキスト周波数の近くの入力周波数で見られる変化のように入力の変化が大きければ、さらに大きな充電グリッチが見られます。

同相バイアスADCのサンプル・ホールド回路で規定された性能を達成するには、差動ドライブを行なう必要があります。各入力は2.35Vの同相電圧を中心として、3.2V範囲では±0.8V、2V範囲では±0.5Vの振幅が必要です。VCM出力ピン（ピン2）を使用すれば同相バイアス・レベルを与えることができます。VCMは、トランスのセンタータップに直接接続してDC入力レベルを設定するか、またはオペアンプの差動ドライバ回路へのリファレンス・レベルとして設定することができます。VCMピンは、4.7μF以上のコンデンサを使用してADCの近くのグランドにバイパスする必要があります。

入力ドライブ・インピーダンスすべての高性能高速ADCの場合と同様に、LTC1741のダイナミック性能は入力ドライブ回路（特に2次と3次の高調波）の影響を受けることがあります。また、ソース・インピーダンスと入力リアクタンスはSFDRに影響を与えることがあります。サンプル・ホールド回路は、エンコードの立ち下がりエッジで4pFのサンプリング・コンデンサを入力ピンに接続してサンプリング周期を開始します。サンプリング周期はエンコードが立ち上がると終了し、サンプリングされた入力をサンプリング・コンデンサにホールドします。入力回路は、理想的にはサンプリング周期1/（2FENCODE）の間、サンプリング・コンデンサを完全に充電するのに十分なだけ高速である必要があります。ただし、これが常に可能だとは限らず、不完全なセトリングのためにSFDRが低下することがあります。不完全なセトリングの影響を最小限に抑えるため、サンプリング・グリッチができるだけリニアになるように設計されています。

最高性能を得るためには、各入力のソース・インピーダンスを100Ω以下にすることを推奨します。サンプル・ホールド回路は50Ωのソース・インピーダンスに合わせて最適化されています。ソース・インピーダンスが50Ωより小さい場合は、直列抵抗を追加してこのインピーダンスを50Ωに増やす必要があります。ソース・インピーダンスは差動入力に整合させる必要があります。整合が不十分だと偶数次高調波、特に2次高調波が大きくなります。

入力ドライブ回路2次側にセンタータップを備えたRFトランスによってドライブされるLTC1741を図3に示します。2次側センタータップはVCMでDCバイアスされており、ADCの入力信号を最適DCレベルに設定します。図3は、巻数比1：1のトランスを示します。ADCから見たソース・インピーダンスが各ADC入力で100Ωを超えなければ、別の巻数比を使用することもできます。トランスを使用する場合の不利な点は低周波数応答の低下です。ほとんどの小型RFトランスは、1MHzより低い周波数での性能が良くありません。

オペアンプを使用してシングルエンド入力信号を差動入力信号に変換する例を図4に示します。この方法の利点は、低い周波数の入力応答が確保できることです。ただし、ほとんどのオペアンプでは利得帯域幅の制限により、高い入力周波数でのSFDRが制限されます。

アナログ入力に接続されている25Ωの抵抗と12pFのコンデンサは2つの役目を果たします。サンプル・ホールドの充電グリッチからドライブ回路を絶縁し、コンバータの入力の広帯域ノイズを制限します。100MHzを超す入力周波数では、過度の信号損失を防ぐためにコンデンサの容量を減らさなければならない場合もあります。

LTC1741

131741f

25Ω

5V

SINGLE-ENDEDINPUT

2.35V 1/2RANGE

VCM

AIN+

AIN–

12pF

12pF

12pF

1741 F04

4.7μF

25Ω

100Ω

500Ω 500Ω

25Ω

25Ω

LTC1741–

+1/2 LT1810

–

+1/2 LT1810

図4. オペアンプを使用した差動ドライブ

VCM

REFHA

REFLB

SENSETIE TO VDD FOR 3.2V RANGE;

TIE TO GND FOR 2V RANGE;RANGE = 2 • VSENSE FOR

1V < VSENSE < 1.6V

2.35V

REFLA

REFHB

4.7μF

4.7μF

INTERNAL ADCHIGH REFERENCE

BUFFER

0.1μF

1741 F05

LTC1741

4Ω

DIFF AMP

1μF

1μF 0.1μF

INTERNAL ADCLOW REFERENCE

2.35V BANDGAPREFERENCE

1.6V 1V

RANGEDETECT

ANDCONTROL

図5. 等価リファレンス回路


リファレンス回路の動作図5はLTC1741のリファレンス回路を示したもので、2.35Vバンドギャップ・リファレンス、差動アンプ、スイッチング回路および制御回路で構成されています。内蔵電圧リファレンスは、2Vの入力範囲（±1V差動）と3.2Vの入力範囲（±1.6V差動）に設定することができ、これらは2本のピンで選択します。SENSEピンをグランドに接続すると2V範囲となり、SENSEピンをVDDに接続すると3.2V範囲となります。

2.35Vバンドギャップ・リファレンスは2つの役割を果たします。まず、その出力は、外部入力回路の同相電圧を設定するためのDCバイアス・ポイントを提供します。次に、リファレンスは差動アンプとともに使われて、内蔵ADC回路が必要とする差動リファレンス・レベルを生成します。

2.35Vリファレンス出力VCMには外付けバイパス・コンデンサが必要です。これは、内部回路と外部回路のための高周波、低インピーダンスのグランド経路を形成します。これはリファレンスの補償コンデンサとしても機能します。このコンデンサがないとリファレンスは安定しません。

差動アンプは、ADC用の“H”/“L”リファレンスを生成します。高速スイッチング回路はこれらの出力に接続されるので、回路は外部にバイパスしなければなりません。各出力にはピンが2本あります。“H”リファレンス用のREFHAとREFHB、“L”リファレンス用のREFLAとREFLBです。出力ピンが2つずつ用意されているのはパッケージのインダクタンスを減らすためです。バイパス・コンデンサは図5に示されているように接続します。

電圧範囲は図6aに示すように抵抗を2つ使用すれば2本のピンによって選択できますが、これら2つの電圧値以外にもプログラム可能です。外部リファレンスは、その出力をSENSEに直接、あるいは抵抗分圧器を通じて与えることで使用できます。ロジック・デバイスのスレッショルドはグランドやVDDに近いので、ロジック・デバイスを使ってSENSEピンをドライブすることは推奨できません。SENSEピンはできるだけコンバータの近くで“H”または“L”に接続します。SENSEピンを外部からドライブする場合は、1μFのセラミック・コンデンサを使用して、デバイスにできるだけ近づけてグランドにバイパスしてください。

入力範囲入力範囲はアプリケーションに合わせて設定できます。入力周波数が低くて（<10MHz）オーバーサンプリングされる信号の処理では、入力範囲を最大に設定すると最良のSN特性と優れたSFDRが得られます。高い入力周波数では（>40MHz）、2次および3次高調波に対し2V範囲で最良のSFDR性能を得ることができますが、SNRは1.5dBほど低下します。「標準的性能特性」を参照してください。

LTC1741

141741f

VCM

SENSE

2.35V

1.1V

4.7μF12.5k

1μF11k

1741 F06a

LTC1741

VCM

SENSE

2.35V

5V1.25V64

1, 2

4.7μF

1μF0.1μF

1741 F06b

LTC1741LT1790-1.25

図6a. 2.2V範囲のADC 図6b. 外部リファレンスを使用した2.5V範囲のADC

VDD

LTC1741

1741 F07

BIAS

VDD

5V

ENC

ENCANALOG INPUT

2V BIAS

2V BIAS

1:40.1μF

CLOCKINPUT

50Ω

6k

6k

TO INTERNALADC CIRCUITS

図7. トランスでドライブされるENC/ENC

1741 F08a

ENC2V

VTHRESHOLD = 2VENC

0.1μF

LTC1741

1741 F08b

ENC

ENC

130Ω

3.3V

3.3V130Ω

D0

Q0

Q0

MC100LVELT22

LTC1741

83Ω83Ω

図8a. シングルエンドENCドライブ（低ジッタには推奨できない）図8b. CMOS-PECL変換器を使用したENCドライブ


LTC1741

151741f

LTC1741

1741 F09

OVDD

VDD VDD0.1μF

43Ω TYPICALDATAOUTPUT

OGND

OVDD 0.5V TOVDD

PREDRIVERLOGIC

DATAFROM

LATCH

OE

図9. デジタル出力バッファの等価回路


エンコード入力のドライブLTC1741のノイズ特性はアナログ入力に依存しますが、これと同程度にエンコード信号の品質に依存することもあります。ENC/ENC入力は、主に同相ノイズ源への耐性を上げるために差動でドライブすることを意図したものです。各入力は6kの抵抗を通して2Vにバイアスされます。バイアス抵抗はトランス結合のドライブ回路のDC動作点を設定し、シングルエンドのドライブ回路のロジック・スレッショルドを設定することができます。

エンコード信号に含まれるすべてのノイズは新たなアパーチャ・ジッタを生じ、このジッタは本来のADCアパーチャ・ジッタにRMSとして加算されます。

ジッタが重要な（高入力周波数）アプリケーションでは、以下の配慮が必要です。

1.差動ドライブを使用します。

2.できるだけ大きな振幅を使います。トランス結合の場合、高い巻線比を使って振幅を大きくします。

3.正弦波信号でADCをクロック駆動する場合、エンコード信号にフィルタをかけて広帯域ノイズを下げます。

4.両方のエンコード入力で容量と直列抵抗値をバランスさせ、どの結合ノイズも同相ノイズとして両方の入力に現われるようにします。

エンコード入力の同相範囲は1.8V～VDDです。シングルエンドのドライブの場合、各入力はグランド～VDDの範囲でドライブすることができます。

最大エンコード・レートと最小エンコード・レートLTC1741の最大エンコード・レートは65Mspsです。ADCが正常に動作するには、エンコード信号のデューティ・サイクルが50%（±5%）である必要があります。十分なセトリング時間をADCの内部回路に与えて正常動作させるため、各半周期は少なくとも7.3ns必要です。正確に50%のデューティ・サイクルを簡単に実現するには、トランスを使った、あるいはPECLやLVDSのような対称型差動ロジックを使った差動正弦波ドライブを使います。シングルエンドのエンコード信号を使うと、立ち上がり時間と立ち下がり時間が対称でないため、50%から大きく外れたデューティ・サイクルになることがあります。

65Mspsより遅いサンプル・レートでは、各半周期が少なくとも7.3nsあれば、デューティ・サイクルが50%から外れてもかまいません。

LTC1741のサンプル・レートの下限は、サンプル・ホールド回路の垂下によって決まります。このADCのパイプライン・アーキテクチャは、アナログ信号を小さな値のコンデンサに保存することに依存しています。コンデンサは接合部のリーク電流によって放電します。LTC1741の規定最小動作周波数は1Mspsです。

デジタル出力

デジタル出力バッファシングル出力バッファの等価回路を図9に示します。各バッファはOVDDとOGNDから電力を供給され、ADCの電源とグランドから絶縁されています。出力ドライバにNチャネル・トランジスタが追加されているので、低い電圧まで動作可能です。

LTC1741

161741f

アプリケーション情報出力に直列接続された内部抵抗によって、外部回路から見ると出力が50Ωに見えるので、外付けの減衰抵抗が不要な場合があります。

出力負荷すべての高速/高分解能コンバータの場合と同様、デジタル出力負荷が性能に影響を与えることがあります。デジタル出力と敏感な入力回路の間に生じるおそれのある相互反応を抑えるために、LTC1741のデジタル出力で容量性負荷をドライブする場合は、負荷をできるだけ小さくする必要があります。出力は、ALVCH16373 CMOSラッチのようなデバイスを使ってバッファする必要があります。フルスピード動作では、容量性負荷を10pF未満に抑えてください。各出力に直列に抵抗を接続してもかまいませんが、43Ωの直列抵抗がADCのチップに内蔵されているので必要ではありません。

OVDD電圧を低くすることも、デジタル出力からの干渉を減らすのに役立ちます。

出力フォーマットLTC1741のパラレル・デジタル出力は、オフセット・バイナリ・フォーマットまたは2の補数フォーマットを選択できます。フォーマットはMSBINVピンを使って選択します。“H”にするとオフセット・バイナリが選択されます。

オーバーフロー・ビットオーバーフロー出力ビットは、コンバータの範囲外の信号が入力されていることを示します。OFがロジック“H”を出力しているとき、コンバータには設定された範囲の上限または下限のどちらかを超えた信号が入力されています。

出力クロックA D CにはE N C入力を遅延させた信号がデジタル出力CLKOUTとして備わっています。このCLKOUTピンを使って、コンバータのデータをデジタル・システムに同期させることができます。これは正弦波エンコードを使っているときに必要です。データはCLKOUTが立ち下がった直後に更新され、CLKOUTの立ち上りエッジでラッチすることができます。

出力ドライバの電源出力専用の電源ピンとグランド・ピンが備わっているので、出力ドライバをアナログ回路から絶縁することができます。デジタル出力バッファの電源（OVDD）は、ドライブされるロジックと同じ電源に接続する必要があります。たとえば、3V電源から電力を供給されるDSPをコンバータがドライブする場合、OVDDは同じ3V電源に接続します。OVDDは、5Vまでの任意の電圧で給電できますロジック出力はOGNDとOVDDの間で振幅します。

出力イネーブル出力イネーブル・ピン（OE）を使用して出力をディスエーブルすることができます。OEを“L”にすると、OFとCLKOUTを含むすべてのデータ出力がディスエーブルされます。データのアクセス時間やバスの解放時間は、全速動作時に出力のイネーブルやディスエーブルをするには長すぎます。出力の高インピーダンス状態は、長期の休止時での使用を意図したものです。OEの電圧はGNDとOVDDの間で振幅できます。OEはOVDDより高い電圧にドライブしないでください。

接地とバイパスLTC1741は切れ目のないクリーンなグランド・プレーンを備えたPC基板を必要とします。内部グランド・プレーンを備えた多層基板を推奨します。LTC1741のピン配置はフロースルー・レイアウト用に最適化されているので、入力とデジタル出力間の相互作用が最小に抑えられます。PC基板のレイアウトでは、デジタル信号ラインとアナログ信号ラインをできるだけ離す必要があります。特に、アナログ信号トラックの横やADCの下にデジタル・トラックを走らせないように注意してください。

このデータシートの最初のページのブロック図に示されているように、VDD、VCM、REFHA、REFHB、REFLA、およびREFLBピンには高品質のセラミック・バイパス・コンデンサを使用してください。バイパス・コンデンサは、できるだけピンの近くに配置する必要があります。特に重要なのは、REFHAとREFLBの間のコンデンサとREFHBとREFLAの間のコンデンサです。このコンデンサは、できるだけデバイスの近く（1.5mm以内）に配置してください。サイズが0402のセラミック・コンデンサを推奨します。REFHAとREFLAの間の大きな4.7μFのコンデンサは、これよりいくらか離れてもかまいません。ピンとバイパス・コンデンサを接続するトレースは短くし、できるだけ幅を広くします。

LTC17415の差動入力は互いに並行させ、できるだけ近づけて配置してください。入力トレースはできるだけ短くして容量を最小限に抑え、ノイズを拾わないようにする必要があります。

LTC1741

171741f

アプリケーション情報デジタル処理システムのグランドとは別のアナログ・グランド・プレーンを使います。ADCのGNDと名前の付けられたすべてのグランド・ピンはこのプレーンに接続します。ADCのすべてのVDDバイパス・コンデンサ、リファレンス・バイパス・コンデンサおよび入力フィルタ・コンデンサはこのアナログ・プレーンに接続します。LTC1741にはOGNDと名前の付けられた3つの出力ドライバ・グランド・ピン（ピン27、38、および47）があります。これらのグランドはデジタル処理システムのグランドに接続します。出力ドライバ電源OVDDはデジタル処理システムの電源に接続します。OVDDのバイパス・コンデンサはデジタル・システムのグランドにバイパスします。デジタル処理システムのグランドは、ADC OGND（ピン38）でアナログ・プレーンに接続します。

熱伝達LTC1741が発生する熱の大部分は、パッケージのリードを通ってPC基板に伝わります。特に、グランド・ピン12、13、36、および37はダイ・アタッチ・パッドに溶着されており、ダイと外部環境の間の熱抵抗はこれらのピンが最も小さくなっています。すべてのグランド・ピンを面積が十分大きいグランド・プレーンに接続することが重要です。以下のページに示す評価回路のレイアウトでは、グランド・ピン近くの複数のビアを使用することによって内部グランド・プレーンへの経路の熱抵抗を小さくしています。グランド・プレーンをこのサイズとすることによって、ダイから周囲への熱抵抗は35℃/Wとなっています。グランド・プレーンの面積がこれよりも小さい場合やグランド・ピンの接続が不適切な場合、熱抵抗はこれより大きくなります。

LTC1741

181741f

C4 4.7μ

FC3

10μF

R5 1Ω3 4

1 2

5VU3

LT15

21-3

R N5A

33Ω

R9 33Ω

R N5B

33Ω

R N5C

33Ω

R N5D

33Ω

R N6A

33Ω

R N6B

33Ω

R N6C

33Ω

R N6D

33Ω

R N7A

33Ω

R N7B

33Ω

R N7C

33Ω

R N7D

33Ω

R N8A

33Ω

R N8B

33Ω

R N8C

33Ω

C12

0.1μ

F

C10

0.1μ

F

OF

OGND D1

1

D10 D9

OVDD D8 D7 D6 D5

OGND GN

D

GND D4 D3 D2

OVDD D1 D0 NC NC

OGND

CLKO

UT OE

SENS

E

V CM

GND

A IN+

A IN–

GND

V DD

V DD

GND

REFL

B

REFH

A

GND

GND

REFL

A

REFH

B

GND

V DD

V DD

GND

V DD

GND

MSB

INV

ENC

ENC

48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24

2OE

2Q8

2Q7

GND

2Q6

2Q5

V CC

2Q4

2Q3

GND

2Q2

2Q1

1Q8

1Q7

GND

1Q6

1Q5

V CC

1Q4

1Q3

GND

1Q2

1Q1

1OE

2LE

2D8

2D7

GND

2D6

2D5

V CC

2D4

2D3

GND

2D2

2D1

1D8

1D7

GND

1D6

1D5

V CC

1D4

1D3

GND

1D2

1D1

1LE

24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1

25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48

U4P1

74VC

X163

73V

U5LT

C174

1

C19

0.1μ

FC2

00.

1μF

C21

0.1μ

FC2

20.

1μF

1741

TA0

2

C28

0.1μ

F

J232

01S-

40G1

3V3V

CLKO

UT

CLKO

UT

U210

T74A

LVC1

G86

JP2

1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39

2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40

IN TAB

OUT

GND

C1 2μF

C23

0.1μ

F

C16

10μF

E1 5V E4PG

NDJP

4JP

3

5V

INPU

TRA

NGE

SELE

CT

TWOS

COM

PLEM

ENT

SELE

CT

R Y*

C24

12pF

C25

12pF

*RX,

RY

= OP

TION

AL IN

PUT

RANG

E SE

T**

DO N

OT IN

STAL

L R1

AND

R10

J1OP

TION

AL+I

NPUT J4

OPTI

ONAL

–INP

UT

ENCO

DEIN

PUT

J3AN

ALOG

INPU

T

C5 12pF

C29

1μF

R

1**

0Ω

R

10**

0ΩR224

.9Ω

T1M

INIC

IRCU

ITS

T1-1

T

R4 100Ω

R3 100Ω

••

R8 0Ω

R22

100Ω

T2M

INIC

IRCU

ITS

T1-1

T

••

R21

100Ω

JP5

OPTI

ONAL

XTAL

CLK

R724

.9Ω

J5

C8 4.7μ

F

C13

0.1μ

F

C18

4.7μ

FR B

24.9

Ω

R A 24.9

Ω C26

0.1μ

F

C7 0.1μ

FC8

4.7μ

F

C9 0.1μ

F

C27

0.1μ

FC1

50.

1μF

R X*

C14

4.7μ

F

C32

30pF

C11

1μF

C2 0.1μ

FR6 200Ω

JP1

C31

0.1μ

F

C17

0.1μ

F

C30

0.1μ

F5V

14 11 8741 E3 GN

DE4 GN

DE5 GN

D

Y1

LTC1

741の評価回路図


LTC1741

191741f

65

シルクスクリーンの上面第1層、部品面

第2層、GNDプレーン第3層、パワー・プレーン

第4層、半田面


リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。

LTC1741

201741f

© LINEAR TECHNOLOGY CORPORATION 2003

LT/TP 0603 • PRINTED IN JAPAN

製品番号説明注釈LTC1405 12ビット、5Msps、サンプリングADC、パラレル出力付き LTC1420とピン互換LTC1406 8ビット、20Msps ADC 最大70MHzの入力に対するアンダーサンプリング機能LTC1411 14ビット、2.5Msps ADC 5V、パイプライン遅延なし、SINAD：80dBLTC1412 12ビット、3Msps、サンプリングADC ±5V、パイプライン遅延なし、SINAD：72dBLTC1414 14ビット、2.2Msps ADC ±5V、SINAD：80dB、SFDR：95dBLTC1420 12ビット、10Msps ADC ナイキスト周波数でSINAD：71dB、SFDR：83dB

LT1461 マイクロパワー高精度シリーズ・リファレンス最大初期精度：0.04%、ドリフト：3ppm/℃LTC1666 12ビット、50Msps DAC LTC1667、LTC1668とピン互換LTC1667 14ビット、50Msps DAC LTC1666、LTC1668とピン互換LTC1668 16ビット、50Msps DAC LTC1666、LTC1667とピン互換LTC1742 14ビット、65Msps ADC LTC1741とピン互換LTC1743 12ビット、50Msps ADC LTC1741とピン互換LTC1744 14ビット、50Msps ADC LTC1741とピン互換LTC1745 12ビット、25Msps ADC LTC1741とピン互換LTC1746 14ビット、25Msps ADC LTC1741とピン互換LTC1747 12ビット、80Msps ADC LTC1741とピン互換LTC1748 14ビット、80Msps ADC LTC1741とピン互換LT®1807 325MHz、低歪みデュアル・オペアンプレール・トゥ・レール入力/出力

関連製品

FWパッケージ48ピン・プラスチックTSSOP（6.1mm）（Reference LTC DWG # 05-08-1651）

FW48 TSSOP 05020.09 – 0.20(.0035 – .008)

0° – 8°

0.45 – 0.75(.018 – .029)

0.17 – 0.27(.0067 – .0106)

0.50(.0197)

BSC

6.0 – 6.2**(.236 – .244)

7.9 – 8.3(.311 – .327)

1 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24

12.4 – 12.6*(.488 – .496)

1.20(.0473)

MAX

0.05 – 0.15(.002 – .006)

2

48 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 2547

C.10-T--C-

0.32 ±0.05 0.50 TYP

6.2 ±0.108.1 ±0.10

0.95 ±0.10

ミリメートル(インチ)

寸法にはモールドのバリを含まない。モールドのバリは各サイドで0.152mm（0.006"）を超えないこと寸法にはリード間のバリを含まない。リード間のバリは各サイドで0.254mm（0.010"）を超えないこと

NOTE：1. 標準寸法：ミリメートル

2. 寸法は

3. 図は実寸とは異なる*

**

推奨半田パッド・レイアウト

パッケージ

リニアテクノロジー株式会社〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8FTEL 03-5226-7291● FAX 03-5226-0268 ● www.linear-tech.co.jp

ltc1741 - 12ビット、65msps低ノイズadc - analog devicesltc1741. 1. 1741f....

Documents