1. OP Amp Integrator왼쪽과 같은 일반적인 Integrator의 경우, 쉽게 만들 수 있다는 장점이 있지만 ≫ 이여야 한다는 것과, 파형의 파장이 길어질수록 capacitor의 충전시간이 길어져 지수함수 형태의 출력파형을 만들게 된다는 문제점이 있다.

바로 위의 회로가 capacitor의 충전시간에 따른 출력파형의 distortion을 없애고 linear한 출력파형을 만드는 Integrator 회로이다. Inverting input에서의 전압이 Virtual ground가 되어 출력파형을 더욱 안정적으로 만들게 된다. 하지만 약간의 DC offset이라도 생기게 되면 capacitor가 충전하는 시간이 길어지게 되어 나중에는 saturation을 일으키게 된다.

(a)

capacitor 위에 저항 를 설치하되 보다 약 100배 큰 저항을 병렬로 설치하면, 저항

가 DC에 의한 효과를 줄여 saturation을 막는 현상을 보여주게 된다. 하지만 이는 입력파형이 (+)나 (-)만의 전압을 가지게 된다면 capacitor가 충전되는 현상을 막지 못하여 saturation이 일어나게 된다.

(b) T Network

(a)의 회로의 경우 의 저항이 매우 크다고 하였는데, 만일 준비되지 않은 채 그 저항을 만지게 되면 지문을 따라 전류가 흘러 저항이 제 역할을 하지 못하게 된다. 이는 저항의 값이 더 커지면 커질수록 전류가 작아져야 하지만 전류가 거의 일정하게 유지된다는 문제가 생긴다. 이를 보완한 회로가 왼쪽의 T Network 회로로, 100 저항과 1 저항이 합쳐져서 10 저항의 역할을 하게 된다. 그 이유는 Thevenin 회로를 통하여 이해를 하면(오른쪽) =100

, =1이므로 두 저항을 통과한 후의 지점에서 잡히게 될 전압은

이 될 것이다.

여기서 이므로 output에서 보았을 때에는 저항값이 101배나 더 뛴 값을 지니게 될 것이다.

(c) Using a Switch

위의 두 회로 모두 FET Transistor를 이용한 회로로, 왼쪽은 JFET을, 오른쪽은 MOSFET을 이용한 회로이다. 이 FET를 이용하게 되면 FET가 외부 환경에 의하여 충전되어야 할 capacitor를 방전시키기 때문에 saturation을 방지하게 만드는, 완벽한 solution을 지닌 회로가 된다.

2. Differentiator왼쪽 회로와 같은 가장 기본적 형태인 Differentiator를 보게 되면, triangle wave나 sine wave의 경우에는 출력파형이 미분형태로 잘 나오는데 반해, square wave처럼 전압값이 갑자기 바뀌는 파형을 넣게 되면 값이 변하는 곳에서 RC 직류회로에서의 전압의 변화와 같은 지수함수 형태의 파형이 관측된다.

위의 회로가 OP Amp를 이용한 회로로, Inverting Input에서의 전압이 Virtual Ground가 되므로 더욱 정확한 값을 내는 Differentiator의 역할을 하게 된다. 하지만 이는 Gain값이 작으면 별 소득을 얻지 못하게 된다.

오른쪽의 그래프가 진동수에 따른 Gain값을 표현한 것으로 인 구간에서는

Differentiator로서의 역할을 하게 되어 Gain값이 증가를 하게 되지만, 가 되면

가 감소를 하게 되어 도리어 Integrator의 역할을 하게 되어 Gain이 떨어지게 된다.

3. Rectifier

가장 기본적인 Rectifier 회로를 보게 되면(왼쪽 위의 회로), Diode를 통과한 후에는 전압강하가 약 0.6V 정도로 일어나게 되어 출력파형이 입력파형을 –0.6V 이동시킨 것처럼 표시되지만, V<0일 때에는 전압이 diode를 통과하지 못하게 되므로 출력파형으로 도출되지 않는다. 따라서 V<0인 곳에서는 V=0인 곳을 따라 직선으로 나타나게 될 것이다.OP Amp를 이용하여 Rectifier를 만들게 되면(오른쪽 회로), 두 input 간의 전압이 같으므로 amp에서의 output에서는 전압이 input보다 0.6V 크게 된다. 따라서 voltage drop은 안생기게 된다. V<0인 곳에서는 diode를 통과하지 못하므로 출력파형은 0가 되겠지만, amp의 output은 amp가 saturation되는 전압까지 일정한 속도를 유지하며 값이 떨어질 것이다. 그 후 입력파형이 양의 값을 가지고 난 후에야 전압이 오르게 되지만, 바로 오르지 못하고 내려간 속도를 유지하며 올라가게 되기 때문에 양의 값을 지닌지 한참이 지나서야 파형이 검출이 된다. 이를 표현한 그래프가 바로 왼쪽 아래의 그래프이다. amp의 output에서, 음의 값을 지닐 때 saturation 되는 부분까지 떨어질 때까지의 기울기가 바로 속도이다.

4. OP Amp’s Departures from IdealOP Amp에 관한 Golden Rules을 기억하고 있을 것이다. 두 input간의 전압차는 없으며 amp에는 전류가 흐르지 않는다는 두 가지 법칙. 하지만 현실에선 이 두 가지 Golden Rules이 성립할 수가 없다. 아무리 크다 하더라도 amp의 저항이 무한일 수는 없으므로 전류가 흐를 수밖에 없고 이는 전류에 의한 전압강하를 부르게 된다.

A. Offset VoltageOffset Voltage란 두 input간의 전압의 차이를 의미한다.

바로 위의 표는 OP Amp의 Offset Voltage가 얼마인지 알려주는 표이다. 일반 LF411의 Offset Voltage의 일반값이 0.8로, 두 input간의 전압이 같지 않다는 것을 알려준다.

위의 회로는 LF411의 내부를 표시한 회로로 두 JFET의 Gate에 input이 있음을 알 수 있다. 여기서 원으로 친 부분은 OP Amp에서 1번(왼쪽)과 5번(오른쪽)에 해당하는 곳으로, 이곳에 연결할 적절한 저항을 설치하고 값을 조절하여주면 Offset Voltage를 없앨 수 있지만, 온도에 따라 저항과 amp 내의 회로의 특성이 바뀌게 되어 Offset Voltage를 완전히 0로 맞추는 것은 힘들게 된다.

B. Bias CurrentBias Current란 두 input에서 흘러나오는 전류의 평균값을 의미한다.

위의 표는 LF411에서의 Bias Current와 Offset Current(C에서 설명)를 나타낸 것으로 두 전류의 평균값이 보통 50에서 최대 200까지 가리킨다는 것을 알 수 있다.왼쪽의 그래프는 FET를 이용한 LF411의 온도에 따른 Bias Current를 나타낸 것으로, 매우 작은 값을 가리키는 것을 알 수 있지만 0와 비교할 때 100에서는 값이 약 100배가 뛰어 단위로 오른다는 것을 알 수 있다.만일 amp를 BJT를 이용하여 만들게 된다면, BJT는 전류를 흘려보내는 특징이 있으므로 가 왼쪽에서 제시한 값보다 더욱 커지게 된다.

왼쪽의 회로는 Bias Current를 없애려는 의도에서 제작된 회로이다. 이론에 의하면 은 의 정확히 1001배가 된다. 하지만 전압차가 무려 1001배가 차이가 나게 되므로 LF411로 실험을 하게 되면 한계를 벗어나게 되므로 saturation이 이미 일어나게 된다. 가운데 회로는 불완전한 회로로 saturation을 없앨 수는 있지만 input에서의 저항이 매우 작은데 반해 가 작다고 할 수 없으므로 해결책이 될 수는 없다. 오른쪽의 회로가 bias current를 최소화 하

게 하는 회로로, input에서의 저항은 크게 유지하면서 inverting input에 10 저항을 하나 더 설치하여 saturation도 없애고 offset도 없애주는 효과를 주게 된다.

위에서 왼쪽의 회로도 마찬가지로 bias current를 없애주자는 취지로 만든 회로이지만 Inverting input에서 전류가 양 단으로 나뉘어저 흘러가는데 반해 Non-inverting input은 전류가 ground로만 흘러가게 되므로 정확한 결론을 도출할 수 없게 된다. 이를 해결한 그래프가 오른쪽의 회로로, Non-inverting input에 의 값을 가지는 저항을 설치하게 되면 전압과 전류를 적절히 맞춰주는 효과를 내게 된다.

C. Offset CurrentOffset Current란 Bias Current와는 달리, 새어나가는 두 전류의 차이를 의미한다. B에서 제시한 표를 다시 보게 되면 두 전류의 차이가 25~100로 매우 작다는 것을 알 수 있다. 하지만 BJT를 사용하게 되면 전류를 흘려보내는 특성 때문에 새어나오는 전류가 크게 된다. 이 문제에 대해서는 회로를 통한 확실한 대책이 없는 것이 현실이다.

위의 회로에서 ( )과 ()를 측정하자. 여기서 이 두 값은 서로 혼합되었음을 염두에 두어야 한다. 우선 출력전압의 오류를 잰 다음 입력전압 오류 및 를 추정한다. 그 다음 를 조정하여 최소로 두어 효과를 무시할 수 있을 정도의 값을 만든다.가 input error를 만들기 위해서는, 출력전압 오류를 잰 다음 를 추정하고 에 의해 생기는 오류를 최소화하기 위하여 회로를 바꾼다.

D. AC Amplifier왼쪽의 회로처럼 설계할 경우 와 , 에 의한 출력전압의 오류를 최소화할 수 있다.

이 회로에서의 gain은

이 되는

데, =가 되면 두 저항의 합이 이 되어 gain은

3dB까지 내려간다. 를 이용하여 계산할 수도 있

다.

E. Slew Rate & Roll-off of Gain

OP Amp에는 만능이 아니라는 것을 위에서 계속 설명을 하였다. 진동수도 마찬가지이다. 비교적 낮은 진동수에서는 Gain이 높게 유지되는 반면, LF411의 회로를 보게 되면 중앙에 10의 축전기가 있음을 알 수 있는데, 이 축전기가 LPF를 만들어 진동수가 높아질수록 Gain을 떨어뜨리는 역할을 하게 된다. 이를 나타낸 것이 왼쪽의 그래프이다. Gain의 후퇴속도를 보게 되면 –6dB/octave가 되는데, 이것이 Maximum Speed가 된다.

F. Output Current Limit

OP Amp를 이용한 Follower를 보면, 이론에 의하면 회로의 이 0이어야 한다. 따라서 왼쪽의 회로처럼 설치할 경우 OP Amp에 관계없이 전류가 흘러야 한다. 하지만 저번 실험을 하였다시피 이 0인 경우는 있을 수 없다. OP Amp 안에서도 자신을 보호하기 위하여 ±0.1V를 넘어서지 못하도록 설계가 되어 있기 때문이다. 이 때 흐르게 되는 전류는 최대 25가 된다. 오른쪽의 그래프가 4Ω 저항 대신 연결한 저항값에 따른 Voltage swing을 나타낸 것으로, 1까지의 저항에서는 이 25로 제한이 된다.

실험 1 : OP Amp Limitations실험 개요 및 목적 : OP Amp가 가지고 있는 한계 파악실험방법(a) Slew Rate

①우선 회로를 위의 그림과 같이 설계한다.②1의 square wave를 먼저 유도한다. 출력전압을 볼 때, saturation이 일어나기 직전의 곳이 아닌 평평한 파형의 중앙을 보도록 한다. Full Slew Rate는 input에서 보았을 때의 signal의 차이가 있어야만 난다는 것, slewing이 up & down하는 비율이 다르다는 것을 명심한다.③sine wave를 유도하고 진동수를 변화시키며 출력파형이 떨어지는 지점을 찾도록 한다.④이번에는 OP Amp를 LF741로 바꾸어 같은 방법으로 실험한다.(b) Offset Voltage

①×1000 Non-inverting amplifier를 위의 회로처럼 설계한다. OP Amp는 741로 사용한다.②Input offset을 측정이 가능한 범위까지만 진폭시켜 을 측정한다.③741에서의 가 80임을 이용하여, 를 무시할 수 있게 회로를 구성한다.

④이번에는 741의 1번과 5번에 10의 저항을 연결하여 을 없앤 상태에서 출력파형을 보도록 한다.

(c) Bias Current(b)의 회로에서 100Ω 저항이 연결된 곳을 제거하고 대신 10을 설치하여 가 생기는지 확인하고 값이 0.08~0.5 내에서 측정되는지 확인한다.(d) Offset Current①OP Amp 양단의 input에 10의 저항을 설치하여 에 의한 효과가 사라지도록 한다.②출력파형에서 검출되는 약간의 DC level을 통하여 가 0.02~0.2 내에서 측정되는지 확인한다.

실험예측 : 이상적인 OP Amp가 아닌 이상, slew rate와 , , 는 측정이 될 것이다.

실험 2 : Integrator실험 개요 및 목적 : 여러 가지 상황에서의 Integrator의 작동 확인실험방법

①Integrator 회로를 위의 회로처럼 설계를 하고 입력파형은 1 square wave로 유도한다.②출력전압이 15V 범위 내에서 saturation이 일어나면 function generator의 offset control을 조정할 필요가 있다. 그 후 2V(pp), 500 square input에서 출력파형의 peak-to-peak triangle wave의 진폭을 예측하고 측정한다.③측정을 다 한 후 위의 10 저항을 없앤 다음 같은 방법으로 실험한다.

실험예측 : 10이 설치된 상태에서는 출력파형이 잘 나오겠지만 10을 제거하고 DC를 걸어주게 되면 출력파형은 saturation이 일어날 것이다.

실험 3 : Differentiator실험 개요 및 목적 : OP Amp를 설치한 Differentiator에서의 출력파형 확인실험방법

①Differentiator 회로를 위의 그림처럼 설계한다. 출력파형은 1 Triangle wave로 한다.②이 상태에서 출력파형을 확인하여 정확한 파형이 나오는지 검사한다.

실험결과 : 매우 특정한 amp에서는 정확하게 나오겠지만, 이 실험에서는 약간 sine적 형태를 띤 파형이 검출될 것이다.

실험 4 : AC Amplifier : microphone amplifier실험 개요 및 목적 : AC Amplifier의 특성 및 직류, 교류 상태에서의 Gain 측정실험방법

①우선 AC Amplifier 회로를 왼쪽의 회로처럼 설계한다.②load 저항을 변화시키면서 교류일 때와 직류일 때의 Gain값을 각각 측정한다.③만일 amp의 출력을 내는데 어려움이 있다면 왼쪽의 회로처럼 설계하여 관찰한다.

실험예측 : Gain값은 교류에서는

가 되며, 직류는 1을 가리킬 것이다.

실험 5 : Active Rectifier실험 개요 및 목적 : 간단한 형태의 Rectifier에서의 출력전압 확인실험방법

①Rectifier 회로를 위의 회로처럼 설계한다. output을 amp상에서의 output으로 착각하지 않도록 한다.②100 정도의 느린 sine wave를 유도하여 출력전압을 확인한다.③진동수를 높여가면서 출력파형의 변화를 확인한다.

실험예측 : 진동수가 낮을 때에는 음의 전압에서 급격한 saturation이 일어날 것이다.

실험 6 : Improved Active Rectifier실험 개요 및 목적 : Active Rectifier를 개량한 회로에서의 출력전압 확인실험방법

위의 회로처럼 설계하고 나머지는 실험 5와 동일하게 한다.

실험예측 : 실험 5와는 달리, 양방향에 걸린 diode로 인하여 saturation이 안일어날 것이다.

실험 7 : Active Clamp실험 개요 및 목적 : Active Rectifier에서, 전압의 조정에 따른 출력전압 확인실험방법

①Active Clamp 회로를 위의 회로처럼 설계한다.②파형을 1 sine wave로 유도하여 출력전압을 확인한다.③입력전압의 진동수를 높여가면서 출력파형을 확인하고, diode의 극을 바꾸어서도 똑같이 실험한다.

실험예측 : input에서 걸릴 전압의 크기는 항상 양수를 가리킬 것이므로 clamp가 일어나지는 않겠지만 극을 바꾸게 되면 출력전압이 관측되지 못할 것이다.

출처The Art of Electronics, Paul Horowitz, Winfield Hill, Cambridge University Press.Lecture 1-9.ppt made by Professor Ryo In-hwanhttp://pdf1.alldatasheet.com/datasheet-pdf/view/8577/NSC/LF411.html