Ber Tester.ppt Medicion de Datos

Download Ber Tester.ppt Medicion de Datos

Post on 10-Apr-2015

262 views

Category:

Documents

1 download

Embed Size (px)

TRANSCRIPT

<p>Capacitacin &amp; LaboratorioBER Tester</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>1</p> <p>Agenda del curso1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11.Aug-10</p> <p>Mediciones empleando dos BER Testers Mediciones empleando un BER Tester Patrones Velocidades Interfases Simulacin de DTE y DCE RS232 V.35 G.703 Timing Indicadores de calidad Presentacin de los resultadosBER Tester - Rel. 2 2</p> <p>BER Tester inyectando datos</p> <p>BER TESTER</p> <p>ENLACE</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>3</p> <p>Verificacin de un enlace con dos BER Testers</p> <p>BER TESTER</p> <p>ENLACE</p> <p>BER TESTER</p> <p>Ventaja: se conoce en qu sentido ocurren los errores Desventaja: Dos BER Testers, dos personasAug-10 BER Tester - Rel. 2 4</p> <p>Verificacin de un enlace con un BER Tester</p> <p>BER TESTER</p> <p>ENLACE</p> <p>LOOP</p> <p>Desventaja: no se conoce en qu sentido ocurren los errores Ventaja: Un BER Tester, una personaAug-10 BER Tester - Rel. 2 5</p> <p>Patrones de datos: UsoPatrn 63 (26 -1) 511 (29 - 1) 2047 (211 - 1) 215 - 1 Uso Recomendado para pruebas sobre canales sincrnicos y sobre canales asincrnicos. Es el patrn seudoaleatorio menos exigente. Recomendado para pruebas a velocidades menores de 9.6 Kbps. Adecuado para pruebas a velocidades entre 9.6 Kbps y 56 Kbps. Compatible con la recomendacin O.151 para velocidades de 64 Kbps, 1544 Kbps, 2048 Kbps, 3152 Kbps y 6312 Kbps. Es el standard para el testeo de G.703. Tiene una mayor exigencia que el patrn 215 - 1. No puede usarse en modo asincrnico. Es el patrn seudoaleatorio con mayor exigencia. No puede usarse en modo asincrnico. Es el patrn asincrnico standard para las comunicaciones de teletipo.BER Tester - Rel. 2 6</p> <p>220 - 1 223 - 1 FOXAug-10</p> <p>Patrones de datos: Uso</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>7</p> <p>Patrones de datos: Uso</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>8</p> <p>Data RatesFireberd 6000 50 bps 75 bps 150 bps 600 bps 38.4 Kbps 48 Kbps 2048 Kbps 15 Mbps HP37732A RAD LBT RAD HBT HCT-6000</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>9</p> <p>InterfasesFireberd 6000 HP37732A RAD LBT RAD HBT HCT-6000</p> <p>RS232 DTE RS232 DCE V35 DTE V35 DCE G.703 RS449 T1</p> <p>I I P P P P P</p> <p>I I I I I I N/A</p> <p>I N/A N/A N/A N/A N/A N/A</p> <p>P N/A P N/A P N/A P</p> <p>I I I I P I N/A</p> <p>I = Incorporado; P = Plug-in; N/A = No disponibleAug-10 BER Tester - Rel. 2 10</p> <p>Seleccin de cada interfaseFireberd 6000 RS232 DTE RS232 DCE V35 DTE V35 DCEConectar a TO DCE y Seleccionar EMULATE DTE Conectar a TO DTE y Seleccionar EMULATE DCE Conectarse a la interfase V.35 (Plug in) Conectar a la interfase un cable conversor, el que la transforma en DCE</p> <p>HP37732ASeleccionar por software Interface DTE Seleccionar por software Interface DCE Seleccionar por software Interface DTE Seleccionar por software Interface DCE</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>11</p> <p>Seleccin de cada interfaseHBT RS232 DTE RS232 DCE V35 DTE V35 DCEUsar mdulo RS232 N/A Usar mdulo V.35 N/A</p> <p>HCT-6000Seleccionar por software Mode DTE y el Switch en RS232 Seleccionar por software Mode DCE y el Switch en RS232 Seleccionar por software Mode DTE y el Switch en V.35 Seleccionar por software Mode DCE y el Switch en V.35</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>12</p> <p>Seales importantes en RS232Pin N 2 3 15 24 17 Descripcin Transmitted Data Received Data Transmit Clock External Transmit Clock Receive Clock Sentido DTEpDCE DTEnDCE DTEnDCE DTEpDCE DTEnDCE</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>13</p> <p>BER Tester simulando un DTE (1)BER TESTER GENERANDO LIBREMENTE EL CLOCK DE TRANSMISION - FIREBERD 6000: GEN CLK = SYNTH - HP37732A: TX CLOCK SOURCE = INTERNAL - RAD LBT / HBT: CLOCK INTERNAL2 (Tx Data)</p> <p>24 (Ext Tx Clk)</p> <p>BER TESTER3 (Rx Data)</p> <p>DCE</p> <p>17 (Rx Clk)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>14</p> <p>BER Tester simulando un DTE (2)BER TESTER GENERANDO EL CLOCK DE TRANSMISION A PARTIR DE UN CLOCK RECIBIDO DESDE EL DCE - FIREBERD 6000: GEN CLK = INTERFACE - HP37732A: TX CLOCK SOURCE = INTERFACE - RAD LBT / HBT: CLOCK EXTERNAL2 (Tx Data) 24 (Ext Tx Clk) BER TESTER DCE</p> <p>15 (Tx Clk)</p> <p>3 (Rx Data) 17 (Rx Clk)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>15</p> <p>BER Tester simulando un DCE (1)BER TESTER GENERANDO LIBREMENTE EL CLOCK DE RECEPCION - FIREBERD 6000: GEN CLK = SYNTH - HP37732A: * TX CLOCK SOURCE = INTERNALFB: si Aux Fun 7 = TT HP: si Rx Clk Source=Intfce 2 (Tx Data) FB: si Aux Fun 7 = ST HP: si Rx Clk Source = Internal</p> <p>24 (Ext Tx Clk) 15 (Tx Clk) BER TESTER 3 (Rx Data) 17 (Rx Clk) DTE</p> <p>En FB 6000: Si Aux Fun 7=AUTO, el FB busca el TT (24); si no lo encuentra toma el ST (15)Aug-10 BER Tester - Rel. 2 16</p> <p>BER Tester simulando un DCE (2)BER TESTER GENERANDO EL CLOCK DE RECEPCION A PARTIR DEL RECIBIDO DESDE EL DTE - FIREBERD 6000: GEN CLK = INTFC - HP37732A: * TX CLOCK SOURCE = INTERFACE * RX CLOCK SOURCE = INTERFACE2 (Tx Data)</p> <p>24 (Ext Tx Clk)</p> <p>17 (Rx Clk) BER TESTER 15 (Tx Clk) (no usado) (HP) 3 (Rx Data) DTE</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>17</p> <p>Seales en RS232 y Seales en V.35RS-232 Pin 2 (Transmit Data) Pin 3 (Receive Data) Pin 15 (Transmit Clock) Pin 17 (Receive Clock) Pin 24 (External Transmit Clock) V.35 Par P-S (Send Data) Par R-T (Receive Data) Par Y-AA (Serial Clock Transmit) Par V-X (Serial Clock Receive) Par U-W (Serial Clock Transmit External)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>18</p> <p>BER Tester con interfase G.703 (1)BER TESTER GENERANDO LIBREMENTE EL CLOCK DE TRANSMISION, A PARTIR DE UN OSCILADOR INTERNO - FIREBERD 6000: GEN CLK = SYNTH - HP37732A: TX CLOCK SOURCE = INTERNAL - RAD LBT / HBT: CLOCK INTERNAL</p> <p>BER TESTER</p> <p>Tx Data</p> <p>Rx Data</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>19</p> <p>BER Tester con interfase G.703 (2)BER TESTER GENERANDO LIBREMENTE EL CLOCK DE TRANSMISION, A PARTIR DE UN OSCILADOR DE LA INTERFASE (PLUG IN) - FIREBERD 6000: GEN CLK = INTF &amp; XTAL/RECOV=XTAL</p> <p>BER TESTER</p> <p>Tx Data</p> <p>Rx Data</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>20</p> <p>BER Tester con interfase G.703 (3)BER TESTER GENERANDO EL CLOCK DE TRANSMISION A PARTIR DE UN CLOCK RECIBIDO DESDE EL EQUIPO CONECTADO A EL - FIREBERD 6000: GEN CLK = INTERFACE &amp; XTAL/RECOV SW=RECOV - HP37732A: TX CLOCK SOURCE = LOOP TIMED - RAD LBT / HBT: CLOCK EXTERNALBER TESTER Tx Data</p> <p>Rx Data</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>21</p> <p>BER Tester con interfase G.703 (4)FIGURA 18 BER TESTER GENERANDO EL CLOCK DE TRANSMISION A PARTIR DE UN CLOCK RECIBIDO A TRAVES DE UN CONECTOR ESPECIAL - FIREBERD 6000: GEN CLK = BNC - HP37732A: TX CLOCK SOURCE = EXTERNALBER TESTER Tx Data</p> <p>Rx Data</p> <p>FB: BNC Input HP: Clock InAug-10 BER Tester - Rel. 2 22</p> <p>HP 37732A: Timing (DTE) (1)Tx Output Clock Sense: determina con qu flanco (ascendente descendente) del clock puesto por el BER Tester (pin 24) cambia el dato. Este seteo no se ve afectado por la seleccin de Tx Clock 2 (Td)</p> <p>24 (Ext Tx Clk)</p> <p>2 (Td) 24 (Ext Tx Clk)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>23</p> <p>HP 37732A: Timing (DTE) (2)Tx Clock Source: determina con qu flanco (ascendente descendente) del clock recibido por el BER Tester (pin 15) cambia el dato</p> <p>2 (Td)</p> <p>15 (Tx Clk)</p> <p>2 (Td) 15 (Tx Clk)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>24</p> <p>HP 37732A: Timing (DTE) (3)Rx Clock Source: determina con qu flanco (ascendente descendente) del clock de recepcin (pin 17) se lee el dato.</p> <p>3 (Rd)</p> <p>17 (Rx Clk)</p> <p>3 (Rd) 17 (Rx Clk)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>25</p> <p>Fireberd 6000: Timing (DTE) (1)Auxiliary Function 1: Normal / Inverted: determina con qu flanco (ascendente descendente) del clock puesto por el BER Tester cambia el dato.</p> <p>2 (Td) Normal 24 (Ext Tx Clk)</p> <p>2 (Td) Inverted 24 (Ext Tx Clk)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>26</p> <p>Fireberd 6000: Timing (DTE) (2)Rx Clock Polarity: determina con qu flanco (ascendente descendente) del clock de recepcin (pin 17) se lee el dato. 3 (Rd) Normal 17 (Rx Clk)</p> <p>3 (Rd) Inverted 17 (Rx Clk)</p> <p>Auto: elige el flanco correcto automticamenteAug-10 BER Tester - Rel. 2 27</p> <p>HP 37732A: Timing (DCE) (1)Tx Output Clock Sense: determina con qu flanco (ascendente descendente) del clock puesto por el BER Tester (pin 17) cambia el dato. Este seteo no se ve afectado por la seleccin de Tx Clock Source 3 (Rd)</p> <p>17 (Rx Clk)</p> <p>3 (Rd) 17 (Rx Clk)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>28</p> <p>HP 37732A: Timing (DCE) (2)Tx Clock Source: determina con qu flanco (ascendente descendente) del clock recibido por el BER Tester (pin 24) cambia el dato</p> <p>3 (Rd)</p> <p>24 (Ext Tx Clk)</p> <p>3 (Rd) 24 (Ext Tx Clk)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>29</p> <p>HP 37732A: Timing (DCE) (3)Rx Clock Source: determina con qu flanco (ascendente descendente) del clock de recepcin (pin 24 15) se lee el dato.</p> <p>2 (Td) 24 (Ext Tx Clok) 15 (Tx Clk)</p> <p>2 (Td) 24 (Ext Tx Clok) 15 (Tx Clk)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>30</p> <p>Fireberd 6000: Timing (DCE) (1)Auxiliary Function 1: Normal / Inverted: determina con qu flanco (ascendente descendente) del clock puesto por el BER Tester (pin 17) cambia el dato.</p> <p>3 (Rd) Normal 17 (Rx Clk)</p> <p>3 (Rd) Inverted 17 (Rx Clk)</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>31</p> <p>Fireberd 6000: Timing (DCE) (2)Rx Clock Polarity: determina con qu flanco (ascendente descendente) del clock de recepcin (pin 24 15) se lee el dato. 2 (Td) Inverted 24 (Ext Tx Clk) 15 (Tx Clk)</p> <p>2 (Td) Normal 24 (Ext Tx Clk) 15 (Tx Clk)</p> <p>Auto: elige el flanco correcto automticamenteAug-10 BER Tester - Rel. 2 32</p> <p>HCT-6000DC 9V Test Port Remote Control Port Printer Port</p> <p>Interface sw. Backlight sw. Power switch LEDs</p> <p>Contrast Display</p> <p>Keyboard</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>33</p> <p>HCT-6000: LEDs</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>34</p> <p>HCT-6000: Setup</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>35</p> <p>HCT-6000: Configuracin - Patrones Modo 128 KB BERT:Mark, Space, ALT, FOX, 63, 511, 2047.</p> <p>Modo 2M BERT:63/127/511/2047, MARK (all 1's), SPACE (all 0's), ALT(0101), 2e15-1, 2e20-1, 2e231, and QRSS. In SYNC mode only.</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>36</p> <p>HCT-6000: Config - VelocidadesSpeeds available under 2M BERT:48k N64 values of 64k:128k, 192k, 256k, 320k, 384k, 448k, 512k, 576k, 640k, 704k, 768k, 832k, 896k, 960k, 1024k, 1088k, 1152k, 1216k, 1280k, 1344k, 1408k, 1472k, 1536k, 1544k, 1600k, 1664k, 1728k, 1792k, 1856k, 1920k, 1984k, 2048k</p> <p>N56 values of 56k:112k, 168k, 224k, 280k, 336k, 392k, 448k, 504k, 560k, 616k, 672k, 728k, 784k, 840k, 896k, 952k, 1008k, 1064k, 1120k, 1176k, 1232k, 1288k, 1344k, 1400k, 1456k, 1512k, 1568k, 1624k, 1680k, 1736k, and 1792kbps.Aug-10 BER Tester - Rel. 2 37</p> <p>HCT-6000: Config - Clocks</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>38</p> <p>HCT-6000: Setup</p> <p>Tx Error</p> <p>La tasa de insercin de errores puede ser seteada en:Single (cada vez que se presiona una tecla) 10e-1 10e-2 10e-3 10e-4 10e-5 10e-6 10e-7Aug-10 BER Tester - Rel. 2 39</p> <p>HCT-6000: Resultados</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>40</p> <p>Indicadores de la calidad del enlace (1)FIREBERD 6000 CATEGORIA ERROR Bit Errors Average BER BER Blocks Block Errors Average Block Error Ratio (BLER) Pattern Slips Block Count Block Errors Block error Ratio Clock Slips Bit Errors BER Nmero de bits errneos contados desde el inicio de la prueba Bit Errors / Bits examinados desde el inicio de la prueba Bit Errors en el ltimo intervalo de prueba / Bits examinados en el ltimo intervalo de prueba Nmero de bloques recibidos desde el inicio de la prueba. El tamao del bloque es seteable. Nmero de bloques recibidos desde el inicio de la prueba que contiene uno ms bits errneos. Block Errors / Nmero de bloques examinados desde el inicio de la prueba. Nmero de ocasiones desde el inicio de la prueba en las que se encontr que bits de datos se han agregado o borrado con respecto al patrn a recibir. HP 37732A SIGNIFICADO</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>41</p> <p>Indicadores de la calidad del enlace (2)FIREBERD 6000 CATEGORIA PERFORMANCE Available seconds, % Available Seconds Availability (%) Segn la recomendacin G.821 de la C.C.I.T.T., un sistema se transforma en disponible luego que la tasa de error medida en intervalos de 1 segundo es menor igual que 10-3por 10 ms segundos consecutivos. Esos 10 segundos son considerados tiempo disponible . En %, se mide con relacin al N de segundos desde la sincronizacin. Segn la recomendacin G.821 de la C.C.I.T.T., un sistema se transforma en indisponible luego que la tasa de error medida en intervalos de 1 segundo es mayor igual que 10-3 por 10 ms segundos consecutivos. Esos 10 segundos son considerados tiempo indisponible . Nmero de segundos disponibles durante el cual el BER es mayor que 10-3 Nmero de segundos disponibles en los cuales se ha encontrado uno ms bits errneos HP 37732A SIGNIFICADO</p> <p>Unavailable seconds</p> <p>Unavailable seconds</p> <p>Severely Errored Second G.821 Errored seconds (GERR SEC) Degraded minutes</p> <p>Severely Errored Second Error Seconds</p> <p>Degraded minutes</p> <p>Nmero de bloques de 60 segundos disponibles, no severamente errados, en los cuales la tasa de error fue peor que 10-6. Resultan de restar de la cantidad total de segundos los segundos de indisponibilidad y los segundos severamente errados, y agrupar los segundos que quedan en bloques de 60. El BER promedio se calcula para el bloque de 60 segundos, y si es peor que 10-6, el bloque se cuenta como un minuto degradado.</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>42</p> <p>Indicadores de la calidad del enlace (3)FIREBERD 6000 CATEGORIA ALARM Pattern Synchronization Loss Count (PATT LOSS) Receiver Data Loss Count (DAT LOSS) Receiver Clock Loss Count (CLK LOSS) Clock - Data Phase Change (C-D CHA) Power Loss (PWR LOSS) Signal Loss (SIG LOSS) Data Loss Pattern Sync Loss Nmero de veces que se detect un Pattern Sync Loss. Ver slide ms adelante ( SYNC LOSS ) Nmero de veces que una prdida de sincronismo se debe a la prdida de datos. Nmero de veces que una prdida de sincronismo se debe a la prdida de clock. (En el HP, Data Loss significa que no se recibieron clocks en modo sincrnico, y que no se recibieron caracteres en modo asincrnico) Nmero de veces que la relacin de fase entre datos y clock cambi desde el inicio de la prueba Nmero de prdidas de energa desde el ltimo reinicio manual de la prueba ltimo cambio importante de un switch. Nmero de veces que se perdi la seal recibida HP 37732A SIGNIFICADO</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>43</p> <p>Indicadores de la calidad del enlace (4)FIREBERD 6000 CATEGORIA TIME Pattern Sync Loss Seconds (PATL SEC) Elapsed Seconds (ELAP SEC) Error Analysis Seconds (EA SEC) Time of day (TIME) Calendar Date (DATE) Time Date Pattern Loss Elapsed Time Nmero de segundos durante el cual el receptor no estuvo en constante sincronizacin al patrn Nmero de segundos transcurridos desde el ltimo cambio de switch importante reinicio de la prueba Tiempo durante el cual se realiz el anlisis de error. Este tiempo depende de la sincronizacin del receptor al patrn y del seteo de la funcin auxiliar N 3 (Receiver Action Upon Sync Loss) Hora del da, en horas, minutos y segundos Fecha (da, mes y ao) HP 37732A SIGNIFICADO</p> <p>Aug-10</p> <p>BER Tester - Rel. 2</p> <p>44</p> <p>Indicadores de la calidad del enlace (5)FIREBERD 6000 CATEGORIA SIGNAL Delay (DELAY) Receiver Frequency (RCV FREQ) Generator Frequency (GEN FREQ) Delay Receive frequency Transmit Frequency...</p>