ber tester.ppt medicion de datos

Download Ber Tester.ppt Medicion de Datos

Post on 10-Apr-2015

262 views

Category:

Documents

1 download

Embed Size (px)

TRANSCRIPT

Capacitacin & LaboratorioBER Tester

Aug-10

BER Tester - Rel. 2

1

Agenda del curso1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11.Aug-10

Mediciones empleando dos BER Testers Mediciones empleando un BER Tester Patrones Velocidades Interfases Simulacin de DTE y DCE RS232 V.35 G.703 Timing Indicadores de calidad Presentacin de los resultadosBER Tester - Rel. 2 2

BER Tester inyectando datos

BER TESTER

ENLACE

Aug-10

BER Tester - Rel. 2

3

Verificacin de un enlace con dos BER Testers

BER TESTER

ENLACE

BER TESTER

Ventaja: se conoce en qu sentido ocurren los errores Desventaja: Dos BER Testers, dos personasAug-10 BER Tester - Rel. 2 4

Verificacin de un enlace con un BER Tester

BER TESTER

ENLACE

LOOP

Desventaja: no se conoce en qu sentido ocurren los errores Ventaja: Un BER Tester, una personaAug-10 BER Tester - Rel. 2 5

Patrones de datos: UsoPatrn 63 (26 -1) 511 (29 - 1) 2047 (211 - 1) 215 - 1 Uso Recomendado para pruebas sobre canales sincrnicos y sobre canales asincrnicos. Es el patrn seudoaleatorio menos exigente. Recomendado para pruebas a velocidades menores de 9.6 Kbps. Adecuado para pruebas a velocidades entre 9.6 Kbps y 56 Kbps. Compatible con la recomendacin O.151 para velocidades de 64 Kbps, 1544 Kbps, 2048 Kbps, 3152 Kbps y 6312 Kbps. Es el standard para el testeo de G.703. Tiene una mayor exigencia que el patrn 215 - 1. No puede usarse en modo asincrnico. Es el patrn seudoaleatorio con mayor exigencia. No puede usarse en modo asincrnico. Es el patrn asincrnico standard para las comunicaciones de teletipo.BER Tester - Rel. 2 6

220 - 1 223 - 1 FOXAug-10

Patrones de datos: Uso

Aug-10

BER Tester - Rel. 2

7

Patrones de datos: Uso

Aug-10

BER Tester - Rel. 2

8

Data RatesFireberd 6000 50 bps 75 bps 150 bps 600 bps 38.4 Kbps 48 Kbps 2048 Kbps 15 Mbps HP37732A RAD LBT RAD HBT HCT-6000

Aug-10

BER Tester - Rel. 2

9

InterfasesFireberd 6000 HP37732A RAD LBT RAD HBT HCT-6000

RS232 DTE RS232 DCE V35 DTE V35 DCE G.703 RS449 T1

I I P P P P P

I I I I I I N/A

I N/A N/A N/A N/A N/A N/A

P N/A P N/A P N/A P

I I I I P I N/A

I = Incorporado; P = Plug-in; N/A = No disponibleAug-10 BER Tester - Rel. 2 10

Seleccin de cada interfaseFireberd 6000 RS232 DTE RS232 DCE V35 DTE V35 DCEConectar a TO DCE y Seleccionar EMULATE DTE Conectar a TO DTE y Seleccionar EMULATE DCE Conectarse a la interfase V.35 (Plug in) Conectar a la interfase un cable conversor, el que la transforma en DCE

HP37732ASeleccionar por software Interface DTE Seleccionar por software Interface DCE Seleccionar por software Interface DTE Seleccionar por software Interface DCE

Aug-10

BER Tester - Rel. 2

11

Seleccin de cada interfaseHBT RS232 DTE RS232 DCE V35 DTE V35 DCEUsar mdulo RS232 N/A Usar mdulo V.35 N/A

HCT-6000Seleccionar por software Mode DTE y el Switch en RS232 Seleccionar por software Mode DCE y el Switch en RS232 Seleccionar por software Mode DTE y el Switch en V.35 Seleccionar por software Mode DCE y el Switch en V.35

Aug-10

BER Tester - Rel. 2

12

Seales importantes en RS232Pin N 2 3 15 24 17 Descripcin Transmitted Data Received Data Transmit Clock External Transmit Clock Receive Clock Sentido DTEpDCE DTEnDCE DTEnDCE DTEpDCE DTEnDCE

Aug-10

BER Tester - Rel. 2

13

BER Tester simulando un DTE (1)BER TESTER GENERANDO LIBREMENTE EL CLOCK DE TRANSMISION - FIREBERD 6000: GEN CLK = SYNTH - HP37732A: TX CLOCK SOURCE = INTERNAL - RAD LBT / HBT: CLOCK INTERNAL2 (Tx Data)

24 (Ext Tx Clk)

BER TESTER3 (Rx Data)

DCE

17 (Rx Clk)

Aug-10

BER Tester - Rel. 2

14

BER Tester simulando un DTE (2)BER TESTER GENERANDO EL CLOCK DE TRANSMISION A PARTIR DE UN CLOCK RECIBIDO DESDE EL DCE - FIREBERD 6000: GEN CLK = INTERFACE - HP37732A: TX CLOCK SOURCE = INTERFACE - RAD LBT / HBT: CLOCK EXTERNAL2 (Tx Data) 24 (Ext Tx Clk) BER TESTER DCE

15 (Tx Clk)

3 (Rx Data) 17 (Rx Clk)

Aug-10

BER Tester - Rel. 2

15

BER Tester simulando un DCE (1)BER TESTER GENERANDO LIBREMENTE EL CLOCK DE RECEPCION - FIREBERD 6000: GEN CLK = SYNTH - HP37732A: * TX CLOCK SOURCE = INTERNALFB: si Aux Fun 7 = TT HP: si Rx Clk Source=Intfce 2 (Tx Data) FB: si Aux Fun 7 = ST HP: si Rx Clk Source = Internal

24 (Ext Tx Clk) 15 (Tx Clk) BER TESTER 3 (Rx Data) 17 (Rx Clk) DTE

En FB 6000: Si Aux Fun 7=AUTO, el FB busca el TT (24); si no lo encuentra toma el ST (15)Aug-10 BER Tester - Rel. 2 16

BER Tester simulando un DCE (2)BER TESTER GENERANDO EL CLOCK DE RECEPCION A PARTIR DEL RECIBIDO DESDE EL DTE - FIREBERD 6000: GEN CLK = INTFC - HP37732A: * TX CLOCK SOURCE = INTERFACE * RX CLOCK SOURCE = INTERFACE2 (Tx Data)

24 (Ext Tx Clk)

17 (Rx Clk) BER TESTER 15 (Tx Clk) (no usado) (HP) 3 (Rx Data) DTE

Aug-10

BER Tester - Rel. 2

17

Seales en RS232 y Seales en V.35RS-232 Pin 2 (Transmit Data) Pin 3 (Receive Data) Pin 15 (Transmit Clock) Pin 17 (Receive Clock) Pin 24 (External Transmit Clock) V.35 Par P-S (Send Data) Par R-T (Receive Data) Par Y-AA (Serial Clock Transmit) Par V-X (Serial Clock Receive) Par U-W (Serial Clock Transmit External)

Aug-10

BER Tester - Rel. 2

18

BER Tester con interfase G.703 (1)BER TESTER GENERANDO LIBREMENTE EL CLOCK DE TRANSMISION, A PARTIR DE UN OSCILADOR INTERNO - FIREBERD 6000: GEN CLK = SYNTH - HP37732A: TX CLOCK SOURCE = INTERNAL - RAD LBT / HBT: CLOCK INTERNAL

BER TESTER

Tx Data

Rx Data

Aug-10

BER Tester - Rel. 2

19

BER Tester con interfase G.703 (2)BER TESTER GENERANDO LIBREMENTE EL CLOCK DE TRANSMISION, A PARTIR DE UN OSCILADOR DE LA INTERFASE (PLUG IN) - FIREBERD 6000: GEN CLK = INTF & XTAL/RECOV=XTAL

BER TESTER

Tx Data

Rx Data

Aug-10

BER Tester - Rel. 2

20

BER Tester con interfase G.703 (3)BER TESTER GENERANDO EL CLOCK DE TRANSMISION A PARTIR DE UN CLOCK RECIBIDO DESDE EL EQUIPO CONECTADO A EL - FIREBERD 6000: GEN CLK = INTERFACE & XTAL/RECOV SW=RECOV - HP37732A: TX CLOCK SOURCE = LOOP TIMED - RAD LBT / HBT: CLOCK EXTERNALBER TESTER Tx Data

Rx Data

Aug-10

BER Tester - Rel. 2

21

BER Tester con interfase G.703 (4)FIGURA 18 BER TESTER GENERANDO EL CLOCK DE TRANSMISION A PARTIR DE UN CLOCK RECIBIDO A TRAVES DE UN CONECTOR ESPECIAL - FIREBERD 6000: GEN CLK = BNC - HP37732A: TX CLOCK SOURCE = EXTERNALBER TESTER Tx Data

Rx Data

FB: BNC Input HP: Clock InAug-10 BER Tester - Rel. 2 22

HP 37732A: Timing (DTE) (1)Tx Output Clock Sense: determina con qu flanco (ascendente descendente) del clock puesto por el BER Tester (pin 24) cambia el dato. Este seteo no se ve afectado por la seleccin de Tx Clock 2 (Td)

24 (Ext Tx Clk)

2 (Td) 24 (Ext Tx Clk)

Aug-10

BER Tester - Rel. 2

23

HP 37732A: Timing (DTE) (2)Tx Clock Source: determina con qu flanco (ascendente descendente) del clock recibido por el BER Tester (pin 15) cambia el dato

2 (Td)

15 (Tx Clk)

2 (Td) 15 (Tx Clk)

Aug-10

BER Tester - Rel. 2

24

HP 37732A: Timing (DTE) (3)Rx Clock Source: determina con qu flanco (ascendente descendente) del clock de recepcin (pin 17) se lee el dato.

3 (Rd)

17 (Rx Clk)

3 (Rd) 17 (Rx Clk)

Aug-10

BER Tester - Rel. 2

25

Fireberd 6000: Timing (DTE) (1)Auxiliary Function 1: Normal / Inverted: determina con qu flanco (ascendente descendente) del clock puesto por el BER Tester cambia el dato.

2 (Td) Normal 24 (Ext Tx Clk)

2 (Td) Inverted 24 (Ext Tx Clk)

Aug-10

BER Tester - Rel. 2

26

Fireberd 6000: Timing (DTE) (2)Rx Clock Polarity: determina con qu flanco (ascendente descendente) del clock de recepcin (pin 17) se lee el dato. 3 (Rd) Normal 17 (Rx Clk)

3 (Rd) Inverted 17 (Rx Clk)

Auto: elige el flanco correcto automticamenteAug-10 BER Tester - Rel. 2 27

HP 37732A: Timing (DCE) (1)Tx Output Clock Sense: determina con qu flanco (ascendente descendente) del clock puesto por el BER Tester (pin 17) cambia el dato. Este seteo no se ve afectado por la seleccin de Tx Clock Source 3 (Rd)

17 (Rx Clk)

3 (Rd) 17 (Rx Clk)

Aug-10

BER Tester - Rel. 2

28

HP 37732A: Timing (DCE) (2)Tx Clock Source: determina con qu flanco (ascendente descendente) del clock recibido por el BER Tester (pin 24) cambia el dato

3 (Rd)

24 (Ext Tx Clk)

3 (Rd) 24 (Ext Tx Clk)

Aug-10

BER Tester - Rel. 2

29

HP 37732A: Timing (DCE) (3)Rx Clock Source: determina con qu flanco (ascendente descendente) del clock de recepcin (pin 24 15) se lee el dato.

2 (Td) 24 (Ext Tx Clok) 15 (Tx Clk)

2 (Td) 24 (Ext Tx Clok) 15 (Tx Clk)

Aug-10

BER Tester - Rel. 2

30

Fireberd 6000: Timing (DCE) (1)Auxiliary Function 1: Normal / Inverted: determina con qu flanco (ascendente descendente) del clock puesto por el BER Tester (pin 17) cambia el dato.

3 (Rd) Normal 17 (Rx Clk)

3 (Rd) Inverted 17 (Rx Clk)

Aug-10

BER Tester - Rel. 2

31

Fireberd 6000: Timing (DCE) (2)Rx Clock Polarity: determina con qu flanco (ascendente descendente) del clock de recepcin (pin 24 15) se lee el dato. 2 (Td) Inverted 24 (Ext Tx Clk) 15 (Tx Clk)

2 (Td) Normal 24 (Ext Tx Clk) 15 (Tx Clk)

Auto: elige el flanco correcto automticamenteAug-10 B