Univerzitet u Novom SaduFakultet tehnikih nauka

ULAZNO IZLAZNI PODSISTEM

LPRS2

Zadatak i elementi UI podsistema

Organizacija komunikacionih aktivnosti RS, odnosno kontrola razmene podataka izmeu centralnog procesora i perifernih jedinica. Kompletna komunikacija RS sa okruenjem, ukljuujui

unos programa i podataka u OM, kao i prikaz rezultata obrade.

Periferne U/I jedinice su neposredne take kontakta RS sa okolinom U optem sluaju to su elektrini ili elektromehaniki

ureaji Performansa RS zavisi veoma mnogo od njihovih

karakteristika esto nose najvei deo cene u okviru raunarskog sistema.

Podela perifernih jedinica Komunikacione jedinice

Ulazne, izlazne i ulazno-izlazne periferne jedinice,Od tastature, mia, monitora i tampaa, do serijskih i

mrenih ureaja Spoljne memorije, ili spoljne memorijske jedinice

Namenjene za smetanje informacija, kao to su Diskovi, diskete, trake, optiki diskovi i sl.

Spreni podsistem Izmeu perifernih jedinica, memorije i procesora, Zadatak - da upravlja radom U/I jedinica

prenos informacija sa njih (itanje), odnosno ka njima (upis) Standardizacija sprenog sistema

potrebno je povezati vei broj perifernih jedinica, razliitih tipova i proizvoaa

definie se skup i struktura naredbi, upravljaki signali i format informacionih rei potrebnih radi upravljanja U/I jedinicama.

U/I sprega je metod prenosa podataka izmeu internih memorija CP (OM i registara) i spoljnih U/I ureaja.

Ovaj metod razreava razlike izmeu centralnog procesora i svake od periferijskih jedinica.

Glavne razlike izmeu CP+OM i PJ

Periferijske jedinice su generalno elektromehaniki sklopovi, koji funkcioniu po principima razliitim u odnosu na centralni procesor,

Brzine prenosa podataka su mnogo manje za periferijske jedinice,

Rad periferijske jedinice treba sinhronizovati sa centralnim procesorom i memorijom,

Formati podataka se moraju uskladiti, Rad svake periferne jedinice mora biti kontrolisan tako da ne

ugrozi rad centralnog procesora ili ostalih periferija u raunarskom sistemu.

Opta struktura UI podsistema u okviru raunarskog sistema

Standarno reenje podrazumeva povezivanje svake od periferija sa namenskom upravljakom jedinicom, koja vri zadatke neposredne kontrole nad perifernim ureajem i komunikacije sa centralnim procesorom.

Centralniprocesor

Operativnamemorija

UI m

agist

rala

UIkontroler

UI perifernajedinica

UI kontroler, U/I procesor Namenska upravljaka jedinica koja vri pretvaranje

standardnog skupa informacionih i upravljakih rei i signala, u oblik koji obezbeuje upravljanje radom konkretne periferne jedinice

Vri upravljanje razmenom informacija izmeu perifernih i ostalih funkcionalnih jedinica raunarskog sistema

Realizacija UI kontrolera varira po sloenosti, poev od prostog sprenog sistema u obliku prihvatnih kola (bafera), do vieprocesorskih upravljakih struktura

Kompleksnost, naravno, zavisi od sloenosti same periferne jedinice, njihovog broja, potrebne brzine prenosa i veliine elementa koji se prenosi (blok, re, bajt)

Realizuje paralelizam u radu procesora i perifernih jedinica U sluaju serijskog obavljanja aktivnosti propusna mo sistema

bila bi veoma mala

Komande centralnog procesora

Upravljake - komanduju radom PJ Upitne (test) - u kom je stanju PJ Slanje podataka - praeno upitom da li je prenos zavren Prijem podataka - ukoliko je upitom utvreno postojanje

podataka u perifernom ureaju Stoga U/I instrukcije moraju sadrati

adresu ureaja, i kod funkcije koju kontroler treba da izvri

Kod savremenih procesora i U/I kontrolera, ovo se odrauje selekcijom internih registara u okviru kontrolera

Blok dijagram kontrolera PJ

Registri razliitog tipa: naredbi, stanja, podataka Ulazno-izlazni prolaz (port) CS, RS, RD/WR, podaci

Spreni signali PIO kola 8255

Control111Port C011Port B101Port A001

-0IzborRS2RS1CS

Adresiranje UI ureaja

Memorijski preslikani ulazi/izlazi (Memory-Mapped I/O)upotreba Standardnih RD/WR signalaU/I prolazima dodeljuju se adrese iz

memorijskog adresnog prostoraIzolovan ulaz/izlaz (Isolated I/O)

Posebne UI instrukcije (in, out)Koje angauju IORD, IOWR signaleDva paralelna, meusobno izolovana adresna

prostora

Tehnike komunikacije CP sa UI ureajima

Cilj komunikacije - uvek prenos podataka OM PJ Indirektni prenos - centralni procesor uestvuje kao posrednik

Tehnika programiranih ulazno-izlaznih aktivnosti, program ispituje stanje svake periferne jedinice i pokree izvrenje adekvatnih U/I operacija. (Polling - engl. Prozivanje, beleenje glasova).

Prenos podataka poinje na zahtev ui jedinice, koja ukazuje procesoru da je spremna za izvrenje ui aktivnosti. U ovom sluaju radi se o sistemu prekida (interrupts)

Direktni prenos izmeu UI podsistema i memorije Bez posredstva centralnog procesora, izuzev na poetku i na kraju tog

prenosa Kanalni kontroler preuzima kontrolu magistrale i zapoinje samostalno

memorijski ciklus. Kontroler zakida memorijski ciklus centralnog procesora, jer su oba

zajedniki vezani za memoriju Kada i procesor i kanalni kontroler istovremeno zahtevaju memorijski

ciklus, obino se prioritet daje kanalnom kontroleru, jer proputanje ciklusa od strane kontrolera moe da izazove velika kanjenja

Programirani ulaz-izlaz

Po inicijalizaciji sistema, pokree se UI rukovaoc (driver), koji: Periodino oitava stanje UI jedinice,

ispitivajem bita stanja pripravnosti Ako jedinica nije pripravna CP radi

druge stvari, u suprotnom vri prenos podataka

Vremenski interval zavisi od brzine UI jedinice

UI aktivnost na bazi prekida

Prekidi su se u arhitekturi raunara pojavili usled potrebe za poveanjem efikasnosti rada raunarskog sistema, pojavom druge generacije raunarskih sistema.

Osnovni nedostatak rada sa programiranim ulazom-izlazom je nekorisno troenje vremena CP na ispitivanje stanja PJ.

UI aktivnosti koje se pokreu prekidima znatno umanjuju ovaj nedostatak.

Osnovna ideja - iniciranje prenosa podataka od strane PJ. Signalom prekida UI jedinica ukazuje centralnom procesoru

da je pripravna za prenos podataka. UI jedinica moe da koristi mehanizam prekida i za druge

namene, prijavu kvara ili zavretka lokalne operacije.

Klasifikacija prekida Fiziki (hardverski) prekidii

Spoljne (eksterne) prekide izazivaju U/I ureaji, klasini prekidi Maskirani ili nemaskirani

Unutranji (interni) prekidi su produkt fizikih komponenti centralnog procesora, najee kao posledica nepravilnog izvrenja instrukcija.

Ovi prekidi se oznaavaju kao zamke ili izuzeci (trap, exception) Overflow, divide-overflow, stack-overflow, protection violation i sl.

Programski (softverski) prekidi Izazivaju se upotrebom posebne instrukcije (int) Sistemski pozivi Pogodan nain za povezivanje aplikativnog programa sa

uslunim rutinama operativnog sistema, gde je esto potrebna promena reima rada od korisnikog u sistemski

Komunikacija koja je pri tom neophodna, tj. prenos argumenata i rezultata, odvija se posredstvom registara centralnog procesora.

Izvrenje prekida Slino izvrenju potprograma, ali sada fizika arhitektura

(HW) obezbeuje adresu grananja Dva su naina izbora ove adrese:

Nevektorski metod podrazumeva da je adresa grananja fiksna memorijska lokacija, nakon ega je neophodna programska potraga za ureajem koji je prekid izazvao.

Vektorski metod je reenje kod koga se izvor prekida, posredstvom magistrale podataka, identifikuje centralnom procesoru.

Predajom svoje identifikacije, periferna jedinica istovremeno predaje i informaciju o adresi grananja.

Ta informacija se naziva vektor prekida, na osnovu koje procesor izraunava adresu poetka prekidne rutine, ili adresu memorijske rei u kojoj je ta adresa zapisana.

Ilustracija upotrebe vektora prekida

Izvrenje prekida Prekid prisiljava centralni procesor da preduzme odreeni

sled akcija. Poto se prihvati od strane centralnog procesora:

prekida se izvravanje tekueg programa; smeta se stanje tekueg programa; prelazi se na rutinu za opsluivanje prekida; vraa se i obnavlja izvravanje prekinutog programa

Mehanizam prekida mora u celini biti automatizovan komponentama fizike arhitekture

Sadraj izmenjenih registara se uva u memoriji, za ta se koristi stack ili odvaja specijalna memorijska zona.

Prekidi u MIPSu

19

Protona obrada i UI aktivnosti

Pipeline organizacija relativizujepojam programskog brojaa, tanije instrukcije koja se trenutno izvrava

Pojava prekida zahteva zaustavljanje protone obradeslino grananjukorienje postojee logike za pranjenje pipeline-

anaruava performanse sistema

DMA je dodatan problemrizik podataka preko operativne memorije

20

Organizacija MIPS procesora

CPU modulKernel i User mode

Koprocesor 0Kontrola procesoramfc0, mtc0

Koprocesor 1Tekui zarez

Memorijski prostor230 rei232 Byte

21

Svi prekidi koriste isti vektor i nivo prioritetaCPU prelazi u privilegovani reim izvrenje se prenosi na adresu 0x80000180pristup registrima koprocesora 0 radi analize

uzroka prekida Zato nevektorski metod?

nedostatak uP-UJ se nadoknauje brzinom RISC procesora

kanjenje zbog programskog prihvata prekida je najee zanemarivo u odnosu na akciju obrade

Podrani su regularni MIPS prekidi (exceptions)Spoljni, interni, programskisopstveni rukovalac prekidima (Status i M